电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索

38720-4702

产品描述Barrier Terminal Blocks SR BTS PCINSL 2 ASY
产品类别连接器   
文件大小170KB,共1页
制造商Molex
官网地址https://www.molex.com/molex/home
下载文档 详细参数 全文预览

38720-4702在线购买

供应商 器件名称 价格 最低购买 库存  
38720-4702 - - 点击查看 点击购买

38720-4702概述

Barrier Terminal Blocks SR BTS PCINSL 2 ASY

38720-4702规格参数

参数名称属性值
产品种类
Product Category
Barrier Terminal Blocks
制造商
Manufacturer
Molex
RoHSDetails
产品
Product
Barrier Terminal Blocks
类型
Type
Wire-to-Board
工厂包装数量
Factory Pack Quantity
25

文档预览

下载PDF文档
13
12
11
10
9
8
7
6
5
4
3
2
1
A
J
REF.
J
.228
C
I
.47
I
(-50 OPT)
H
REF.
.375
D
B
.62
H
G
G
.66
.34
F
.38
F
Z
E
.210
.26
E
.032
.062
D
D
C
C
B
DESCRIPTION
GENERAL TOLERANCES
(UNLESS SPECIFIED)
DIMENSION STYLE
SCALE
DESIGN UNITS
IN/MM
DRAWN BY
DATE
TITLE
CHECKED BY
DATE
---
INCH
THIRD ANGLE
PROJECTION
B
=
0
C
mm
4 PLACES
3 PLACES
2 PLACES
1 PLACE
---
---
0.13
0.3
1
INCH
---
.005
.01
---
=
0
APPROVED BY
DATE
molex
BARRIER TERMINAL STRIP
WIRE WRAP
----
MOLEX INCORPORATED
SHEET NO.
A
REV
A
13
12
11
10
9
8
DRAFT WHERE
APPLICABLE
MUST REMAIN
WITHIN DIMENSIONS
7
6
5
MATERIAL NO.
DOCUMENT NO.
---
SIZE
A
SD-38729-078
3
2
1
C
THIS DRAWING CONTAINS INFORMATION THAT IS PROPRIETARY TO MOLEX
INCORPORATED AND SHOULD NOT BE USED WITHOUT WRITTEN PERMISSION
4
DSP编程的关键问题分析
1 McBSP(Multichannel Buffered Serial Port)串口利用DMA中的多帧(Multi-Frame)方式通信的中断处理  在实际通信应用中,一个突发之后,程序必须为下一个突发作准备。因此一般采用串口的DMA多 ......
灞波儿奔 DSP 与 ARM 处理器
探讨LED输出不用整流滤波电路
对于LED大功率的驱动方式,一般都是用隔离电源,一些电源的效率做不高,我经过试验用次级低压直接点亮LED灯珠,觉得还很好,不用整流滤波电路是能提高很多效率,有三个点以上,但是随之而来 ......
songlsx LED专区
使用PADS logic画原理图
100937 自从2008年注册eeworld已经5个年头了。期间,在论坛上下载了很多东西。但是由于个人原因,从中汲取的知识很少。后来有幸,做了PCB部分的版主,但我自己感觉给论坛出力很少。近来由于 ......
heningbo PCB设计
应用程序如何取得关联文件的路径??(急急急!)
我通过修改注册表可以将文件类型和应用程序关联了。也就是说我双击一个video文件,可以启动我自己写的播放应用软件。 但是不会直接开始播放,我的播放应用软件如何取得我双击的这个video文件的 ......
wangtengfei 嵌入式系统
跳不出while循环的问题
343886 我用STM8S207C8T6写程序,开发环境IAR. 仿真,flag=0x02,运行到break,按说下一步就跳出while循环了。 可是很奇怪,跳不出去。高手看看,怎么回事?谢谢! ...
chenbingjy stm32/stm8
这样的波形用verilog如何产生?
其中input clk output gclk,clk_div output IP0,IP1,IP2,IP3 gclk,clk_div为基准频率的分频输出 要求在clk_div的上升沿,IP0,IP1,IP2,IP3延迟相应数量的clk周期,产生和clk_div相同的波形 ......
eeleader FPGA/CPLD

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程 索引文件: 404  492  2500  3  641  9  10  51  1  13 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved