54112-106-34-1300,54112-106-34-1300 pdf中文资料,54112-106-34-1300引脚图,54112-106-34-1300电路-Datasheet-电子工程世界

54112-106-34-1300: 产品描述Board Connector, 34 Contact(s), 2 Row(s), Male, Straight, 0.1 inch Pitch, Solder Terminal, Locking, Black Insulator, Receptacle; 产品类别连接器连接器; 文件大小67KB，共1页; 制造商Amphenol(安费诺); 官网地址http://www.amphenol.com/

下载文档详细参数全文预览

54112-106-34-1300概述

Board Connector, 34 Contact(s), 2 Row(s), Male, Straight, 0.1 inch Pitch, Solder Terminal, Locking, Black Insulator, Receptacle

参数名称	属性值
是否Rohs认证	不符合
厂商名称	Amphenol(安费诺)
Reach Compliance Code	compliant
ECCN代码	EAR99
主体宽度	0.19 inch
主体深度	0.512 inch
主体长度	1.7 inch
主体/外壳类型	RECEPTACLE
连接器类型	BOARD CONNECTOR
联系完成配合	AU ON NI
联系完成终止	Tin/Lead (Sn/Pb) - with Nickel (Ni) barrier
触点性别	MALE
触点材料	PHOSPHOR BRONZE
触点模式	RECTANGULAR
触点样式	SQ PIN-SKT
绝缘电阻	5000000000 Ω
绝缘体颜色	BLACK
绝缘体材料	THERMOPLASTIC
JESD-609代码	e0
制造商序列号	54112
插接触点节距	0.1 inch
匹配触点行间距	0.1 inch
安装选项1	LOCKING
安装方式	STRAIGHT
安装类型	BOARD
连接器数	ONE
PCB行数	2
装载的行数	2
最高工作温度	125 °C
最低工作温度	-65 °C
PCB接触模式	RECTANGULAR
PCB触点行间距	2.54 mm
电镀厚度	30u inch
额定电流（信号）	3 A
参考标准	UL, CSA
可靠性	COMMERCIAL
端子长度	0.095 inch
端子节距	2.54 mm
端接类型	SOLDER
触点总数	34

晒WEBENCH设计的过程+多时钟系统设计: 该系统需要3种时钟，36M时钟作为MCU时钟源；25M时钟驱动以太网芯片；10M时钟作为无线收发器模块的时钟源。设计流程如下：1、打开WEBENCH，设计参数，如图：2、单击上面的绿色按钮，生成结果如下3、从中选择一款解决方案，打开之4、上图右边有两个选项卡CLKOUT0 和 OSCOUT0，不知道是什么，姑且不管5、Loopfiter如图以上只是其中LMK03806B时钟芯片的仿真图，CDCM9...; armcu 模拟与混合信号

求大神看看解释一下这个程序: 这个是ds1337时钟芯片的程序，有没有用到中断（是不是每秒钟rtc向430发送一次中断？？）怎么初始化时间怎么使用？c文件：#include"Main_Proc.h"/*------------------------------------------------*/// 时间数组: 秒，分，时，星期，日，月，年unsigned charDS1337_RTC_Time[7];//时间结构体/...; scutdianxin 微控制器 MCU

突发奇想: 原来提交方案的时候曾经提到过光控功能，可惜后来因为比较忙，就偷懒给省略掉了。今天在看以前画的电路图时突发奇想，画了个光控部分的草图。因为今天比较晚了，所以先传上原理图，改日再对其原理做介绍。实现的功能是：1、灯正在使用中，检测到适配器断电，毫无疑问，切换到电池。2、连接到适配器，但没有使用该灯，检测到断电，同时光消失，点亮！3、情况2中如果光线没有变化，别理这茬！4、光消失，但没断电，主人拉灯睡觉...; 柳叶舟 DIY/开源硬件专区

请大家帮忙推荐一下，开发atmega48用哪种环境比较好？: 请大家帮忙推荐一下，开发atmega48用哪种环境比较好？谢谢大家了！...; chenky Microchip MCU

提供一段简单的流水线算法（HDL）程序供大家参考。: [b][color=#5E7384]此内容由EEWORLD论坛网友[size=3]yupc123[/size]原创，如需转载或用于商业用途需征得作者同意并注明出处[/color][/b]HDL流水线加速累加算法，分成4段累加增加更新速度，每段1024个数据，取1024*4个数据的平均值，module radio_add(input clk,input rst,input [20:0] radiod...; yupc123 FPGA/CPLD

器件捷径: 00 01 02 03 04 05 06 07 08 09 0A 0C 0F 0J 0L 0M 0R 0S 0T 0Z 10 11 12 13 14 15 16 17 18 19 1A 1B 1C 1D 1E 1F 1H 1K 1M 1N 1P 1S 1T 1V 1X 1Z 20 21 22 23 24 25 26 27 28 29 2A 2B 2C 2D 2E 2F 2G 2K 2M 2N 2P 2Q 2R 2S 2T 2W 2Z 30 31 32 33 34 35 36 37 38 39 3A 3B 3C 3D 3E 3F 3G 3H 3J 3K 3L 3M 3N 3P 3R 3S 3T 3V 40 41 42 43 44 45 46 47 48 49 4A 4B 4C 4D 4M 4N 4P 4S 4T 50 51 52 53 54 55 56 57 58 59 5A 5B 5C 5E 5G 5H 5K 5M 5N 5P 5S 5T 5V 60 61 62 63 64 65 66 67 68 69 6A 6C 6E 6F 6M 6N 6P 6R 6S 6T 70 71 72 73 74 75 76 77 78 79 7A 7B 7C 7M 7N 7P 7Q 7V 7W 7X 80 81 82 83 84 85 86 87 88 89 8A 8D 8E 8L 8N 8P 8S 8T 8W 8Y 8Z 90 91 92 93 94 95 96 97 98 99 9A 9B 9C 9D 9F 9G 9H 9L 9S 9T 9W

热门器件

开源项目推荐更多

热门活动更多

热门文章更多

技术资料推荐更多