G5LE-1-ASI-DC12,G5LE-1-ASI-DC12 pdf中文资料,G5LE-1-ASI-DC12引脚图,G5LE-1-ASI-DC12电路-Datasheet-电子工程世界

G5LE-1-ASI-DC12: 产品描述General Purpose Relays Power PCB Relay; 产品类别机电产品继电器; 文件大小735KB，共6页; 制造商OMRON; 官网地址https://www.omron.com; 标准

下载文档详细参数选型对比全文预览

G5LE-1-ASI-DC12在线购买

供应商	器件名称	价格	最低购买	库存
	G5LE-1-ASI-DC12	-	-	点击查看	点击购买

General Purpose Relays Power PCB Relay

	G5LE-1-ASI-DC12	G5LE-1-CF-DC18	G5LE-1-G-DC20
描述	General Purpose Relays Power PCB Relay	General Purpose Relays Power PCB Relay	General Purpose Relays Power PCB Relay
产品种类 Product Category	-	General Purpose Relays	General Purpose Relays
制造商 Manufacturer	-	OMRON	OMRON
RoHS	-	Details	Details
产品 Product	-	Power Relay	Power Relay
Coil Voltage	-	18 VDC	20 VDC
Contact Form	-	SPDT (1 Form C)	SPDT (1 Form C)
Contact Termination	-	Solder Pin	Solder Pin
安装风格 Mounting Style	-	Through Hole	Through Hole
Switching Voltage	-	250 VAC, 125 VDC	250 VAC, 125 VDC
触点材料 Contact Material	-	Silver Tin Oxide Indium (AgSnIn)	Silver Tin Oxide Indium (AgSnIn)
工厂包装数量 Factory Pack Quantity	-	100	100
单位重量 Unit Weight	-	0.423288 oz	0.423288 oz

FPGA时序报告解释: 本人在ISE综合工具是得到如下时序报告：Minimum period: 6.761ns (Maximum Frequency: 147.913MHz)Minimum input arrival time before clock：3.383Maximum output required time after clock：6.293Maximum combinational path delay: ...; nanaless44 嵌入式系统

矢量网络分析仪的误差来源于哪里？: 矢量网络分析仪的误差来源主要有以下三个方面：漂移误差、随机误差、系统误差1、漂移误差：是由于进行校准之后仪器或测试系统性能发生变化所引起，主要由温度变化造成。2、随机误差：是不可预测的且不能通过校准予以消除，主要随时间随机变化。然而，有若干可以将其对测量精度的影响减至最小的方法。随机误差的三个主要来源：1仪器噪声误差：是分析仪元件中产生的不希望的电扰动。这些扰动包括由于接收机的宽带本底噪声引起的低...; 博宇讯铭测试/测量

外科医生称成功为猴子实施换头手术换人头不是梦: 据英国《每日邮报》1月20日报道，意大利神经外科专家塞尔吉奥· 卡纳维罗（Sergio Canavero）声称，中国研究员成功为一只猴子“换头”，令他与中韩医学研究团队合作的人头移植计划又踏前一步。卡纳韦罗称，哈尔滨医科大学的任晓平成功为猴子头部与新身体连接血液供应，但是没能连接二者的骨髓神经。由于骨髓神经未能对接，猴子脖子以下的身体部分处于瘫痪状态，目前尚不知晓，猴子在手术后身体部分是否会感到疼...; 凤凰息梧桐聊聊、笑笑、闹闹

[转载]RT5350原厂SDK及AP移植步骤详解: [p=21, null, left][color=rgb(50, 62, 50)][backcolor=rgb(156, 174, 193)][font=simsun][size=14px]最近想搞一下rt5350，所以找了个原厂的SDK包进行了编译，很快路由器就可以用了，把我的编译操作步骤写了下分享给更多的爱好者，供大家参靠，下一步准备移植摄像头玩玩。有兴趣的可以一起交流。[/size][/fo...; chenzhufly RF/无线

【Perf-V评测】环境搭建与跑马灯程序运行: [i=s] 本帖最后由 superstar_gu 于 2021-1-29 16:04 编辑 [/i]2.2.1 Vivado硬件开发环境搭建Perf-V 开发板核心处理芯片采用Xilinx Artix-7 FPGA 芯片，需要安装Xilinx官方设计软件Vivado。Vivado下载地址如下链接所示。https://www.xilinx.com/support/download.html考虑到安装...; superstar_gu EE_FPGA学习乐园

关于论坛学习的若干建议: 逛了论坛好久了，我发现一个现象就是感觉EE学习视频不是很多，相对于一些技术论坛来说。我感觉可能这个是我们论坛的一个软肋，本来是想找某款处理器的学习视频的，但是没找到，却在其他论坛找到了。其实我想说的就是希望EE能开辟一个学习视频版块专门来管理相关的学习视频，感觉有时候不仅仅需要看一些电子版本的书籍也需要看下一些视频，而目前虽然EE有一些视频，不过感觉都是DIY活动的，学习视频少，以前也看过一个网友...; wateras1 为我们提建议&公告

器件捷径: E0 E1 E2 E3 E4 E5 E6 E7 E8 E9 EA EB EC ED EE EF EG EH EI EJ EK EL EM EN EO EP EQ ER ES ET EU EV EW EX EY EZ F0 F1 F2 F3 F4 F5 F6 F7 F8 F9 FA FB FC FD FE FF FG FH FI FJ FK FL FM FN FO FP FQ FR FS FT FU FV FW FX FY FZ G0 G1 G2 G3 G4 G5 G6 G7 G8 G9 GA GB GC GD GE GF GG GH GI GJ GK GL GM GN GO GP GQ GR GS GT GU GV GW GX GZ H0 H1 H2 H3 H4 H5 H6 H7 H8 HA HB HC HD HE HF HG HH HI HJ HK HL HM HN HO HP HQ HR HS HT HU HV HW HX HY HZ I1 I2 I3 I4 I5 I6 I7 IA IB IC ID IE IF IG IH II IK IL IM IN IO IP IQ IR IS IT IU IV IW IX J0 J1 J2 J6 J7 JA JB JC JD JE JF JG JH JJ JK JL JM JN JP JQ JR JS JT JV JW JX JZ K0 K1 K2 K3 K4 K5 K6 K7 K8 K9 KA KB KC KD KE KF KG KH KI KJ KK KL KM KN KO KP KQ KR KS KT KU KV KW KX KY KZ

热门器件

开源项目推荐更多

热门活动更多

热门文章更多

技术资料推荐更多