电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索
 PDF数据手册

ZMM55-C6V2B

产品描述Zener Diode, 6.2V V(Z), 2%, 0.5W, Silicon, Unidirectional, ROHS COMPLIANT, GLASS, LL34, MINIMELF-2
产品类别分立半导体    二极管   
文件大小120KB,共6页
制造商强茂(PANJIT)
官网地址http://www.panjit.com.tw/
标准  

PANJIT 是一家全球 IDM,提供广泛的产品组合,包括 MOSFET、肖特基二极管、SiC 器件、双极结型晶体管和电桥等。公司旨在满足客户在汽车、电源、工业、计算、消费和通信等各种应用领域的需求。他们的愿景是通过质量可靠、节能高效的产品为世界提供电源,为人们带来更绿色、更智能的未来。公司核心价值观包括创新、责任、以客户为中心、学习与成长、相互信任和协作。

下载文档 详细参数 全文预览

ZMM55-C6V2B概述

Zener Diode, 6.2V V(Z), 2%, 0.5W, Silicon, Unidirectional, ROHS COMPLIANT, GLASS, LL34, MINIMELF-2

ZMM55-C6V2B规格参数

参数名称属性值
是否无铅不含铅
是否Rohs认证符合
厂商名称强茂(PANJIT)
零件包装代码MELF
包装说明O-LELF-R2
针数2
Reach Compliance Codecompliant
ECCN代码EAR99
外壳连接ISOLATED
配置SINGLE
二极管元件材料SILICON
二极管类型ZENER DIODE
JESD-30 代码O-LELF-R2
元件数量1
端子数量2
最高工作温度175 °C
封装主体材料GLASS
封装形状ROUND
封装形式LONG FORM
峰值回流温度(摄氏度)NOT SPECIFIED
极性UNIDIRECTIONAL
最大功率耗散0.5 W
认证状态Not Qualified
标称参考电压6.2 V
表面贴装YES
技术ZENER
端子形式WRAP AROUND
端子位置END
处于峰值回流温度下的最长时间NOT SPECIFIED
最大电压容差2%
工作测试电流5 mA
BSP中添加新驱动的步骤(@WinCE5.0环境)
各位,在下想在当前BSP包中添加一个自己定义的驱动,不知到具体的步骤是什么,各位大侠指点一二;(@WinCE5.0环境)我现在是这样做的:(假设添加的驱动名字为Test,在Src\Driver\目录下)1.在Src\Driver\目录下创建Test目录2.新建一个*.CPP的文件,新建source文件在Test目录下3.在BSP中的SRC\Driver目录下修改Dir文件把添加的驱动文件夹加进去;...
test654321 WindowsCE
晒WEBENCH设计的过程+设计一款输出9V@1A的电源
设计要求:输入DC14V~DC22V,输出9V@1A。第一步:打开TI官网,进入WEBENCH的“电源”选项。给据设计要求输入参数,点击“开始设计”。第二步:选择电源设计方案。在这里我们选择低EMI“Low EMI”。第三步:如果想修改电源参数,在“更改输入”修改相关参数并点击“重新计算”。确定参数后,在TI推荐的方案中选择具体的电源芯片方案。在这里我们选择“LMZ35003”作为本方案的电源芯片...
ltbytyn 模拟与混合信号
串口sci初始化求助
[font=宋体][color=lime][font=宋体]void InitSci(void)//[/font][/color][color=lime][font=宋体]这个函数不懂。[/font][/color][/font][color=lime][font=宋体][font=宋体]{[/font][/font][/color][color=lime][font=宋体][font=宋体]//...
gaoxiao 微控制器 MCU
arm9和linux开发有没有什么模拟软件?
想做在arm9和linux上的开发。但是没钱买板子,不知道有什么仿真软件没?就是他的功能与现实的开发板功能一样,大家知道都有那些啊?还有啊,大家认为什么书很好啊。给推荐几本好的书呗!...
zjwen Linux与安卓
Cyclone III FPGA开发板详细电路图
Cyclone III FPGA开发板详细电路图...
unbj FPGA/CPLD
弱下拉与强下拉,弱上拉和强上拉
弱下拉与强下拉,弱上拉和强上拉Altera与Xilinx内部提供的上下拉一般是弱的,也就是电阻都比较大,这样电流比较小,充电比较慢,导致上下拉的速度比较缓慢。这样做的好处,一是提供了上下拉供开漏电路使用,另一方面因为比较弱,可以由FPGA外面的电路来提供强下拉将其override掉。如果内部比较强,则不方便将其减弱。下面是一个人做的实验:今天做的实验就是发现一个开漏设计的上拉特别慢,慢得功能都出错...
drjloveyou FPGA/CPLD
小广播

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 大学堂 TI培训 Datasheet 电子工程

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved