P6KE7.5A-AU_B0_100A1,P6KE7.5A-AU_B0_100A1 pdf中文资料,P6KE7.5A-AU_B0_100A1引脚图,P6KE7.5A-AU_B0

P6KE7.5A-AU_B0_100A1: 产品描述Trans Voltage Suppressor Diode, 600W, 6.4V V(RWM), Unidirectional, 1 Element, Silicon, DO-15,; 产品类别分立半导体二极管; 制造商强茂(PANJIT); 官网地址http://www.panjit.com.tw/; 标准; PANJIT 是一家全球 IDM，提供广泛的产品组合，包括 MOSFET、肖特基二极管、SiC 器件、双极结型晶体管和电桥等。公司旨在满足客户在汽车、电源、工业、计算、消费和通信等各种应用领域的需求。他们的愿景是通过质量可靠、节能高效的产品为世界提供电源，为人们带来更绿色、更智能的未来。公司核心价值观包括创新、责任、以客户为中心、学习与成长、相互信任和协作。

下载文档详细参数全文预览

P6KE7.5A-AU_B0_100A1概述

Trans Voltage Suppressor Diode, 600W, 6.4V V(RWM), Unidirectional, 1 Element, Silicon, DO-15,

参数名称	属性值
是否Rohs认证	符合
包装说明	O-PALF-W2
Reach Compliance Code	not_compliant
ECCN代码	EAR99
其他特性	EXCELLENT CLAMPING CAPABILITY, LOW ZENER IMPEDANCE, UL RECOGNIZED
最大击穿电压	7.88 V
最小击穿电压	7.13 V
外壳连接	ISOLATED
配置	SINGLE
二极管元件材料	SILICON
二极管类型	TRANS VOLTAGE SUPPRESSOR DIODE
JEDEC-95代码	DO-15
JESD-30 代码	O-PALF-W2
最大非重复峰值反向功率耗散	600 W
元件数量	1
端子数量	2
最高工作温度	175 °C
最低工作温度	-65 °C
封装主体材料	PLASTIC/EPOXY
封装形状	ROUND
封装形式	LONG FORM
峰值回流温度（摄氏度）	NOT SPECIFIED
极性	UNIDIRECTIONAL
参考标准	AEC-Q101; TS 16949
最大重复峰值反向电压	6.4 V
表面贴装	NO
技术	AVALANCHE
端子形式	WIRE
端子位置	AXIAL
处于峰值回流温度下的最长时间	NOT SPECIFIED
Base Number Matches	1

晒WEBENCH设计的过程+多时钟系统设计: 该系统需要3种时钟，36M时钟作为MCU时钟源；25M时钟驱动以太网芯片；10M时钟作为无线收发器模块的时钟源。设计流程如下：1、打开WEBENCH，设计参数，如图：2、单击上面的绿色按钮，生成结果如下3、从中选择一款解决方案，打开之4、上图右边有两个选项卡CLKOUT0 和 OSCOUT0，不知道是什么，姑且不管5、Loopfiter如图以上只是其中LMK03806B时钟芯片的仿真图，CDCM9...; armcu 模拟与混合信号

求大神看看解释一下这个程序: 这个是ds1337时钟芯片的程序，有没有用到中断（是不是每秒钟rtc向430发送一次中断？？）怎么初始化时间怎么使用？c文件：#include"Main_Proc.h"/*------------------------------------------------*/// 时间数组: 秒，分，时，星期，日，月，年unsigned charDS1337_RTC_Time[7];//时间结构体/...; scutdianxin 微控制器 MCU

突发奇想: 原来提交方案的时候曾经提到过光控功能，可惜后来因为比较忙，就偷懒给省略掉了。今天在看以前画的电路图时突发奇想，画了个光控部分的草图。因为今天比较晚了，所以先传上原理图，改日再对其原理做介绍。实现的功能是：1、灯正在使用中，检测到适配器断电，毫无疑问，切换到电池。2、连接到适配器，但没有使用该灯，检测到断电，同时光消失，点亮！3、情况2中如果光线没有变化，别理这茬！4、光消失，但没断电，主人拉灯睡觉...; 柳叶舟 DIY/开源硬件专区

请大家帮忙推荐一下，开发atmega48用哪种环境比较好？: 请大家帮忙推荐一下，开发atmega48用哪种环境比较好？谢谢大家了！...; chenky Microchip MCU

提供一段简单的流水线算法（HDL）程序供大家参考。: [b][color=#5E7384]此内容由EEWORLD论坛网友[size=3]yupc123[/size]原创，如需转载或用于商业用途需征得作者同意并注明出处[/color][/b]HDL流水线加速累加算法，分成4段累加增加更新速度，每段1024个数据，取1024*4个数据的平均值，module radio_add(input clk,input rst,input [20:0] radiod...; yupc123 FPGA/CPLD

小广播

热搜元器件