KBL406_B0_10001,KBL406_B0_10001 pdf中文资料,KBL406_B0_10001引脚图,KBL406_B0_10001电路-Datasheet-电子工程世界

电子工程世界电子工程世界

Datasheet

Datasheet> 器件分类 > 分立半导体> 二极管> KBL406_B0_10001

PDF数据手册

KBL406_B0_10001: 产品类别分立半导体二极管; 文件大小144KB，共4页; 制造商强茂(PANJIT); 官网地址http://www.panjit.com.tw/; 标准; PANJIT 是一家全球 IDM，提供广泛的产品组合，包括 MOSFET、肖特基二极管、SiC 器件、双极结型晶体管和电桥等。公司旨在满足客户在汽车、电源、工业、计算、消费和通信等各种应用领域的需求。他们的愿景是通过质量可靠、节能高效的产品为世界提供电源，为人们带来更绿色、更智能的未来。公司核心价值观包括创新、责任、以客户为中心、学习与成长、相互信任和协作。

下载文档详细参数全文预览

KBL406_B0_10001规格参数

参数名称	属性值
是否Rohs认证	符合
厂商名称	强茂(PANJIT)
包装说明	R-PSIP-W4
Reach Compliance Code	not_compliant
ECCN代码	EAR99
其他特性	UL RECOGNIZED
最小击穿电压	600 V
配置	BRIDGE, 4 ELEMENTS
二极管元件材料	SILICON
二极管类型	BRIDGE RECTIFIER DIODE
JESD-30 代码	R-PSIP-W4
最大非重复峰值正向电流	150 A
元件数量	4
相数	1
端子数量	4
最高工作温度	150 °C
最低工作温度	-55 °C
最大输出电流	4 A
封装主体材料	PLASTIC/EPOXY
封装形状	RECTANGULAR
封装形式	IN-LINE
峰值回流温度（摄氏度）	NOT SPECIFIED
最大重复峰值反向电压	600 V
表面贴装	NO
端子形式	WIRE
端子位置	SINGLE
处于峰值回流温度下的最长时间	NOT SPECIFIED
Base Number Matches	1

推荐资源

光电控制电子生日蛋糕电路

一控一风机变频调速控制电路之二b

温控镍镉电池充电器电路

调频解调器电路图

最实用基本图解电路04－三极管耦合电路集

KA2182／KA2183 (电视机)红外线遥控接收前量放大电路

为USB Type-C和QC 3.0 选择合适的电源控制器: 随着电脑、手机、数码相机等电子产品的普及，电子设备间通过互联来传输数据以及快速充电的应用越来越多，这就使USB Type-C和Quick Charge（QC）成为市场发展的新趋势。USB Type-C接口的目标是将不同电子设备之间的互联采用统一的接口，同时可以提供电源和传输数据，也支持音视频和客户个性化的通信协议。而Quick Charge是通过提升输出电压来降低电缆和接头上的损耗以增大输出功率，...; qwqwqw2088 模拟与混合信号

刚开始接触WinCE: 昨天接触WinCE的，现在对他的概念就是 Windows CE，其他都不知道，现上传一本书，不知道怎么样，但是很清晰，供大家下载。...; hades2011 WindowsCE

Tiva TM4C123GXL单片机软件模拟IIC问题: 需要实现用TM4C通过IIC读取数据，，，硬件不好移植然后自己写了个软件的模拟IIC，SDA和SCL都外部自己加有上拉电阻，一开始读出来都是0，，后面检查发现从机无应答，，接着检查时序发现是SDA引脚输入无反应的问题，下面是主函数的内容[code]int main(void){ROM_FPUEnable();ROM_FPULazyStackingEnable();//// Set the cloc...; spuer_liu TI技术论坛

功率放大器的分类: 功率放大器根据工作状态的不同分为以下四种：（1）甲类工作状态在整个工作周期内晶体管的集电极电流始终是流通的，如图9.1（1）所示。甲类工作状态又称为A类工作状态。这种状态放大器的效率最低，但非线性失真相对较小。一般用于对比失真比较敏感的场合，比如Hi-Fi音响。（2）乙类工作状态晶体管半个周期工作，另半个周期截止，如图9.1（2）所示。乙类工作状态又称为B类工作状态。这种放大器一般有两只互补的...; fish001 模拟与混合信号

TI官网的MSP430 LanuchPad只要4.3刀，谁搞个团购哦？: TI官网的MSP430 LanuchPad只要4.3刀，很精致的小东东。谁搞个团购哦？...; elulis 微控制器 MCU

减少关键信号的逻辑单元使用: 1. 减少关键路径上的组合逻辑单元的技巧在FPGA 中每条关键路径上的逻辑单元都会增加一定延时.因此,为了保证关键路径的时序能得到保证.设计时必须考虑关键路径上如何减少逻辑单元的使用. 下面举例说明这个问题:如题: 输入信号a,b,c,critical ; 输出DOUT. 要求, c 和critical 同时为高,输出a, 其余情况输出b;本设计中critical 信号很重要,要求输入输出的时延尽...; eeleader FPGA/CPLD

小广播

热搜元器件

EEWorld订阅号

EEWorld服务号

汽车开发圈

About Us 关于我们客户服务联系方式器件索引网站地图最新更新手机版

站点相关：国产芯大学堂 TI培训 Datasheet 电子工程

器件索引 0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室电话:(010)82350740 邮编：100190

电子工程世界版权所有京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved