1SMA4750_R1_10001,1SMA4750_R1_10001 pdf中文资料,1SMA4750_R1_10001引脚图,1SMA4750_R1_10001电路-Datasheet-电子工程世界

电子工程世界电子工程世界

Datasheet

Datasheet> 器件分类 > 分立半导体> 二极管> 1SMA4750_R1_10001

PDF数据手册

1SMA4750_R1_10001: 产品描述Zener Diode, 27V V(Z), 5%, 1W, Silicon, Unidirectional, ROHS COMPLIANT, PLASTIC, SMA, 2 PIN; 产品类别分立半导体二极管; 文件大小376KB，共7页; 制造商强茂(PANJIT); 官网地址http://www.panjit.com.tw/; 标准; PANJIT 是一家全球 IDM，提供广泛的产品组合，包括 MOSFET、肖特基二极管、SiC 器件、双极结型晶体管和电桥等。公司旨在满足客户在汽车、电源、工业、计算、消费和通信等各种应用领域的需求。他们的愿景是通过质量可靠、节能高效的产品为世界提供电源，为人们带来更绿色、更智能的未来。公司核心价值观包括创新、责任、以客户为中心、学习与成长、相互信任和协作。

下载文档详细参数全文预览

1SMA4750_R1_10001概述

Zener Diode, 27V V(Z), 5%, 1W, Silicon, Unidirectional, ROHS COMPLIANT, PLASTIC, SMA, 2 PIN

1SMA4750_R1_10001规格参数

参数名称	属性值
是否无铅	不含铅
是否Rohs认证	符合
厂商名称	强茂(PANJIT)
包装说明	R-PDSO-C2
针数	2
Reach Compliance Code	not_compliant
ECCN代码	EAR99
配置	SINGLE
二极管元件材料	SILICON
二极管类型	ZENER DIODE
JESD-30 代码	R-PDSO-C2
元件数量	1
端子数量	2
最高工作温度	150 °C
最低工作温度	-55 °C
封装主体材料	PLASTIC/EPOXY
封装形状	RECTANGULAR
封装形式	SMALL OUTLINE
峰值回流温度（摄氏度）	NOT SPECIFIED
极性	UNIDIRECTIONAL
最大功率耗散	1 W
标称参考电压	27 V
表面贴装	YES
技术	ZENER
端子形式	C BEND
端子位置	DUAL
处于峰值回流温度下的最长时间	NOT SPECIFIED
最大电压容差	5%
工作测试电流	9.5 mA

推荐资源

四档延时自熄等电路

晶体二极管单相半波电阻负载整流电路

JG-5光电继电器电路

555无稳态振荡频率和占空比速查表

机械录音补偿器电路

usb转232电路

器件虽小创意无限: 搜集了些元器件DIY小创意的图片，希望大家喜欢。吼吼！！！...; rightic 聊聊、笑笑、闹闹

单车改装系列：按钮: [i=s] 本帖最后由 dcexpert 于 2021-10-13 12:56 编辑 [/i]要进行控制，就需要选择合适的按钮。一般按钮有两种：自锁和复位。自锁型按钮适合灯，按下就接通，再按一下就断开；复位型用于喇叭，按下接通，松开断开。按钮的型号很多，综合考虑了安装方便、视觉效果、防水等因素，最后选择了金属带指示灯的型号。这种按钮带有LED指示灯，接通时可以显示，有多种颜色，晚上效果特别好。下面...; dcexpert DIY/开源硬件专区

全志 V85开发板 RTOS平台cache操作接口介绍: ## 1.主题全志 F系列/R系列/V系列 RTOS平台cache操作接口介绍## 2.问题背景全志F系列/R系列/V系列所采用的RTOS，提供了一些关于 Cache 操作的接口，用于当不同 master 在内存上读写传递时使用，以下是 Cache 操作接口的使用介绍。* **hal_dcache_clean**函数原型：void hal_dcache_clean(unsigned long ad...; aleksib 国产芯片交流

如何使用Type C进行电力共享？给你三种方法: 方法 1[align=left][font=微软雅黑][color=#0000ff][size=16px]一种显而易见的电力共享方法是限制每个端口的功率，从而确保输出的总功率不超过输入功率。但在这种情况下，由于功率被平均分配到各个端口中，插入系统的任何器件都无法充分利用可用的输入功率。[/size][/color][/font][/align][align=left][font=微软雅黑][col...; maylove 模拟与混合信号

初学FPGA （4）不完整条件语句与时序电路（EEFPGA学习计划）: ……BEGINIF CLK’EVENT AND CLK=’1’THEN Q1=D;END IF;不完整的条件语句：即在条件语句中，没有将所有可能发生的情况给出对应的处理方式。对于这种现象，VHDL综合器理解为：对于不满足的条件，跳过Q1=D不执行，但是需要保持前一次时钟上升沿时Q1被更新的值。对于数字电路来说，保持一个值不变，就需要用到具有存储功能的元件，即引进时序元件保持Q1的值。利用不完整的条...; zl_felix EE_FPGA学习乐园

欢迎fengzhang2002、ddllxxrr成为“电子购物体验”专区斑竹: :victory:其他爱淘的朋友们期待你们的加入哦~~...; soso 淘e淘

小广播

热搜元器件

EEWorld订阅号

EEWorld服务号

汽车开发圈

About Us 关于我们客户服务联系方式器件索引网站地图最新更新手机版

站点相关：国产芯大学堂 TI培训 Datasheet 电子工程

器件索引 0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室电话:(010)82350740 邮编：100190

电子工程世界版权所有京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved