电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索
 PDF数据手册

SIT3542ACA1C2301SB340.000001

产品描述LVPECL Output Clock Oscillator, 340.000001MHz Nom, QFN, 10 PIN
产品类别无源元件    振荡器   
文件大小1MB,共49页
制造商SiTime
标准
下载文档 详细参数 全文预览

SIT3542ACA1C2301SB340.000001概述

LVPECL Output Clock Oscillator, 340.000001MHz Nom, QFN, 10 PIN

SIT3542ACA1C2301SB340.000001规格参数

参数名称属性值
是否Rohs认证符合
Objectid145148593965
包装说明LCC10,.12X.2,50/40
Reach Compliance Codeunknown
Country Of OriginMalaysia, Taiwan, Thailand
YTEOL6.79
其他特性ENABLE/DISABLE FUNCTION; COMPLEMENTARY OUTPUT
最长下降时间0.29 ns
频率调整-机械NO
频率稳定性25%
JESD-609代码e4
安装特点SURFACE MOUNT
端子数量10
标称工作频率340.000001 MHz
最高工作温度70 °C
最低工作温度-20 °C
振荡器类型LVPECL
输出负载50 OHM
封装等效代码LCC10,.12X.2,50/40
物理尺寸5.0mm x 3.2mm x 0.9mm
最长上升时间0.29 ns
最大供电电压3.3 V
最小供电电压2.7 V
标称供电电压3 V
表面贴装YES
最大对称度55/45 %
端子面层Nickel/Palladium/Gold (Ni/Pd/Au)
晒WEBENCH设计的过程+高通滤波器设计
[i=s] 本帖最后由 一潭清水 于 2014-8-3 21:31 编辑 [/i]本次设计采用webench设计了一个高通滤波器,使用中能充分感受到它的强大、方便之处。之前也使用过很多滤波器设计软件,像fliter solution、FilterLab,也有TI公司出的FilterPro,使用起来也都挺好用的,设计出来的效果也略有不同,本次使用webench,它的功能强大,使用起来也是非常的方便。...
一潭清水 模拟与混合信号
【平头哥RVB2601开发板试用体验】呼吸灯和红蓝告警灯
## 前言测评小哥说我写的太简单了,实际上是被CDK坑怕了。这篇完全可能是凑数的,不过倒是可以帮助下初学者。# 呼吸灯把呼吸灯的原理简单说一下。灯的亮度实际上调的是占空比,所谓呼吸灯就是按照灭-逐步调亮-逐步调暗-灭这个周期来控制灯。代码长这样:(g_ctr_flag控制方向翻转,g_ctr控制占空比)```if (g_ctr_flag){g_ctr--;}else{g_ctr++;}if (g_...
韵湖葱白 玄铁RISC-V活动专区
【请教】请问有没有人在uCOS上移植过蓝牙协议栈?
情况是这样的,我还是个学生,菜鸟一枚,想通过做点小东西来学习嵌入式知识,想将蓝牙协议栈移植到uCOS中,并在ARM开发板(破旧的mini2440)上连接蓝牙模块,实现蓝牙通信。花了好些时间去看ARM、uCOS和蓝牙的书籍,现在对ARM和uCOS略有些了解,已经将uCOS移植到ARM开发板上了,接下来就是要看怎么移植蓝牙协议栈。。。预想是蓝牙模块具有标准的HCI接口,仅将HCI以上的协议移植进uCO...
lwb01 实时操作系统RTOS
汽车总线协议的形势判断
本文详细比较了现有几类主流汽车总线系统的特点。这些比较将有助于界定下一代高安全性、高容错性的分布式汽车通信网络标准。 汽车总线协议 随着汽车功能的不断增加、可靠性要求的不断提高以及价格的不断下降,越来越多的电子控制单元(ECU)将被引入到汽车中。目前,在高端汽车中一般会有50个以上的ECU。为了使这些ECU能够在一个共同的环境下协调工作,也为了进一步降低成本,人们设计了针对汽车通信网络的总线协议。...
frozenviolet 汽车电子
REACH德国执法最严 违规面临巨额罚款甚至监禁
REACH德国执法最严 违规面临巨额罚款甚至监禁欧盟REACH法规所要求的基本原则——“无数据,无市场”足以刺激企业对法规予以遵守,但由于REACH法规本身没有相应的惩罚条例,导致了不同执法机关的违规惩罚力度也不尽相同。其中,德国是欧洲各国对不遵守REACH法规处罚最为严厉的国家之一。根据德国的处罚规定,企业管理人将有可能面临最高2年监禁或巨额罚款。其中,因疏忽注册造成的违反行为将被处以高达100...
keiyi 嵌入式系统
用Verilog_HDL语言实现并串串并接口的转换
[i=s] 本帖最后由 paulhyde 于 2014-9-15 03:22 编辑 [/i]用Verilog_HDL语言实现并串串并接口的转换....
fpga126 电子竞赛

开源项目推荐更多

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 大学堂 TI培训 Datasheet 电子工程 索引文件: 12  106  184  437  1241 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved