电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索
 PDF数据手册

RS1B

产品描述SURFACE MOUNT RECTIFIERS
文件大小88KB,共2页
制造商
下载文档 全文预览

RS1B在线购买

供应商 器件名称 价格 最低购买 库存  
RS1B - - 点击查看 点击购买

RS1B概述

SURFACE MOUNT RECTIFIERS

分享几个IT界的笑话
1.问:怎么知道和你交谈的电气工程师的性格是外向的?答:他和你说话的时候会盯着你的鞋子而不是他自己的。2.3....
mmmllb 聊聊、笑笑、闹闹
冰天雪地S型裸体拜求高手指点:蓝牙模拟串口问题
硬件环境:硬件多普达智能手机带蓝牙.软件环境:Smartphone.程序主干:1.g_hComDevice= RegisterDevice (L"COM", ComIndex, L"btd.dll", (DWORD)&pp);//创建虚拟串口,本地为服务器端2.g_hComFile = CreateFile (szComPort, GENERIC_READ | GENERIC_WRITE, 0, ...
safasfasffsa 嵌入式系统
DIY智能家居从控部分即将打板,有兴趣报名
今天和小样等主要设计人员商量,为保证咱这第一个项目的顺利进行,请再帮忙检查一下。这是智能家居整体方案:《智能家居系统》方案https://bbs.eeworld.com.cn/thread-110957-1-1.html智能家居DIY 从控最终定版https://bbs.eeworld.com.cn/thread-165741-1-1.html我会在方案确定后,帮忙询价,并将相关器件和制板价格告知。这...
soso DIY/开源硬件专区
UltraEdit的SystemVerilog关键词设置共享
SystemVerilog部分在文件末尾(/L15 打头),每个人的惯用语言不一样,如果你只需要增加SystemVerilog部分而保留其它设置,则把这最后一部分拷下贴到你的 WORDFILE.TXT中就可(别忘了把该文件设为WORDLIST文件:菜单- 高级-配置-语法高亮WORDLIST文件完整路径名称...)。SystemVerilog文件后缀名设为为sv,如果更改或添加则编辑“File E...
eeleader FPGA/CPLD
PCI Express设计遇到的问题
用Spartan-6做一个简单的PCIE通信板卡,在生成PCIE IP核时,开辟BAR0为128个字节的IO空间,然后直接利用生成的参考设计,生成bit文件和MCS文件。下载MCS文件到配置FLASH后,断电重新再上电后,工控机的WINDOWS XP设备管理器下能够看到该板卡,但是在其属性页下的资源页下显示:无法获得设备资源?????[p=30, 2, left]windriver下也是能够获取设...
eeleader FPGA/CPLD
sd卡读写
u8MSD_ReadBlock(u8*pBuffer,u32ReadAddr,u16NumByteToRead){u32i=0;u8rvalue=MSD_RESPONSE_FAILURE;/*MSDchipselectlow*/MSD_CS_LOW();/*SendCMD17(MSD_READ_SINGLE_BLOCK)toreadoneblock*/MSD_SendCmd(MSD_READ_SI...
gzzhida stm32/stm8

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 大学堂 TI培训 Datasheet 电子工程 索引文件: 347  363  499  989  1471 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved