电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索
 PDF数据手册

RM242-020-881-8808

产品描述Board Connector, 20 Contact(s), 2 Row(s), Female, Straight, 0.075 inch Pitch, Solder Terminal, Hole .099-.111, Plug
产品类别连接器    连接器   
文件大小201KB,共2页
制造商AirBorn
标准  
下载文档 详细参数 全文预览

RM242-020-881-8808概述

Board Connector, 20 Contact(s), 2 Row(s), Female, Straight, 0.075 inch Pitch, Solder Terminal, Hole .099-.111, Plug

RM242-020-881-8808规格参数

参数名称属性值
是否无铅不含铅
是否Rohs认证符合
Objectid1151858948
Reach Compliance Codecompliant
Country Of OriginUSA
ECCN代码EAR99
YTEOL8.7
主体宽度0.2 inch
主体深度0.585 inch
主体长度1.512 inch
主体/外壳类型PLUG
连接器类型BOARD CONNECTOR
联系完成配合NOT SPECIFIED
联系完成终止Gold (Au)
触点性别FEMALE
触点材料NOT SPECIFIED
触点模式STAGGERED
触点样式RND PIN-SKT
绝缘体材料POLYETHYLENE
JESD-609代码e4
MIL 符合性YES
制造商序列号RM2
插接触点节距0.075 inch
匹配触点行间距0.075 inch
安装选项1HOLE .099-.111
安装方式STRAIGHT
安装类型BOARD
连接器数ONE
PCB行数2
装载的行数2
PCB接触模式STAGGERED
电镀厚度50u inch
极化密钥DUAL POLARIZED
可靠性MIL-C-55302
端子长度0.109 inch
端接类型SOLDER
触点总数20
驱动开发
我想开始学习驱动开发方面的相关知识;目前掌握C,C++语言.比较熟悉socket编程..不知道怎么进行驱动开发的学习当中..希望各位有这相关方面的学习经验的告知一二..或者介绍这方面入门的一些书(比较好的)..谢谢~~~主要是针对性windows 驱动.....
slw5569 嵌入式系统
51单片机小白,求助带功能键控制的电子时钟汇编和c语言代码
[i=s] 本帖最后由 firstsea 于 2015-11-25 16:06 编辑 [/i][align=left][font=黑体][size=19px][b]51单片机小白,求助带功能键控制的电子时钟汇编和c语言代码,有注释最好想弄懂!在此谢过[/b][/size][/font][/align][align=left]1、基本要求[/align][align=left]电子钟基本要求的控制面...
firstsea 51单片机
Xilinx 仿真遇到的问题
Started : "Creating Tbw file".ERROR:ProjectMgmt - TOE: ITclInterp::ExecuteCmd gave Tcl result 'invalid command name "0"'.Tcl_ErrnoId: unknown errorTcl_ErrnoMsg: No error_cmd: ::xilinx::Dpm::dpm_chCrea...
eeleader FPGA/CPLD
【T叔藏书阁】《模拟集成电路的分析与设计(第四版)》
[p=24, null, left][color=rgb(86, 86, 86)][backcolor=rgb(237, 235, 235)][font=微软雅黑][size=14px][url=https://download.eeworld.com.cn/detail/tyw/301799?src=2114][color=#0066cc]中文版:《模拟集成电路的分析与设计(第四版)》[/colo...
tyw 下载中心专版
运动估计算法设计及FPGA实现.pdf
运动估计算法设计及FPGA实现.pdf...
zxopenljx EE_FPGA学习乐园
请教:时钟上升沿采样不稳定问题
用verilog写的很简单的一段代码,大概是:reg[1:0]q;//q是调用IP核fifo产生的数据,默认是reg型输出吧assign data_out={{4{q[0]}},{4{q[1]}}};//data_out是输出数据是上升沿进、上升沿采的,前仿和后仿都没问题,但是下到FPGA里后,有几个采样点数据是错的,而且基本上是相差4,不知道为什么。估计是采样时采到不稳定的点了,可能是data_...
xyw FPGA/CPLD

开源项目推荐更多

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 大学堂 TI培训 Datasheet 电子工程 索引文件: 10  287  431  1269  1670 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved