电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索
 PDF数据手册

302074-4P76R800CB

产品描述Fixed Resistor, Metal Foil, 1W, 76.8ohm, 500V, 0.25% +/-Tol, -2,2ppm/Cel,
产品类别无源元件    电阻器   
文件大小112KB,共6页
制造商Vishay(威世)
官网地址http://www.vishay.com
下载文档 详细参数 全文预览

302074-4P76R800CB概述

Fixed Resistor, Metal Foil, 1W, 76.8ohm, 500V, 0.25% +/-Tol, -2,2ppm/Cel,

302074-4P76R800CB规格参数

参数名称属性值
是否Rohs认证不符合
Objectid978076001
Reach Compliance Codeunknown
构造Hermetically Sealed
JESD-609代码e0
引线直径0.64 mm
引线长度25.4 mm
端子数量4
最高工作温度125 °C
最低工作温度-55 °C
封装直径12.7 mm
封装长度25.4 mm
封装形式4 Terminals
包装方法Bulk
额定功率耗散 (P)1 W
电阻76.8 Ω
电阻器类型FIXED RESISTOR
系列H SERIES-OTHER
技术METAL FOIL
温度系数2 ppm/°C
端子面层Tin/Lead (Sn/Pb)
容差0.25%
工作电压500 V
多节 36-48V 电池管理系统参考设计
[i=s] 本帖最后由 qwqwqw2088 于 2019-12-4 08:29 编辑 [/i]所介绍的是TI设计为基于12到15节锂离子或磷酸铁锂的电池提供监视,平衡,初级保护和计量。该板旨在安装在工业系统的外壳中。 该参考设计子系统提供了电池保护和带有参数的计量配置,从而避免了代码开发,并提供了高端保护开关,即使在受保护的情况下,也可以通过简单的以PACK为参考的SMBus通信来获取电池状态。...
qwqwqw2088 模拟与混合信号
2010年英特尔杯大学生电子设计竞赛嵌入式系统专题邀请赛实施细则
[i=s] 本帖最后由 paulhyde 于 2014-9-15 08:59 编辑 [/i]一、参赛学生的培训与报名1、本次专题邀请赛的时间从2010年3月18日开始,到6月30日结束,评审工作在7月底完成,参加本次专题竞赛的学生,在竞赛期间必须是普通高校全日制在校本科学生,评审时,如发现有非本科在校生参加,将取消评奖资格。2、每个参赛队只限三人,参赛队正式报名截止时间为2010年3月17日,各参...
open82977352 电子竞赛
超声测距调试中遇到的2个问题,求指导。
我用的是网上典型的89C52单片机控制+74LS04驱动发射+CX20106接收的电路。焊接都没有问题,而且测距也能实现。但是一般最大能到5M,我只能测到2.2M现在有2个问题:1.可能是驱动能力不够,那么04是两路(正负倒相后)各通过两个非门并联,输出电流加倍,提高功率,我测量到一路(正相输出)电路是80mA,另一路(负相)是0.1mA。那么我想:我再加一个04,每路再并联3个非门,那是不是正相...
立志成为EEer 51单片机
基于Z7010的EBAZ4205矿板改造
[i=s] 本帖最后由 chenzhufly 于 2019-6-11 00:32 编辑 [/i]主要改造了电源,增加了串口,和JTAG,方便调试,至于SD卡,暂时没有打算加上背面这个二极管的位置需要短接,板子上是没焊接的,默认这个板子应该是从其它板子供电的。上电后,通过串口打印U-Boot 2015.07 (Jun 28 2017 - 21:05:18 +0800)Model: Zynq Zed ...
chenzhufly FPGA/CPLD
讨论移植51程序到430上时需要注意那些问题
[b][size=3][color=#000000]#define DS1302_IN P2IN#define DS1302_OUT P2OUT#define DS1302_RST BIT1#define DS1302_SCLK BIT0#define DS1302_SDI BIT2 //定义MSP320的端口#define DS1302_RST_LO DS1302_OUT &= ~DS1302_...
fish001 微控制器 MCU
FPGA 设计经验教训
做FPGA设计的工作也有一段时间了,有过问题迎刃而解的快乐,也有过苦苦寻求结果和答案的痛苦历程.现在就把我个人曾经在项目中经常遇到的问题和犯的错误总结一下.希望对大家有启示和帮助:1)FPGA和其他电路的接口部分的时序要处理好,要考虑到信号进入FPGA之前的线路延迟.要想清楚进入FPGA的数据和时钟的相位关系.2) 若FPGA设计中,有全数字锁相环,那么要用示波器测试一下全数字锁相环是否锁定.保证...
loca FPGA/CPLD

开源项目推荐更多

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 大学堂 TI培训 Datasheet 电子工程 索引文件: 289  754  1057  1352  1564 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved