电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索
 PDF数据手册

EPM705900SCA0

产品描述Forward and Return Path Analog CATV Detector Modules
文件大小259KB,共6页
制造商JDS Uniphase Corporation ( VIAVI )
官网地址http://www.jdsu.com/index.html
下载文档 全文预览

EPM705900SCA0概述

Forward and Return Path Analog CATV Detector Modules

比例乘法器
比例乘法器工作原理  我们对其进行VHDL 设计实现。其完成的功能为:ST为片选信号,当ST 有效时,在CLK 每十个脉冲中输出端Q 将输出DATA[3..0](0~9)个脉冲,同时在CLK 满10 个脉冲时,C 端产生一个脉冲控制信号。在Max+plusⅡ下编译成功后自动生成的逻辑符号MUL 如图5 所示。其仿真波形如图6,可以看出,当data 为4,在clk 十个脉冲中, q 输出4 个脉冲,...
aichangfeng FPGA/CPLD
问一个DSP和ARM通信的问题
要做一个DSP负责图像处理,ARM负责控制的系统dsp芯片是TI的VC5402,arm是2410查了一下资料,有两者通过HPI进行通信的,也有通过在两者间接一块FPGA进行通信的,请问哪种方案比较简便易行,前者的话由于2410和5402的频率不一样,会产生时序问题吗,谢谢...
justsee ARM技术
A NOVEL BROADBAND DOUBLE BALANCED MIXER FOR THE 18-40 GHZ R
Double balanced mixers have been con techniques** which permit easy integraructed in the 18-40 GHz range, utilizing unique planar transmission line techniques** which permit easy integration of the mi...
JasonYoo 测试/测量
请问如何将外部时钟信号输入CC2530?
我打算取下CC2530的原有的32M晶振。用FPGA产生一个新的32M时钟信号作为晶振。想用同轴线连接FPGA和CC2530。请问我如何将外部时钟信号输入CC2530,谢谢!...
读书运动少上网 RF/无线
编程建议
以下条款是一些对一个稳步的和成功的设计的建议命名风格:1不要用关键字做信号名;2不要在中用VERILOG关键字做信号名;3命名信号用含义;4命名I/O口用尽量短的名字;5不要把信号用高和低的情况混合命名;6信号的第一个字母必须是A-Z是一个规则;7使模块名、实例名和文件名相同;编码风格:记住,一个好的代码是其他人可以很容易阅读和理解的。1尽可能多的增加说明语句;2在一个设计中固定编码格式和统一所有...
eeleader FPGA/CPLD
请问为什么说STM32有生命力?
STM32能坚持多久?我正打算学STM32?请大家告诉我为什么STM32好?好在哪里??多多指教!!...
eugene stm32/stm8

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 大学堂 TI培训 Datasheet 电子工程 索引文件: 791  875  1255  1467  1487 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved