电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索

C3216X7R471KLNS

产品描述Ceramic Capacitor, Multilayer, Ceramic, 500V, X7R, -/+15ppm/Cel TC, 0.00047uF, 1206
产品类别无源元件    电容器   
文件大小212KB,共8页
制造商达方(DARFON)
官网地址http://www.darfon.com.cn/
标准
达方电子为全球前二大的液晶电视背光模块变频器 (LCD TV Inverter)与全球前二大的笔记型电脑键盘 (Notebook Keyboard)制造商。达方电子创立于 1997年,秉持「平实务本、追求卓越、关怀社会」的企业文化,与「光电与精密元件的专家」的定位,专注于周边元件、电源元件、与整合元件的研发与产品服务。
下载文档 详细参数 全文预览

C3216X7R471KLNS概述

Ceramic Capacitor, Multilayer, Ceramic, 500V, X7R, -/+15ppm/Cel TC, 0.00047uF, 1206

C3216X7R471KLNS规格参数

参数名称属性值
是否Rohs认证符合
厂商名称达方(DARFON)
包装说明, 1206
Reach Compliance Codecompliant
ECCN代码EAR99
电容0.00047 µF
电容器类型CERAMIC CAPACITOR
介电材料CERAMIC
高度0.85 mm
JESD-609代码e3
长度3.2 mm
制造商序列号C3216(X7R,500/630,E)
多层Yes
负容差10%
端子数量2
最高工作温度125 °C
最低工作温度-55 °C
封装形式SMT
包装方法TR, Paper, 10 Inch
正容差10%
额定(直流)电压(URdc)500 V
系列C3216(X7R,500/630,E)
尺寸代码1206
温度特性代码X7R
温度系数-/+15ppm/Cel ppm/°C
端子面层Matte Tin (Sn) - with Nickel (Ni) barrier
宽度1.6 mm

C3216X7R471KLNS文档预览

下载PDF文档
Electronics Corp.
Multi-Layer Ceramic Capacitor
C-S5-5-00
NP0(C0G) & X7R Mid-High Voltage Dielectrics
Features
A monolithic structure ensures high reliability and mechanical strength.
High capacitance density.
Suitable for high speed SMT placement on PCBs.
Ni barrier termination highly resistance to migration.
Rated Voltage from 200VDC to 3,000VDC.
Lead-free termination is in compliance with the requirement of green plan and ROHS.
Applications
Input filtering circuit of modem and LAN interface.
DC-DC Converters
Backlighting inverters of LCD screen.
Switching circuit.
General high voltage circuit.
S5
Mid-High Voltage C0G(NP0) & X7R Dielectric Characteristics
C0G (NP0)
Capacitance Range
Size (mm)
(EIA inch)
Test Voltage
Test Frequency
4.7pF to 2.2nF
2012
3216
4520
(1808)
100pF to 1.0uF
2012
3216
4520
4532
X7R
(0805) (1206)
1.0 ± 0.2Vrms
(0805) (1206)
1.0 ± 0.2Vrms
1.0 ± 0.2KHz
(1808) (1812)
1.0 ± 0.2MHz for cap≦1,000pF,
1.0 ± 0.2KHz for cap>1,000pF
Capacitance Tolerance
± 0.25pF, ± 0.50pF for cap<5pF
± 0.50pF for 5pF≦cap<10pF
± 5%, ± 10% for cap≧10pF
± 10%
Operating Temperature Range
Maximum Capacitance Change
Rated Voltage
Dissipation Factor (DF)
-55℃ to +125℃
0 ± 30 ppm/℃ (EIA C0G)
200/250, 500/630, 1K, 2K & 3K VDC
0.1% max. for cap>30pF
1/(400 + 20 x C) for cap
30pF, C in pF
-55℃ to +125℃
± 15 %
200/250, 500/630, 1K & 2K VDC
2.5%
Insulation Resistance(+25℃, RVDC) 10,000 MΩ minimum
Insulation Resistance (Maximum
operating temperature, RVDC)
10,000 MΩ minimum
1,000 MΩ min. or 50Ω-F min., whichever 1,000 MΩ min. or 50Ω-F min.,
is smaller
whichever is smaller
Note:Capacitors above 500WVDC may require a surface coating to prevent external arcing.
Darfon Product Specification
1
Rev.: 4
12864
16824的资料...
wzszzxj 单片机
请问下面的这个电路图出自什么文章或者有无被申请专利啊?
请问下面的这个电路图出自什么文章或者有无被申请专利啊? http://www.dataweek.co.za/Articles/Dataweek%20-%20Published%20by%20Technews/dw3181b.png...
duowenti PCB设计
关于28377d双核仿真与CLA仿真经验
由于28377D有两个CPU和两个CLA,仿真起来会比较麻烦。记录下仿真时候的操作。 在进行CPU2仿真时,因为CPU2是通过CPU1来启动的,CPU1中需设置CPU2启动 模式,先把.out烧入至CPU1,连接CPU2烧 ......
Aguilera 微控制器 MCU
DDR3 的参考时钟问题
采用DDR3 SDRAM Controller with UniPHY来控制DDR3,FPGA为stratix IV EP4SGX系列 1.Memory clock frequency 520MHz 2.设定PLL参考时钟为200 MHz 这个pll参考时钟,连接一个外部输入时钟时( ......
xiaoganer FPGA/CPLD
vivado实现报错,求助
小弟我在做一个ip核,实现时一直在报XXX is not placed,如图: 322167 这是个常见问题吗?求指点:congratulate: ...
zrqldg FPGA/CPLD
求助:基于FPGA的读卡器系统设计
本帖最后由 paulhyde 于 2014-9-15 09:51 编辑 :'( 麻烦各位帮帮忙! 要求用DE2,目前我查得到的资料太少,有哪位有经验请帮我一下,谢谢! ...
LLLY___111 电子竞赛
小广播

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved