电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索
 PDF数据手册

TB10010513BR

产品描述BARRIER STRIP TERMINAL BLOCK, 2 ROWS, 1 DECK
产品类别连接器    接线终端   
文件大小66KB,共1页
制造商Cooper Industries
下载文档 详细参数 全文预览

TB10010513BR概述

BARRIER STRIP TERMINAL BLOCK, 2 ROWS, 1 DECK

TB10010513BR规格参数

参数名称属性值
Reach Compliance Codeunknown
ECCN代码EAR99
紧固方法SCREW
制造商序列号TB100
层数1
行数2
通路数26
端子和端子排类型BARRIER STRIP TERMINAL BLOCK
Base Number Matches1
串口sci初始化求助
[font=宋体][color=lime][font=宋体]void InitSci(void)//[/font][/color][color=lime][font=宋体]这个函数不懂。[/font][/color][/font][color=lime][font=宋体][font=宋体]{[/font][/font][/color][color=lime][font=宋体][font=宋体]//...
gaoxiao 微控制器 MCU
arm9和linux开发有没有什么模拟软件?
想做在arm9和linux上的开发。但是没钱买板子,不知道有什么仿真软件没?就是他的功能与现实的开发板功能一样,大家知道都有那些啊?还有啊,大家认为什么书很好啊。给推荐几本好的书呗!...
zjwen Linux与安卓
3.10 在Profiles中添加特征值
...
gaoyang9992006 RF/无线
请教QSYS里打开System Console的问题
我用的是Quartus II 13.1 (64-bit)。打开QSYS后,Tools->System Console,然后弹出一个窗口,内容为:Cannot load library:'C:/altera/13.1/quartus/bin\jre\bin\client\jvm.dll',请问是怎么回事?如何解决?谢谢。...
anyking Altera SoC
Cyclone III FPGA开发板详细电路图
Cyclone III FPGA开发板详细电路图...
unbj FPGA/CPLD
弱下拉与强下拉,弱上拉和强上拉
弱下拉与强下拉,弱上拉和强上拉Altera与Xilinx内部提供的上下拉一般是弱的,也就是电阻都比较大,这样电流比较小,充电比较慢,导致上下拉的速度比较缓慢。这样做的好处,一是提供了上下拉供开漏电路使用,另一方面因为比较弱,可以由FPGA外面的电路来提供强下拉将其override掉。如果内部比较强,则不方便将其减弱。下面是一个人做的实验:今天做的实验就是发现一个开漏设计的上拉特别慢,慢得功能都出错...
drjloveyou FPGA/CPLD

开源项目推荐更多

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 大学堂 TI培训 Datasheet 电子工程 索引文件: 113  811  960  993  1326 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved