54122-826361250LF,54122-826361250LF pdf中文资料,54122-826361250LF引脚图,54122-826361250LF电路-Datasheet-电子工程世界

54122-826361250LF: 产品描述Board Connector, 36 Contact(s), 2 Row(s), Male, Straight, 0.1 inch Pitch, Solder Terminal, Locking, Black Insulator; 产品类别连接器连接器; 文件大小101KB，共1页; 制造商Amphenol(安费诺); 官网地址http://www.amphenol.com/; 标准

下载文档详细参数全文预览

54122-826361250LF概述

Board Connector, 36 Contact(s), 2 Row(s), Male, Straight, 0.1 inch Pitch, Solder Terminal, Locking, Black Insulator

参数名称	属性值
是否Rohs认证	符合
Reach Compliance Code	compliant
主体宽度	0.19 inch
主体深度	0.492 inch
主体长度	3.6 inch
连接器类型	BOARD CONNECTOR
联系完成配合	AU ON NI
联系完成终止	Matte Tin (Sn) - with Nickel (Ni) barrier
触点性别	MALE
触点材料	PHOSPHOR BRONZE
触点模式	RECTANGULAR
触点样式	SQ PIN-SKT
介电耐压	1500VAC V
绝缘电阻	5000000000 Ω
绝缘体颜色	BLACK
绝缘体材料	THERMOPLASTIC
JESD-609代码	e3
制造商序列号	54122
插接触点节距	0.1 inch
匹配触点行间距	0.1 inch
安装选项1	LOCKING
安装方式	STRAIGHT
安装类型	BOARD
连接器数	ONE
PCB行数	2
装载的行数	2
最高工作温度	125 °C
最低工作温度	-65 °C
PCB接触模式	RECTANGULAR
PCB触点行间距	2.54 mm
电镀厚度	15u inch
额定电流（信号）	3 A
参考标准	UL, CSA
可靠性	COMMERCIAL
端子长度	0.12 inch
端子节距	2.54 mm
端接类型	SOLDER
触点总数	36
Base Number Matches	1

各位大虾帮忙拉！wince4.2下的触摸屏校准问题！: wince4.2下的触摸屏校准，我可以修改注册表的HKEY_LOCAL_MACHINE\HARDWARE\DEVICEMAP\TOUCH的CalibrationData校准值，问题是修改后如何才能让它立即生效呢？还是要进行啥操作？如何加载叫准参数？急！急！急~注册表是基于RAM的.在线等。。。。。。...; video_wang WindowsCE

紧急招聘施工队伍及经理(望版主手下留情多放两天): 紧急招聘施工队伍及经理(望版主手下留情多放两天)紧急招聘1.招聘项目经理五名（装修专业知识丰富，实践经验较强）2.招聘装修专业预算员3名，工程监理3名3.招聘装修施工队伍若干，需500名工人4.地点：青海省。联系电话：13909798180...; luogee 求职招聘

关于debussy和VCS联合仿真的问题: 关于debussy and VCS联合仿真的问题，更改了debussy的TOOLS/PREFERENCE/SIMULATORS/选择的VCS，并且也添加了仿真的选项，在debussy调用VCS仿真的时候还是会提示： can't open master pty，然后就推出了debussy，不知道是什么原因呢？或者还有什么别的地方需要更改的吗？谢谢了...; eeleader-mcu FPGA/CPLD

状态机调度设计学习小结: 通过状态机+时间片可以实现简单的分时处理系统，但是如何划分模块，时间片又应该定多少才是最好的呢？带着这个问题，我网上搜集了资料，找到一个论文，能解答我的疑问。让我对状态机调度设计有了些心得。做了如下摘要。1　系统任务模块的划分在单片机系统中, 实现分时多任务机制关键在于合理地将系统的功能分解成各个任务模块, 且任务模块分得越细系统的实时性就越好1 单片机系统由定时器产生系统时间片, 由系统调度程序...; 灞波儿奔微控制器 MCU

二选一选择器测试程序编译错误: 以下是二选一选择器测试程序:`timescale 1ns/1ns module jiegou;//用于选择器的测试程序　　reg [1:0] IN; 　　　　　　　　　　　//寄存器定义，输入端口，数据宽度为2bit。　　reg SEL_IN; 　　　　　　　　　　　　//寄存器定义，输入端口。　　wire F; 　　　　　　　　　　　　　　//线网定义，输出端口。　　jiegou_down SE...; eeleader FPGA/CPLD

器件捷径: 00 01 02 03 04 05 06 07 08 09 0A 0C 0F 0J 0L 0M 0R 0S 0T 0Z 10 11 12 13 14 15 16 17 18 19 1A 1B 1C 1D 1E 1F 1H 1K 1M 1N 1P 1S 1T 1V 1X 1Z 20 21 22 23 24 25 26 27 28 29 2A 2B 2C 2D 2E 2F 2G 2K 2M 2N 2P 2Q 2R 2S 2T 2W 2Z 30 31 32 33 34 35 36 37 38 39 3A 3B 3C 3D 3E 3F 3G 3H 3J 3K 3L 3M 3N 3P 3R 3S 3T 3V 40 41 42 43 44 45 46 47 48 49 4A 4B 4C 4D 4M 4N 4P 4S 4T 50 51 52 53 54 55 56 57 58 59 5A 5B 5C 5E 5G 5H 5K 5M 5N 5P 5S 5T 5V 60 61 62 63 64 65 66 67 68 69 6A 6C 6E 6F 6M 6N 6P 6R 6S 6T 70 71 72 73 74 75 76 77 78 79 7A 7B 7C 7M 7N 7P 7Q 7V 7W 7X 80 81 82 83 84 85 86 87 88 89 8A 8D 8E 8L 8N 8P 8S 8T 8W 8Y 8Z 90 91 92 93 94 95 96 97 98 99 9A 9B 9C 9D 9F 9G 9H 9L 9S 9T 9W

热门器件

开源项目推荐更多

热门活动更多

热门文章更多

技术资料推荐更多