电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索

HF55140-BN

产品描述Board Connector, 14 Contact(s), 1 Row(s), Male, Straight, Solder Terminal,
产品类别连接器    连接器   
文件大小84KB,共2页
制造商富士康(FOXCONN)
官网地址http://www.fit-foxconn.com/
下载文档 详细参数 全文预览

HF55140-BN概述

Board Connector, 14 Contact(s), 1 Row(s), Male, Straight, Solder Terminal,

HF55140-BN规格参数

参数名称属性值
是否无铅含铅
是否Rohs认证不符合
厂商名称富士康(FOXCONN)
Reach Compliance Codeunknown
Is SamacsysN
连接器类型BOARD CONNECTOR
联系完成配合TIN LEAD (100)
联系完成终止TIN LEAD (100)
触点性别MALE
触点材料COPPER ALLOY
DIN 符合性NO
滤波功能NO
IEC 符合性NO
JESD-609代码e0
MIL 符合性NO
制造商序列号HF55
混合触点NO
安装方式STRAIGHT
安装类型BOARD
装载的行数1
选件GENERAL PURPOSE
端子节距2 mm
端接类型SOLDER
触点总数14
UL 易燃性代码94V-0
Base Number Matches1

HF55140-BN文档预览

下载PDF文档
SPECIFICATIONS
Friction Header Connector
HF55 Series
Friction T/H Type
2.00mm [.079"] Pitch
Mechanical
Contact Retention Force:
2.0 KGF Min
Durability:
500 Cycles
Electrical
Voltage Rating:
800V
Current Rating:
2.0A per pin min
Insulation Resistance:
1000MΩ min
Physical
Housing:
Thermoplastic, Glass Filled , UL94V-0 Rating
Contact:
Copper Alloy
Plating:
See “ORDERING INFORMATION”
Operating Temperature:
-40℃ to +105℃
DRAWING
ORDERING INFORMATION
PRODUCT NO.:
Header
High Friction Header
Termination & Contact Type
No. Of Pos
2=2 Pos
3=3 Pos
15=15 Pos
H F 5 5 * * * - * ** *
Housing Material
None:Housing Material PA4.6
N:Housing Meterial PA6.6
Color White
N : Housing Color Ivory
B : BLACK
R : Red
See Remark 1
Optional For Housing Color
Optional For Plating
0=100u" Tin/Lead
E=100u" min. Tin with
Lead free "RoHS Compliance"
All specification & dimensions are subject to change, please call your nearest Foxconn sales representative for update information.
小惊喜!收到铁电开发板了
8938089381893824谢谢EEWORLD,谢谢TI!...
ming1006 微控制器 MCU
老外写的学位论文 class D 音频放大器设计
老外写的学位论文 A_Class_D_Audio_Amplifier...
linda_xia 模拟电子
FPGA起步ABC之代码风格
先说几句题外话,关于代码风格这部分,我非常努力地想把这部分写好,前前后后一共改了4版,但没有一版让自己满意,很遗憾! 我之所以愿意在代码风格这部分花如此之多的时间,两个原因: ......
tx_xy FPGA/CPLD
攒分,请无视
只为攒分...
wisper 嵌入式系统
pcb 经验谈
首次发帖,多多指教...
kaka22 PCB设计
can't open Verilog Design File
Error (10054): Verilog HDL File I/O error at moire_data.v(9): can't open Verilog Design File "E:kaifabanFPGAprojectmoire_datamoire_data1.txt" 编译时老出现上述错误,打开文件已经存 ......
yjm19860704 FPGA/CPLD
小广播

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved