电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索

1F111923-P221

产品描述Board Connector, 192 Contact(s), 4 Row(s), Male, Straight, Press Fit Terminal, Plug
产品类别连接器    连接器   
文件大小91KB,共1页
制造商富士康(FOXCONN)
官网地址http://www.fit-foxconn.com/
下载文档 详细参数 全文预览

1F111923-P221概述

Board Connector, 192 Contact(s), 4 Row(s), Male, Straight, Press Fit Terminal, Plug

1F111923-P221规格参数

参数名称属性值
Reach Compliance Codeunknown
主体/外壳类型PLUG
连接器类型BOARD CONNECTOR
联系完成终止GOLD (50)
触点性别MALE
DIN 符合性NO
滤波功能NO
IEC 符合性NO
JESD-609代码e4
MIL 符合性NO
制造商序列号1F
混合触点NO
安装方式STRAIGHT
安装类型BOARD
装载的行数4
选件GENERAL PURPOSE
端子节距2 mm
端接类型PRESS FIT
触点总数192
UL 易燃性代码94V-0
Base Number Matches1

1F111923-P221文档预览

下载PDF文档
SPECIFICATIONS
FUTURE BUS CONNECTOR
1F Series
Plug , Press Fit Type
2.0mm [.078”] Pitch
4 Rows
Mechanical
Contact Retention Force:
1.00Kg (2.2Lb) min.
Durability:
250 Cycles
Electrical
Voltage Rating:
750V
Current Rating:
1A
Contact Resistance:
45mΩ max.
Dielectrical Withstanding Voltage:
1000V
Insulation Resistance:
1000MΩ min.
Physical
Housing:
LCP, UL 94-0 rated, Ivory White
Contact:
Phosphor Bronze
Plating:
See “ORDERING INFORMATION”
DRAWING
ORDERING I N F O R M A T I O N
PRODUCT NO: 1
F
1
1
*
*
*
* - P
*
*
1
POS. NO.
048 : 48 POS.
096 : 96 POS.
144 :144 POS.
192 :192 POS.
240 :240 POS.
TAIL LENGTH (T)
2:11.3 mm
3:13.6 mm
4:15.6 mm
5:17.0 mm
PLATING SPEC.
C: 5~15u" Au OVER 30~50u" Pd/Ni
K:30~50u" Au OVER 10~30u" Pd/Ni
3:32~50u" Au
5:45~60u" Au
MATING LENGTH (M)
1: 5.00 mm
2: 5.75 mm
3: 6.50 mm
4: 7.25 mm
5: 8.00 mm
All specification & dimensions are subject to change, please call your nearest Foxconn sales representative for update information.
关于应用程序与驱动程序如何动态传递数据?
定义: #define IO_OPEN_COM CTL_CODE(FILE_DEVICE_COMSPY,0x080A,METHOD_BUFFERED, \ FILE_ANY_ACCESS) 想用下面传递串口号"\\??\\COM1" DeviceIoControl(m_hDevice, IO_OPE ......
fewcome 嵌入式系统
verilog语法错误请指正!
`timescale 100ps/100psmodule buffer_blocking (out, in); input in; output out; parameter DELAY1 = 103; parameter DELAY2 = 103; always @(in) #DELAY1 out = #DELAY2 in;//这个地 ......
eeleader FPGA/CPLD
版主 没动静了?
版主咋么没动静了,对这产品很关注啊!...
superdianzifans DIY/开源硬件专区
MSP430 ADC12
Curr_Volt = caltmp >> 12; //Curr_Volt = caltmp / 2^n ptr = Curr_Volt / 100; //Hex->Dec变换 t1 = Curr_Volt - (ptr * 100); ptr = ......
zhoupinhua 微控制器 MCU
【FPGA设计问题】关于时序与组合逻辑
module reg4(clk,rstn,d,q); input d; input clk; input rstn; output q; reg q;always @(rstn or clk) q<=(~rstn)?0:d; endmodule组合与时序应该是数字领域一个最基本的 ......
eeleader FPGA/CPLD
有个想法,关于英文资料
根据xiaoxif在单片机版块谈的一些感想,在26楼,https://bbs.eeworld.com.cn/thread-87805-3-1.html 突然冒出一个想法,事实上很多好的资料都是英文的,所以想在EEWORLD成立一个技术文献小组 ......
小娜 模拟电子
小广播

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved