Datasheet> 器件分类 > 连接器> 连接器> 1F11048C-P7320N-AN

文档预览

1F11048C-P7320N-AN: 产品描述Board Connector, 48 Contact(s), 4 Row(s), Male, Straight, Press Fit Terminal; 产品类别连接器连接器; 文件大小117KB，共1页; 制造商富士康(FOXCONN); 官网地址http://www.fit-foxconn.com/

下载文档详细参数全文预览

1F11048C-P7320N-AN概述

Board Connector, 48 Contact(s), 4 Row(s), Male, Straight, Press Fit Terminal

1F11048C-P7320N-AN规格参数

参数名称	属性值
是否无铅	含铅
是否Rohs认证	不符合
Reach Compliance Code	unknown
ECCN代码	EAR99
连接器类型	BOARD CONNECTOR
联系完成配合	GOLD (10)
联系完成终止	Gold (Au)
触点性别	MALE
触点材料	PHOSPHOR BRONZE
DIN 符合性	NO
滤波功能	NO
IEC 符合性	NO
JESD-609代码	e4
MIL 符合性	NO
混合触点	NO
安装方式	STRAIGHT
安装类型	BOARD
装载的行数	4
选件	GENERAL PURPOSE
端子节距	2 mm
端接类型	PRESS FIT
触点总数	48
UL 易燃性代码	94V-0
Base Number Matches	1

1F11048C-P7320N-AN文档预览

下载PDF文档

全文
预览

SPECIFICATIONS

FUTURE BUS CONNECTOR

1F Series

Header Press Fit Type

2.0mm Pitch

4 Row s

Mechanical

Contact Retention Force:

1.0Kg min.

Electrical

Voltage Rating:

750V

Current Rating:

Contact Resistance:

45m

Ω

max.

Dielectrical Withstanding Voltage:

1000V

Insulation Resistance:

1000M

Ω

min.

Physical

Housing:

LCP, UL 94-0 rated, Ivory White

Contact:

Phosphor Bronze

Plating:

See “ORDERING INFORMATION”

DRAWING

ORDERING I NF OR MATI ON

All specification & dimensions are subject to change, please call your nearest Foxconn sales representative for update information.

推荐资源

有没有好的DIY项目？软硬兼吃用到操作系统的那种: 可以提升下自身水平跟有意思的那种…… ...; 飞鸿浩劫 DIY/开源硬件专区

msp430程序库连载系列 12864液晶: 液晶是单片机系统最常用的显示设备之一，这个程序库是在MSP430F169、MSP1430F149单片机上测试通过的，可以放心使用；液晶选用的是金鹏的：OCMJ4X8C型号的12864液晶；控制液晶用的是并行方式， ......; 灞波儿奔微控制器 MCU

彩色界面: 我在wince下用evc做了一个界面，想问一下怎么把这个界面弄成彩色的，想把按钮也弄成彩色的...; lafargefox 嵌入式系统

Verilog HDL问题: 最近写了一个八位共阴极数码管驱动的Verilog的代码，由于是初学所以有很多问题，下面这个是参数定义问题，两天了都没有解决，希望懂的朋友可以帮忙解答一下： module nixie_tube(clk,wei,duan, ......; 落日归侠 FPGA/CPLD

看到几款应用在广电安防矩阵上的ADI 芯片，很有特色，介绍一下。: 本帖最后由 jameswangsynnex 于 2015-3-3 19:58 编辑 QXGA or 1080p video transmission · KVM networking · Video over unshielded twisted pair (UTP) AD8145: High Speed, Triple ......; jameswangsynnex 消费电子

时序约束问题: 设计在timequest时序仿真时，会出现setup建立时间时序问题。问一下，是不是一定要修改成slack为正才表示工程能正常运行，对于两个引脚间数据延时很大该怎么修改，...; shuxueaw FPGA/CPLD

小广播

热搜元器件