Datasheet> 器件分类 > 连接器> 连接器> 1F12024C-S2040N-AF

文档预览

1F12024C-S2040N-AF: 产品描述Board Connector, 24 Contact(s), 4 Row(s), Female, Right Angle, Solder Terminal, Receptacle, LEAD FREE; 产品类别连接器连接器; 文件大小77KB，共1页; 制造商富士康(FOXCONN); 官网地址http://www.fit-foxconn.com/; 标准

下载文档详细参数全文预览

1F12024C-S2040N-AF概述

Board Connector, 24 Contact(s), 4 Row(s), Female, Right Angle, Solder Terminal, Receptacle, LEAD FREE

1F12024C-S2040N-AF规格参数

参数名称	属性值
是否无铅	不含铅
是否Rohs认证	符合
包装说明	LEAD FREE
Reach Compliance Code	unknown
主体/外壳类型	RECEPTACLE
连接器类型	BOARD CONNECTOR
联系完成配合	GOLD (20)
联系完成终止	GOLD (20)
触点性别	FEMALE
触点材料	PHOSPHOR BRONZE
DIN 符合性	NO
滤波功能	NO
IEC 符合性	NO
JESD-609代码	e4
MIL 符合性	NO
制造商序列号	1F
混合触点	NO
安装方式	RIGHT ANGLE
安装类型	BOARD
装载的行数	4
选件	GENERAL PURPOSE
端子节距	2 mm
端接类型	SOLDER
触点总数	24
UL 易燃性代码	94V-0
Base Number Matches	1

1F12024C-S2040N-AF文档预览

下载PDF文档

全文
预览

SPECIFICATIONS

FUTURE BUS CONNECTOR

1F Series

Rec., Right Angle Solder

Type

2.0mm [.079”] Pitch

4 Row s

Mechanical

Contact Retention Force:

0.50Kg min.

Electrical

Voltage Rating:

750V

Current Rating:

Contact Resistance:

45m

Ω

max.

Dielectrical Withstanding Voltage:

1000V

Insulation Resistance:

1000M

Ω

min.

Physical

Housing:

LCP, UL 94-0, Ivory White

Contact:

Phosphor Bronze

Plating:

See “ORDERING INFORMATION”

DRAWING

ORDERING I NF OR MATI O N

All specification & dimensions are subject to change, please call your nearest Foxconn sales representative for update information.

推荐资源

高频晶体振荡器电路图

低频TTL振荡器电路图

采用LT1073构成的欠压告警电路图

宽带运算跨导放大器缓冲器OPA660电路图

不用锁相环稳频的立体声发射电路

采用运算放大器NE542的录放音补偿放大器电路

DSP程序仿真问题: 最近刚开始学习DSP 在研究一个项目程序碰到了几个问题麻烦各位大大给予帮助才学一个星期只知道个大概问的问题如果不太专业请见谅我用的是DSP eZdsp TMS320f28335的板子和CCS V4 core ......; salutwl DSP 与 ARM 处理器

IEEE地址与16位的短地址有啥区别？: 哪个高手能帮我解释一下...; cnsxgh 无线连接

无法加载NK.NB0: 我用的是刷卡的方式加载NK.NB0. 为什么我编译生成的NK.NB0 BOOT引导无法识别和加载串口打印信息如下。 System ready! Preparing for download... Boot Configure is found OEMPredownloa ......; 流氓法拉利嵌入式系统

FPGA最新的研究领域: 各位电子爱好者和专家们，想请问你们，FPGA最新的研究领域是什么？在哪些方面可以做出新的突破？谢谢 ...; ky0611 FPGA/CPLD

LPC11C14 GPIO状态不能改变: 下面是引脚PIO2_11的初始化，原意把该引脚初始为输出低电平，但是一直为高电平...; einslssac NXP MCU

各位大神，请教xilinx和altera单端口RAM仿真问题: 本帖最后由 xujiangyu0619 于 2015-1-15 23:00 编辑 xilinx和altera单端口RAM仿真时发现，xilinx的ram在读出时比altera的要少用一个时钟周期，不知道我的理解对不对？ xilinx的仿真图186020 ......; xujiangyu0619 FPGA/CPLD

小广播

热搜元器件