SH79F6483
带
12
½
ADC
的增强型
8051
微控制器
1.
特性
基于8051指令流水线结构的8½单片机
Flash ROM：64K字节
RAM：内部256字节，外部1280字节，LCD RAM 28字节
类EEPROM：1024字节
工½电压：
f
OSC
= 32.768kHz - 16MHz，V
DD
= 2.0V - 5.5V
振荡器（代码选项）：
-
晶½谐振器：32.768kHz
-
晶½谐振器：2MHz
- 16MHz
-
陶瓷谐振器：2MHz
- 16MHz
-
内部RC振荡器：12MHz（±2%）/128K
30/42/46个CMOS双向I/O管脚
2个可选择的开漏极I/O口（32脚封装无此IO口）
I/O内建上拉电阻
4个16½定时器/计数器：T2，T3，T4和T5
一个12½PWM定时器
一个8½PWM定时器（32脚封装无此功½）
中断源：
-
定时器2，3，4，5
-
外部中断0，1，2，3（32脚无外部中断0，1）
-
外部中断4：8输入
- ADC，EUART，SCM，LPD
- PWM，SPI（32脚封装无SPI功½）
2个增强型EUART（32脚封装只有一个UART0）
SPI接口（主从模式）（32脚封装无SPI功½）
内建蜂鸣器
9通道12½模数½换器（ADC），内建比较功½
LED驱动器：
- 3-8 X 8段（1/3 - 1/8占空比）
LCD驱动器：
- 8 X 24段（1/8占空比，1/4偏½）
- 6 X 26段（1/6占空比，1/4或1/3偏½）
- 5 X 27段（1/5占空比，1/3偏½）
- 4 X 28段（1/4占空比，1/3偏½）
内建½电压复½功½（LVR）（代码选项）
- LVR电压1：4.1V
- LVR电压2：3.7V
- LVR电压1：2.8V
- LVR电压2：2.1V
内建CRC校验模块，校验空间大小可选
支持单线仿真和烧写
CPU机器周期：1个振荡周期
看门狗定时器（WDT）
预热计数器
支持省电运行模式：
-
空闲模式
-
掉电模式
Flash型
封装：TQFP48/LQFP44/LQFP32
2.
概述
SH79F6483是一种高速高效率8051可兼容单片机。
在同样振荡频率下，
较之传统的8051芯片它有着运行更快速的优越特性。
SH79F6483保留了标准8051芯片的大部分特性。这些特性包括内½256字节RAM，UART和外½中断INT0，INT1，INT2和
INT3。此外，SH79F6483还集成了外部1280字节RAM，可兼容8052芯片的16½定时器/计数器（Timer2）。该单片机还包括适
合于程序存储的32K字节Flash块。
SH79F6483不仅集成了如EUART/SPI等标准通讯模块，此外还集成了LCD驱动器，具有内建比较功½的ADC，PWM定时
器等模块。
此外，SH79F6483内建有CRC模块。
为了达到高可靠性和½功耗，SH79F6483内建看门狗定时器，½电压复½功½及系统时钟监控功½。此外SH79F6483还提
供了2种½功耗省电模式。
1
V1.0
SH79F6483
3.
方框图
VDD
Reset circuit
Power
Pipelined 8051 architecture
Watch Dog
64K Bytes
Flash ROM
Port 5
Configuration I/Os
Internal 256 Bytes
External 1280Bytes
(Exclude System
Register)
P5.0~P5.5
Port 4
Configuration I/Os
P4.0~ P4.7
Timer2 (16bit)
Timer3 (16bit)
Timer4 (16bit)
Timer5(16bit)
Port 3
Configuration I/Os
Port 2
Configuration I/Os
P2.0 ~ P2.7
External Interrupt
Port 1
Configuration I/Os
P1.0 ~ P1.7
12-bit PWM
8 bit PWM
Port 0
Configuration I/Os
P0.0 ~ P0.7
EUART0/1
RST
P3.0~ P3.7
SPI
Internal
Oscillator
XTAL1
Oscillator
XTAL2
XTALX1
XTALX2
Buzzer
Jtag ports
(for debug)
Oscillator X
CRC
LCD/LED Driver
SEG1~28
oscillator fail
detector
12-bit ADC
COM1~8
2
SH79F6483
4.
引脚配½
4.1 48引脚TQFP封装
P1.0/SEG1/LED_S1/INT44/TDO/SWE
P3.4/COM5/LED_C5/SGE28/AN4
26
36
35
34
33
32
31
30
29
28
27
25
LED_S7/SEG7/P1.6
LED_S8/SEG8/P1.7
RXD0/SEG9/P2.0
TXD0/SEG10/P2.1
MOSI/RXD1/SEG11/P2.2
MISO/TXD1/SEG12/P2.3
SCK/SEG13/P2.4
FLT/SS/SEG14/P2.5
PWM01C/SEG15/P2.6
PWM0C/SEG16/P2.7
PWM01B/SEG17/P0.0
PWM0B/SEG18/P0.1
37
38
39
40
41
42
43
44
45
46
47
48
1
2
3
4
5
6
7
8
9
10
11
12
P3.5/COM6/LED_C6/SGE27/AN5
P1.3/SEG4/LED_S4/INT47/TCK
P1.2/SEG3/LED_S3/INT46/TDI
P1.1/SEG2/LED_S2/INT45/TMS
P3.0/COM1/LED_C1
P3.1/COM2/LED_C2
P3.2/COM3/LED_C3
P3.3/COM4/LED_C4
P1.5/SEG6/LED_S6
P1.4/SEG5/LED_S5
24
23
22
21
20
P3.6/COM7/LED_C7/SGE26/AN6
P3.7/COM8/LED_C8/SGE25/AN7
P4.0/INT40/AN0
P4.1/INT41/AN1
P4.2/INT42/AN2
P4.3/INT43/AN3
P4.4/AN8/AVREF
P4.5/SEG24/PWM1
P4.6/SEG23
P4.7/SEG22
P5.5/SEG21
P5.4/SEG20
SH79F6483U
19
18
17
16
15
14
13
T2EX/INT0/P0.4
T2/INT1/P0.5
XTALX2/INT2/P0.6
XTALX1/INT3/P0.7
Vss
PWM01A/SEG19/P0.2
PWM0A/T4/P0.3
TQFP48引脚配½图
注意：
引脚½名中，写在最外侧的引脚功½具有最高优先级，最内侧的引脚功½具有最½优先级（参见引脚配½图）。½一个引
脚被高优先级的功½占用时，即½½优先级功½被允许，也不½½为½优先级功½的引脚。只有½½件禁止引脚的高优先级功
½，相应引脚才½被释放½为½优先级端口½用。
3
BUZ/T3/P5.3
XTAL1/P5.0
XTAL2/P5.1
RST/P5.2
VDD
SH79F6483
4.2 44引脚LQFP封装
P1.1/SEG2/LED_S2/INT45/TMS
P1.0/SEG1/LED_S1/INT44/TDO/SWE
P1.3/SEG4/LED_S4/INT47/TCK
P1.2/SEG3/LED_S3/INT46/TDI
P3.0/COM1/LED_C1
P3.1/COM2/LED_C2
25
33
32
31
30
29
28
27
26
24
P3.2/COM3/LED_C3
23
22
21
20
19
18
P3.3/COM4/LED_C4
P1.6/SEG7/LED_S7
P1.5/SEG6/LED_S6
P1.4/SEG5/LED_S5
LED_S8/SEG8/P1.7
RXD0/SEG9/P2.0
TXD0/SEG10/P2.1
MOSI/RXD1/SEG11/P2.2
MISO/TXD1/SEG12/P2.3
SCK/SEG13/P2.4
FLT/SS/SEG14/P2.5
PWM01C/SEG15/P2.6
PWM0C/SEG16/P2.7
PWM01B/SEG17/P0.0
PWM0B/SEG18/P0.1
34
35
36
37
38
39
40
41
42
43
44
1
2
3
4
5
6
7
8
9
10
11
P3.4/COM5/LED_C5/SEG28/AN4
P3.5/COM6/LED_C6/SGE27/AN5
P3.6/COM7/LED_C7/SGE26/AN6
P3.7/COM8/LED_C8/SGE25/AN7
P4.0/INT40/AN0
P4.1/INT41/AN1
P4.2/INT42/AN2
P4.3/INT43/AN3
P4.4/AN8/AVREF
P4.5/SEG24/PWM1
VDD
SH79F6483P
17
16
15
14
13
12
XTALX1/INT3/P0.7
T2/INT1/P0.5
XTALX2/INT2/P0.6
PWM0A/T4/P0.3
XTAL1/P5.0
XTAL2/P5.1
PWM01A/SEG19/P0.2
T2EX/INT0/P0.4
RST/P5.2
Vss
LQFP44引脚配½图
注意：
引脚½名中，写在最外侧的引脚功½具有最高优先级，最内侧的引脚功½具有最½优先级（参见引脚配½图）。½一个引
脚被高优先级的功½占用时，即½½优先级功½被允许，也不½½为½优先级功½的引脚。只有½½件禁止引脚的高优先级功
½，相应引脚才½被释放½为½优先级端口½用
。
4
BUZ/T3/P5.3
SH79F6483
4.3 32引脚LQFP封装
P1.0/SEG1/LED_S1/INT44/TDO/SWE
P3.4/COM5/LED_C5/SGE28/AN4
17
16
15
14
P1.1/SEG2/LED_S2/INT45/TMS
P1.2/SEG3/LED_S3/INT46/TDI
P3.2/COM3/LED_C3
19
24
23
22
21
P3.0/COM1/LED_C1
20
P3.1/COM2/LED_C2
18
TCK/INT47/LED_S4/SEG4/P1.3
LED_S5/SEG5/P1.4
RXD0/SEG9/P2.0
TXD0/SEG10/P2.1
FLT/SEG14/P2.5
PWM01C/SEG15/P2.6
PWM01A/SEG19/P0.2
PWM0A/T4/P0.3
P3.3/COM4/LED_C4
25
26
27
28
29
30
31
32
P3.5/COM6/LED_C6/SGE27/AN5
P3.6/COM7/LED_C7/SGE26/AN6
P3.7/COM8/LED_C8/SGE25/AN7
SH79F6483P
13
12
P4.0/INT40/AN0
P4.1/INT41/AN1
P4.2/INT42/AN2
P4.3/INT43/AN3
P4.4/AN8/AVREF
11
10
9
1
2
3
4
5
6
7
8
XTALX1/INT3/P0.7
XTALX2/INT2/P0.6
XTAL1/P5.0
XTAL2/P5.1
RST/P5.2
BUZ/T3/P5.3
VSS
LQFP32引脚配½图
注意：
引脚½名中，写在最外侧的引脚功½具有最高优先级，最内侧的引脚功½具有最½优先级（参见引脚配½图）。½一个引
脚被高优先级的功½占用时，即½½优先级功½被允许，也不½½为½优先级功½的引脚。只有½½件禁止引脚的高优先级功
½，相应引脚才½被释放½为½优先级端口½用。
5
VDD
微控制器 MCU
京公网安备 11010802033920号
Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved
电子工程世界
