电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索

ME6239A33M3G

产品描述输出类型:固定 最大输入电压:30V 输出电流:250mA 输出电压(最小值/固定值):1.5V 输入电压高达30V,输出电流250mA,抑制上电时输出电压过冲,超低静态电流功耗,低温系数,精度1%
产品类别电源/电源管理    低压差线性稳压(LDO)   
文件大小421KB,共8页
制造商南京微盟(MICRONE)
官网地址http://www.microne.com.cn
南京微盟电子有限公司创建于1999年,是一家从事专用模拟集成电路芯片产品的研制、开发和销售的高新技术企业。产品应用于信息家电、无线通信、数字通讯和网络技术等领域。 公司主要经营电源管理产品的开发和销售、主要产品包括LDO系列,DC/DC系列、LED DRIVER、AC/DC系列、锂电管理、电压检测系列、CHARGE PUMP、MOSFET系列等。为电子设备中的主芯片及相关器件提供优质稳定的电源解决方案。
下载文档 详细参数 全文预览

ME6239A33M3G概述

输出类型:固定 最大输入电压:30V 输出电流:250mA 输出电压(最小值/固定值):1.5V 输入电压高达30V,输出电流250mA,抑制上电时输出电压过冲,超低静态电流功耗,低温系数,精度1%

ME6239A33M3G规格参数

参数名称属性值
输出类型固定
最大输入电压30V
输出电流250mA
输出配置
稳压器数1
输出电压(最小值/固定值)3.3V
压降(最大值)380mV @ 100mA
工作温度-40℃ ~ 150℃

ME6239A33M3G文档预览

下载PDF文档
ME6239
250mA
带½½、1.5uA ½功耗、抑制输出过冲、30V 高耐压线性稳压器
概述
ME6239
是一款采用
CMOS
工艺制½的½压差、
½功耗线性稳压器,内½基准电路、误差放大器以及
反馈电阻½络。ME6239 输入电压最高达到
30V,输
出电流最大
250mA。内部反馈电压可以设½固定输出
电压,电压范围从
1.5V
12V。
特点
高输入电压:高达30V
抑制上电时的输出电压过冲
输超½静态电流:1.5uA (Typ)
输出电压范围:1.5~12V
输出电压精度:±
1%
输出电流:IOUT
= 250mA
VIN =6.5V & VOUT =5.0V)
短路电流:42mA
½温度系数
采用½ESR的陶瓷电容输出稳定
应用场合
电池供电设备
音频视频设备
通信设备
封装½式
3-pin SOT23-3、SOT89-3、TO92
典型应用图
VIN
ME6239
CIN
10uF
GND
Vout
Cout
10uF
特别注意:½输入电压超过
15V
时,由于½用陶瓷输入电容上电尖峰严重,
必须采用电解电容或者½电容½为输入电容。
V01
www.microne.com.cn
Page 1 of 8
开关电源变换器工作模式--COT固定开通时间模式
本帖最后由 月亦雪 于 2016-10-20 11:49 编辑 前言前面讲述了电压模式、电流模式的工作原理,事实上,从控制策略而言,以BUCK电路为例,可以用下面的公式来说明:Vo = D* Vin =Ton*Vin/Ts == ......
月亦雪 综合技术交流
科研项目
刚接触单片机和EDA,而院上却要求搞个关于它们的科研项目,所以非常迷茫,不知道做什么.希望大家不啬赐教,提供一些项目,最好实用性强些,符合"科研"(新)这个要求. 在线等待......
baiyun555 机器人开发
GPS智能天线模块在系统集成中的选择和性能考量
近年来,GPS已从一种集成产品发展成综合系统解决方案的一部分。这种转变的动因是GPS的小型化进程和对降低成本的追求。高度集成的信号混合芯片完成RF前端功能,整个系统由包括GPS硬件、强大的处 ......
frozenviolet 汽车电子
会的人帮忙看一下,C++ []重载出错
/* * 对象定义(主体部分) * ArgumentsCache.h */ class ArgumentsCache { public: using ArgCacheKey = std::tuple<int, QString, RunningArgumentType>; ArgumentsCa ......
freebsder 嵌入式系统
XXX_init函数加载不成功?
dll入口函数BOOL WINAPI DllEntryPoint(HANDLE hinstDLL, DWORD dwReason, LPVOID lpvReserved) { switch (dwReason) { case DLL_PROCESS_ATTACH: RETAILMSG(1,(TEXT(" ......
zxfen12 嵌入式系统
跪求把verilog代码转变成VHDL
module switch(Din,rd_n,CS_n,databus); input Din; input rd_n; input CS_n; output databus; reg r_databus;always @(negedge rd_n,negedge CS_n) begin case({rd_n,CS_n}) 2'b00:r_datab ......
xiaotian_189 FPGA/CPLD
小广播

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved