www.wkmic.com
WK2142
I2C总线接口
½工½电压
2通道 256级FIFO的高速UART
WK2142
I2C接口 2通道通用异步收发器
1.产品概述
无铅封装
WK2142是I2C接口的2通道UART器件,
WK2142实现I2C桥接/扩展2个增强功½串口
(UART)
的功½。
扩展的子通道的UART具备如下功½特点:
每个子通道UART的波特率、字长、校验格式可以独立设½,最高可以提供1.5Mbps的通信速率。
每个子通道可以独立设½工½在IrDA红外通信。
每个子通道具备收/发独立的256
BYTE FIFO,FIFO的中断可按用户需求进行编程触发点。
WK2142采用SSOP16绿色环保的无铅封装,可以工½在2.5½5.0V的½工½电压范围,具备可配½
自动休眠/唤醒功½。
2.基本特性
2.1
总½特性
½功耗设计,可以配½自动休眠,自动唤醒模式(uS 级唤醒)
超大硬件收发缓存,支持256级FIFO
½工½电压设计,工½电压为2.5V½5V
精简的配½寄存器和控制字,操½简单可靠
提供工业级
高速CMOS工艺,子串口速率最高可达2Mbps@5V、1.5Mbps@3.3V、1Mbps@2.5V
采用符合绿色环保政策的SSOP16无铅封装
2.2
扩展子通道UART特性
子通道串口独立配½,高速、灵活:
每个子串口为全双工,每个子串口可以通过½件开启/关闭
波特率可以独立设½,子串口最高可以达到2M
bit/s
每个子串口字符格式包括数据长度、停止½数、奇偶校验模式可以独立设½
完善的子串口状态查询功½
可以实现对单个子串口½件复½
FIFO功½:
每个子串口具备独立的256级发送FIFO,发送FIFO触发点可按用户需求进行编程
每个子串口具备独立的256接收FIFO,接收FIFO触发点可按用户需求进行编程
½件FIFO½½和清空
FIFO状态和计数器输出
错误检测:
支持奇偶校验错,数据帧错误、溢出错误及Line-Break错误检测
支持起始½错误检测
中断特点:
具备子串口接收FIFO超时中断
支持Line-Break错误中断
内½符合SIR标准的IrDA红外收发编解码器,传输速度可达115.2K
bit/s
为开微电子
2014年
发布 版权所有
wkmic
11/2014
WK2142数据手册
Ver1.01
1 of 21
www.wkmic.com
WK2142
I2C总线接口
½工½电压
2通道 256级FIFO的高速UART
6.封装引脚
6.1封装图
GND
IA1
SCL
IA0
SDA
/RST
VCC
/IRQ
6.2
引脚描述
表6.2
WK2142
引脚描述
名称
GND
IA1
SCL
IA0
SDA
RX1
RX2
TX1
TX2
RST
VCC
IRQ
OSCI
OSCO
管脚
1,11
2
3
4
5
13
10
12
9
6
7,14
8
15
16
类型
-
I
I
I
I/O
I
O
I
-
O
I
O
1
2
3
4
5
6
7
8
16
15
14
13
OSC0
OSCI
VCC
RX1
TX1
GND
RX2
TX2
WK2142
12
11
10
9
描述
地
½主接口为I2C时,为IA1(IIC的高地址)功½引脚
½主接口为I2C时,为SCL(I2C 时钟输入)功½引脚;
½主接口为I2C时,为IA0(IIC的½地址)功½引脚;
½主接口为I2C时,为SDA功½引脚;
子通道串口串行数据输入。
RX
将所连数据UART的串行数据输入WK2142的相应管脚。
子通道串口串行数据输出。
TX
将串行数据输出到与其连接的器件引脚。
硬件复½引脚,½电平复½有效
电源
2.5V½5.0V工½电压
中断输出信号,½电平有效。建议外接上拉电阻,典型取值5.1K
晶振输入。注意:需要和晶振并联1M的电阻。
晶振输出。
7.寄存器描述
7.1
寄存器列表
WK2142的寄存器按地址编号为6½地址编号,地址000000½111111,分为全局寄存器和子串口寄
存器。
为开微电子
2014年
发布 版权所有
wkmic
11/2014
WK2142数据手册
Ver1.01
3 of 21
www.wkmic.com
全局寄存器4个,全局寄存器的地址具½排列见表7.1:
WK2142
I2C总线接口
½工½电压
2通道 256级FIFO的高速UART
表7.1 全局寄存器列表
寄存器地址[5:0]
000000
000001
010000
010001
寄存器名称
GENA
GRST
GIER
GIFR
类型
R/W
R/W
R/W
R
寄存器功½描述
全局控制寄存器
全局子串口复½寄存器
全局中断寄存器
全局中断标志寄存器
子串口寄存器18个,其排列为C1C0
REG[3:0] ,高两½为子串口通道号,½4½为寄存器地址,按½
4½的寄存器地址具½排列见表7.2:
表7.2 子串口控制寄存器
寄存器地址[3:0]
(C1,C0) 0011
(C1,C0) 0100
(C1,C0) 0101
(C1,C0) 0110
(C1,C0) 0111
(C1,C0) 1000
(C1,C0) 1001
(C1,C0) 1010
(C1,C0) 1011
(C1,C0) 1100
(C1,C0) 1101
(C1,C0) 0100
(C1,C0) 0101
(C1,C0) 0110
(C1,C0) 0111
(C1,C0) 1000
寄存器名称
SPAGE
SCR
LCR
FCR
SIER
SIFR
TFCNT
RFCNT
FSR
LSR
FDAT
BAUD1
BAUD0
PRES
RFTL
TFTL
类型
R/W
R/W
R/W
R/W
R/W
R/W
R
R
R
R
R/W
R/W
R/W
R/W
R/W
R/W
寄存器功½描述
子串口页控制寄存器
子串口½½寄存器
子串口配½寄存器
子串口
FIFO
控制寄存器
子串口中断½½寄存器
子串口中断标志寄存器
子串口发送
FIFO
计数寄存器
子串口接收
FIFO
计数寄存器
子串口
FIFO
状态寄存器
子串口接收状态寄存器
子串口
FIFO
数据寄存器
子串口波特率配½寄存器高字节
子串口波特率配½寄存器½字节
子串口波特率配½寄存器小数部分
SPAGE0
SPAGE0
SPAGE0
SPAGE0
SPAGE0
SPAGE0
SPAGE0
SPAGE0
SPAGE0
SPAGE0
SPAGE1
SPAGE1
SPAGE1
子串口接收
FIFO
中断触发点配½寄
SPAGE1
存器
子串口发送
FIFO
中断触发点配½寄
SPAGE1
存器
C1,C0:子通道号,00
对应子串口
1;01
分别对应子串口
2
7.2
寄存器描述
7.2.1 GENA
全局控制寄存器:
(000000)
½
Bit7
Bit6
Bit5
Bit4
Bit3
Bit2
Bit1
复½值
1
0
1
1
0
0
0
功½描述
RSV(保留½)
RSV(保留½)
RSV(保留½)
RSV(保留½)
RSV(保留½)
RSV(保留½)
UT2EN
子串口
2
时钟½½½(关断子串口时钟,可实现更½功耗)
类型
R
R
R
R
W/R
W/R
W/R
为开微电子
2014年
发布 版权所有
wkmic
11/2014
WK2142数据手册
Ver1.01
4 of 21