24 bit
模数½换器
一、概述
TM7707/8
TM7707/8
是应用于½频测量的
2/3
通道的模拟前端。该器件可以接受直接
来自传感器的½电平的输入信号，然后产生串行的数字输出。利用
Σ-Δ
½换技
术实现了
24
½无丢失代码性½。选定的输入信号被送到一个基于模拟调制器的
增益可编程专用前端。片内数字滤波器处理调制器的输出信号。通过片内控制寄
存器可调节滤波器的截止点和输出更新速率，
从而对数字滤波器的第一个陷波进
行编程。
TM7707/8
只需
2.7~3.3V
或
4.75~5.25V
单电源。
TM7707
是双通道全差分
模拟输入，而
TM7708
是
3
通道伪差分模拟输入，二者½有一个差分基准输入。
½电源电压为
5V、基准电压为 2.5V
时，这二种器件½可将输入信号范围从
0~+20mV
到
0~+2.5V
的信号进行处理。还可处理±20mV~±
2.5V
的双极性输入
信号，对于
TM7707
是以
AIN（-）输入端为参考点，而 TM7708
是
COMMON
输入端。½电源电压为
3V、基准电压为 1.225V
时，可处理
0~+10mV
到
0~+1.225V
的单极性输入信号，它的双极性输入信号范围是±10mV 到±1.225V。
因此，TM7707/8 可以实现
2/3
通道系统所有信号的调理和½换。
TM7707/7708
是用于智½系统、
微控制器系统和基于
DSP
系统的理想产品。
其串行接口可配½为三线接口。
增益值、信号极性以及更新速率的选择可用串行
输入口由½件来配½。该器件还包括自校准和系统校准选项，以消除器件本身或
系统的增益和偏移误差。
CMOS
结构确保器件具有极½功耗，掉电模式减少等待时的功耗至
20μW
（典型值）
。TM7707/8 采用
16
脚
SOPL
封装。
二、特点
TM7707：2
个全差分输入通道的
ADC
TM7708：3
个伪差分输入通道的
ADC
24
½无丢失代码
0.003%非线性
可编程增益前端
增益：1½128
三线串行接口
有对模拟输入缓冲的½力
2.7½3.3V
或
4.75½5.25V
工½电压
3V
电压时，最大功耗为
1mW
等待电流的最大值为
8μA
16
脚
SOP16L
封装
©Titan
Micro Electronics
V1.1
www.titanmec.com
-1-
24 bit
模数½换器
三、功½方框图
TM7707/8
四、引脚排列与功½
TM7707
和
TM7708
的引脚排列
©Titan
Micro Electronics
V1.1
www.titanmec.com
-2-
24 bit
模数½换器
五、引脚功½
编号
名
称
功
½
TM7707/8
1
SCLK
串行时钟，½密特逻辑输入。将一个外部的串行时钟加于这一
输入端口，
以访问
TM7707/TM7708
的串行数据。
该串行时钟
可以是连续时钟以连续的脉冲串传送所有数据 。反之 ，它也
可以是非连续时钟 ，将信息以小批型数据发送给
TM7707/TM7708
为½换器提供主时钟信号。
½以晶½/谐振器或外部时钟的½式
提供。晶½/谐振器可以接在
MCLK IN
和
MCLK OUT
二引
脚之间。此外，MCLK
IN
也可用
CMOS
兼容的时钟驱动，
而
MCLK OUT
不连接。时钟频率的范围为
500kHz~5MHz
½主时钟为晶½/谐振器时，晶½/谐振器被接在
MCLK IN
和
MCLK OUT
之间。
如果在
MCLK IN
引脚处接上一个外部时钟，
MCLK OUT
将提供一个反相时钟信号。
这个时钟可以用来为外
部电路提供时钟源，且可以驱动一个
CMOS
负½½。如果用户
不需要，MCLK
OUT
可以通过时钟寄存器中的
CLK DIS
½关
掉。这样，器件不会在
MCLK OUT
脚上驱动电容负½½而消耗
不必要的功率
片选，½电平有效的逻辑输入，选择
TM7707/TM7708。将该
引脚接为½电平，TM7707/8 ½以三线接口模式运行 （以
SCLK、
DIN
和
DOUT
与器件接口） 在串行总线上带有多个器
。
件 的 系 统 中 ， 可 由
CS
对 这 些 器 件 ½ 出 选 择 ， 或 在 与
TM7707/TM7708
通信时，CS 可用½帧同步信号
复½输入。½电平有效的输入，
将器件的控制逻辑、
接口逻辑、
校准系数、数字滤波器和模拟调制器复½至上电状态
对于
TM7707，
差分模拟输入通道
2
的正输入端。
对于
TM7708，
模拟输入通道
1
的输入端
对于
TM7707，
差分模拟输入通道
1
的正输入端。
对于
TM7708，
模拟输入通道
2
的输入端
对于
TM7707，
差分模拟输入通道
1
的负输入端；
对于
TM7708，
COMMON
输入端，模拟通道
1、2、3
的输入以此输入端为基
准
基准输入端。TM7707/TM7708 差分基准输入的正输入端。基
准输入是差分的，
并规定
REF IN
（+）
必须大于
REF IN
（-）
。
REF IN
（+）可以取
V
DD
和
GND
之间的任½值
基准输入端。
TM7707/TM7708
差分基准输入的负输入端。
REF
IN
）
（- 可以取
V
DD
和
GND
之间的任½值，
且满足
REF IN
（+ ）
大于
REF IN
（- ）
对于
TM7707，
差分模拟输入通道
2
的负输入端。
对于
TM7708，
模拟输入通道
3
输入端
逻辑输出。这个输出端上的逻辑½电平表示可从
TM7707
和
V1.1
www.titanmec.com
-3-
2
MCLK IN
3
MCLK OUT
4
CS
5
6
7
RESET
AIN2(+)[AIN1]
AIN1(+)[AIN2]
8
AIN1(-)[COMMON]
9
REF IN（+）
10
REF IN（-）
11
12
AIN2（-）[AIN3]
©Titan
Micro Electronics
24 bit
模数½换器
TM7707/8
DRDY
TM7708
的数据寄存器获取新的输出字。完成对一个完全的输
出字的读操½后，DRDY 引脚立即回到高电平。如果在两次输
出更新之间，不发生数据读出，
DRDY
将在下一次输出更新前
500
×t
CLKIN
时间返回高电平。½
DRDY
处于高电平时，不½
进行读操½，以免数据寄存器中的数据正在被更新时进行读操
½。½数据被更新后，DRDY 又将返回½电平。DRDY 也用
来指示½时
TM7707/ TM7708
已经完成片内的校准序列
串行数据输出端。从片内的输出移½寄存器读出的串行数据由
此端输出。根据通讯寄存器中的寄存器选择½，移½寄存器可
容纳来自通讯寄存器、时钟寄存器或数据寄存器的信息
串行数据输入端。向片内的输入移½寄存器写入的串行数据由
此输入。根据通讯寄存器中的寄存器选择½，输入移½寄存器
中的数据被传送到设½寄存器、时钟寄存器或通讯寄存器
电源电压，+2.7V~+5.25V
内部电路的地电½基准点
13
DOUT
14
15
16
DIN
V
DD
GND
六、极限参数
（TA
= +25℃，除非另有说明）
V
DD
对
GND
-0.3V
½+7V
模拟输入电压对
GND
-0.3V
½V
DD
+0.3V
基准输入电压对
GND
-0.3V
½V
DD
+0.3V
数字输入电压对
GND
-0.3V
½V
DD
+0.3V
数字输出电压对
GND
-0.3V
½V
DD
+0.3V
工½温度范围 （商业级，B ）
-40℃½+85℃
储存温度范围
-65℃½+150℃
结温
+150℃
功耗 （塑料
DIP
封装）
450mW
θ
JA
热阻
105℃/W
引脚温度 （焊接 ，10 秒）
+260℃
功耗（塑料
SOIC
封装）
450mW
θ
JA
热阻
75℃/W
引脚温度 （焊接 ）
½相 （60 秒）
+215℃
红外线 （15 秒）
+220℃
功耗 （SSOP 封装）
450mW
θ
JA
热阻
139℃/W
引脚温度（焊接）
½相（60 秒）
+215℃
红外线（15 秒）
+220℃
抗
ESD
>4000V
注：
强度超出所列的极限参数可½导致器件的永久性损坏。
这些仅仅是极限参数，
并不意味着在极限条件下或在任½其它超出推荐工½条件所示参数的情况下器
件½有效地工½。延长在极限参数条件下的工½时间会½响器件的可靠性。
©Titan
Micro Electronics
V1.1
www.titanmec.com
-4-
24 bit
模数½换器
七、电特性
TM7707/8
（V
DD
=+3V
或+5V，REF
IN（+）=+1.225V；REF IN（－）=GND，MCLK IN
=2.4576MHz，T
A
=T
MIN
½T
MAX
，除非另有说明）
。
Parameter
No Missing Codes
Output Noise
Integral Nonlinearity
2
Unipolar Offset Error
Unipolar Offset Drift
4
Bipolar Zero Error
Bipolar Zero Drift
4
Positive
Error
5
Gain Error
7
Gain Drift
4.8
Full-Scale
B Version
1
16
See Tables I and
III
±
0.003
See Note3
0.5
See Note 3
0.5
0.1
See Note3
0.5
See Note3
0.5
Units
Bits min
Conditions/Comments
Guaranteed by Design. Filter
Notch < 60 Hz
Dependson Filter Cutoffs and
Selected Gain
STATIC PERFORMANCE
%of FSR
max
μV/℃ typ
μV/℃ typ
μV/℃ typ
Filter Notch < 60 Hz. Typically
0.0003%
For Gains1,2and4
For Gains8,16,32,64and128
Full-Scale Drift
4.6
μV/℃ typ
ppm of
FSR/
℃
typ
%of
FSR/℃
typ
μV/℃typ
μV/℃ typ
Typically±
0.001%
Bipolar Negative Full
-Scale Error
2
Bipolar Negative Full
-Scale Drift
4
±
0.003
1
0.6
For Gains of 1 to 4
For Gains of 8 to 128
Specifications for AIN and
REF IN UnlessNoted
ANALOG INPUTS/REFERENCE INPUTS
Input Common-Mode Rejection(CMR)
2
V
DD
=5V
Gain=1
Gain=2
Gain=4
Gain=8
V
DD
=3V
Gain=1
Gain=2
Gain=4
©Titan
Micro Electronics
96
105
110
128
130
105
110
120
V1.1
dB typ
dB typ
dB typ
dB typ
dB typ
dB typ
dB typ
www.titanmec.com
-5-
单片机
京公网安备 11010802033920号
Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved
电子工程世界
