电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索
 PDF数据手册

TMP87CC40N

产品描述CMOS 8-Bit Microcontroller
产品类别嵌入式处理器和控制器    微控制器和处理器   
文件大小617KB,共11页
制造商Toshiba(东芝)
官网地址http://toshiba-semicon-storage.com/
下载文档 详细参数 选型对比 全文预览

TMP87CC40N概述

CMOS 8-Bit Microcontroller

TMP87CC40N规格参数

参数名称属性值
是否Rohs认证不符合
厂商名称Toshiba(东芝)
零件包装代码DIP
包装说明SDIP, SDIP64,.75
针数64
Reach Compliance Codeunknow
具有ADCYES
其他特性OPERATES AT 2.7 V MINIMUM SUPPLY AT 4.2 MHZ
地址总线宽度
位大小8
CPU系列TLCS-870
最大时钟频率8 MHz
DAC 通道NO
DMA 通道NO
外部数据总线宽度
JESD-30 代码R-PDIP-T64
JESD-609代码e0
长度57.5 mm
I/O 线路数量56
端子数量64
最高工作温度70 °C
最低工作温度-30 °C
PWM 通道YES
封装主体材料PLASTIC/EPOXY
封装代码SDIP
封装等效代码SDIP64,.75
封装形状RECTANGULAR
封装形式IN-LINE, SHRINK PITCH
峰值回流温度(摄氏度)NOT SPECIFIED
电源5 V
认证状态Not Qualified
RAM(字节)512
ROM(单词)12288
ROM可编程性MROM
座面最大高度5 mm
速度8 MHz
最大压摆率14 mA
最大供电电压6 V
最小供电电压4.5 V
标称供电电压5 V
表面贴装NO
技术CMOS
温度等级OTHER
端子面层Tin/Lead (Sn/Pb)
端子形式THROUGH-HOLE
端子节距1.778 mm
端子位置DUAL
处于峰值回流温度下的最长时间NOT SPECIFIED
宽度19.05 mm
uPs/uCs/外围集成电路类型MICROCONTROLLER

TMP87CC40N相似产品对比

TMP87CC40N TMP87C840F TMP87C840N TMP87CC40F TMP87CM40AN TMP87CM40AF TMP87CK40AN TMP87CH40N TMP87CH40F
描述 CMOS 8-Bit Microcontroller CMOS 8-Bit Microcontroller CMOS 8-Bit Microcontroller CMOS 8-Bit Microcontroller CMOS 8-Bit Microcontroller CMOS 8-Bit Microcontroller CMOS 8-Bit Microcontroller CMOS 8-Bit Microcontroller CMOS 8-Bit Microcontroller
是否Rohs认证 不符合 不符合 不符合 不符合 不符合 不符合 不符合 不符合 不符合
零件包装代码 DIP QFP DIP QFP DIP QFP DIP DIP QFP
包装说明 SDIP, SDIP64,.75 QFP, QFP64,.7X.95,40 SDIP, SDIP64,.75 QFP, QFP64,.7X.95,40 SDIP, SDIP64,.75 QFP, QFP64,.7X.95,40 SDIP, SDIP64,.75 SDIP, SDIP64,.75 QFP, QFP64,.7X.95,40
针数 64 64 64 64 64 64 64 64 64
Reach Compliance Code unknow unknow unknow unknow unknow unknow unknow unknow unknow
具有ADC YES YES YES YES YES YES YES YES YES
其他特性 OPERATES AT 2.7 V MINIMUM SUPPLY AT 4.2 MHZ OPERATES AT 2.7 V MINIMUM SUPPLY AT 4.2 MHZ OPERATES AT 2.7 V MINIMUM SUPPLY AT 4.2 MHZ OPERATES AT 2.7 V MINIMUM SUPPLY AT 4.2 MHZ OPERATES AT 2.7 V MINIMUM SUPPLY AT 4.2 MHZ OPERATES AT 2.7 V MINIMUM SUPPLY AT 4.2 MHZ OPERATES AT 2.7 V MINIMUM SUPPLY AT 4.2 MHZ OPERATES AT 2.7 V MINIMUM SUPPLY AT 4.2 MHZ OPERATES AT 2.7 V MINIMUM SUPPLY AT 4.2 MHZ
位大小 8 8 8 8 8 8 8 8 8
CPU系列 TLCS-870 TLCS-870 TLCS-870 TLCS-870 TLCS-870 TLCS-870 TLCS-870 TLCS-870 TLCS-870
最大时钟频率 8 MHz 8 MHz 8 MHz 8 MHz 8 MHz 8 MHz 8 MHz 8 MHz 8 MHz
DAC 通道 NO NO NO NO NO NO NO NO NO
DMA 通道 NO NO NO NO NO NO NO NO NO
JESD-30 代码 R-PDIP-T64 R-PQFP-G64 R-PDIP-T64 R-PQFP-G64 R-PDIP-T64 R-PQFP-G64 R-PDIP-T64 R-PDIP-T64 R-PQFP-G64
JESD-609代码 e0 e0 e0 e0 e0 e0 e0 e0 e0
长度 57.5 mm 20 mm 57.5 mm 20 mm 57.5 mm 20 mm 57.5 mm 57.5 mm 20 mm
I/O 线路数量 56 56 56 56 56 56 56 56 56
端子数量 64 64 64 64 64 64 64 64 64
最高工作温度 70 °C 70 °C 70 °C 70 °C 70 °C 70 °C 70 °C 70 °C 70 °C
最低工作温度 -30 °C -30 °C -30 °C -30 °C -30 °C -30 °C -30 °C -30 °C -30 °C
PWM 通道 YES YES YES YES YES YES YES YES YES
封装主体材料 PLASTIC/EPOXY PLASTIC/EPOXY PLASTIC/EPOXY PLASTIC/EPOXY PLASTIC/EPOXY PLASTIC/EPOXY PLASTIC/EPOXY PLASTIC/EPOXY PLASTIC/EPOXY
封装代码 SDIP QFP SDIP QFP SDIP QFP SDIP SDIP QFP
封装等效代码 SDIP64,.75 QFP64,.7X.95,40 SDIP64,.75 QFP64,.7X.95,40 SDIP64,.75 QFP64,.7X.95,40 SDIP64,.75 SDIP64,.75 QFP64,.7X.95,40
封装形状 RECTANGULAR RECTANGULAR RECTANGULAR RECTANGULAR RECTANGULAR RECTANGULAR RECTANGULAR RECTANGULAR RECTANGULAR
封装形式 IN-LINE, SHRINK PITCH FLATPACK IN-LINE, SHRINK PITCH FLATPACK IN-LINE, SHRINK PITCH FLATPACK IN-LINE, SHRINK PITCH IN-LINE, SHRINK PITCH FLATPACK
峰值回流温度(摄氏度) NOT SPECIFIED NOT SPECIFIED NOT SPECIFIED NOT SPECIFIED NOT SPECIFIED NOT SPECIFIED NOT SPECIFIED NOT SPECIFIED NOT SPECIFIED
电源 5 V 5 V 5 V 5 V 5 V 5 V 5 V 5 V 5 V
认证状态 Not Qualified Not Qualified Not Qualified Not Qualified Not Qualified Not Qualified Not Qualified Not Qualified Not Qualified
RAM(字节) 512 256 256 512 1024 1024 1024 512 512
ROM(单词) 12288 8196 8196 12288 32768 32768 24576 16384 16384
ROM可编程性 MROM MROM MROM MROM MROM MROM MROM MROM MROM
座面最大高度 5 mm 3.05 mm 5 mm 3.05 mm 5 mm 3.05 mm 5 mm 5 mm 3.05 mm
速度 8 MHz 8 MHz 8 MHz 8 MHz 8 MHz 8 MHz 8 MHz 8 MHz 8 MHz
最大压摆率 14 mA 14 mA 14 mA 14 mA 16 mA 16 mA 16 mA 14 mA 14 mA
最大供电电压 6 V 6 V 6 V 6 V 5.5 V 5.5 V 5.5 V 6 V 6 V
最小供电电压 4.5 V 4.5 V 4.5 V 4.5 V 4.5 V 4.5 V 4.5 V 4.5 V 4.5 V
标称供电电压 5 V 5 V 5 V 5 V 5 V 5 V 5 V 5 V 5 V
表面贴装 NO YES NO YES NO YES NO NO YES
技术 CMOS CMOS CMOS CMOS CMOS CMOS CMOS CMOS CMOS
温度等级 OTHER OTHER OTHER OTHER OTHER OTHER OTHER OTHER OTHER
端子面层 Tin/Lead (Sn/Pb) Tin/Lead (Sn/Pb) Tin/Lead (Sn/Pb) Tin/Lead (Sn/Pb) Tin/Lead (Sn/Pb) Tin/Lead (Sn/Pb) Tin/Lead (Sn/Pb) Tin/Lead (Sn/Pb) Tin/Lead (Sn/Pb)
端子形式 THROUGH-HOLE GULL WING THROUGH-HOLE GULL WING THROUGH-HOLE GULL WING THROUGH-HOLE THROUGH-HOLE GULL WING
端子节距 1.778 mm 1 mm 1.778 mm 1 mm 1.778 mm 1 mm 1.778 mm 1.778 mm 1 mm
端子位置 DUAL QUAD DUAL QUAD DUAL QUAD DUAL DUAL QUAD
处于峰值回流温度下的最长时间 NOT SPECIFIED NOT SPECIFIED NOT SPECIFIED NOT SPECIFIED NOT SPECIFIED NOT SPECIFIED NOT SPECIFIED NOT SPECIFIED NOT SPECIFIED
宽度 19.05 mm 14 mm 19.05 mm 14 mm 19.05 mm 14 mm 19.05 mm 19.05 mm 14 mm
uPs/uCs/外围集成电路类型 MICROCONTROLLER MICROCONTROLLER MICROCONTROLLER MICROCONTROLLER MICROCONTROLLER MICROCONTROLLER MICROCONTROLLER MICROCONTROLLER MICROCONTROLLER
厂商名称 Toshiba(东芝) - Toshiba(东芝) Toshiba(东芝) Toshiba(东芝) Toshiba(东芝) - Toshiba(东芝) Toshiba(东芝)
如何调整核心内存的大小
向大家请教个问题:默认情况下,4G的内存,核心内存和用户态内存分别是2G,现在我写了一个驱动,需要更多的核心内存,因此想把核心内存调整的大些,应该如何做到呢?另外,我还有个机器是8G内存,跑wxp64位系统,也想调整核心内存更大,应该如何做?...
forhelp 嵌入式系统
请教:如何控制2.4G射频识别角度??
在做2.4G射频识别时,发现有源射频识别系统的角度很难控制,尤其当标签距离识别设备小于10米时,角度基本上都是360。在网上看到有些高人说,射频角度可以控制在15°...有谁有这方面的经验没有?如何有效控制有源射频的识别角度。我的想法是这样的:因为有源标签是电池供电,所以大部分都采用标签主动激活发送,阅读器则被动接收;标签的信号是有覆盖范围的,所以不管阅读器天线的角度如何,只要标签的信号能达到阅读...
lance0220 嵌入式系统
使用 ustruct 进行字节数值重组,潘多拉开发板陀螺仪
[i=s] 本帖最后由 zy459994202 于 2019-8-22 16:02 编辑 [/i]最近在用 RT-Thread MicroPython 操作潘多拉开发板读取 icm20608 传感器中的加速度和角速度,可算是费了一番功夫。我想要将从寄存器中读取来的字节数据拼接成十六位的整形,然后打印出来。但是想要把每次读取出来的无符号单字节数据拼成十六位的整形遇到了困难。最开始的思路是使用位运算,...
zy459994202 MicroPython开源版块
手机开发USB口问题
将手机和PC机用USB相连:当先将未开机的手机用USB线连到PC上,再打开手机时,从PC上向手机发送AT指令,手机能向PC返回OK;可是当先将手机开机,再将手机用USB线连接到PC机时,从PC上向手机发送AT指令,手机却不能向PC返回任何东西。不知以上是什么原因?以上问题请教一下大家,谢谢了!...
Andy22 嵌入式系统
逻辑综合器的故事
FPGA设计流程中,逻辑综合的过程非常重要。 由于HDL代码的多样性,逻辑综合的质量对最终设计性能的影响非常大。在.18微米到.15微米的时代,FPGA的性能很大程度上取决于门延迟。根据我的经验,微米时代,FPGA内部延迟一般70%是逻辑门的延迟,而30%是线延迟。 也就是说,最高设计频率FMax取决于关键路径中寄存器间的逻辑层数。 而逻辑层数一方面取决于设计师在设计中对设计流水线的把握,另一方面...
HDLWorld FPGA/CPLD
到底掌握多少单片机才算懂?
单片机种类繁多,作为一个开发者。到底需要掌握多少种呢?掌握多少种才算懂?...
gina 单片机

开源项目推荐更多

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 大学堂 TI培训 Datasheet 电子工程 索引文件: 463  501  1146  1303  1383 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved