电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索

LD6918GL-4Q

产品描述Regulator
产品类别电源/电源管理    电源电路   
文件大小904KB,共16页
制造商通嘉科技(Leadtrend)
官网地址http://www.leadtrend.com.tw
通嘉科技成立于 2002 年,来年迁入新竹科学园区营运,为一专业的模拟 IC 设计公司,经营团队拥有电源管理领域丰富的学经历,是少数横跨 AC/DC 及 DC/DC 电源管理 IC 的设计公司。
下载文档 详细参数 全文预览

LD6918GL-4Q概述

Regulator

LD6918GL-4Q规格参数

参数名称属性值
包装说明,
Reach Compliance Codeunknown
Is SamacsysN
Base Number Matches1

LD6918GL-4Q文档预览

下载PDF文档
LD6918
11/20/2009
300mA, Low-Noise CMOS Dual LDO Regulators
REV: 02a
General Description
The LD6918 is a dual micro power linear regulator,
featuring low quiescent current, low-noise, low-dropout
and high ripple rejection ration. The precision of feedback
reference voltage is within
±1%
and output current is up to
300mA. As well, the LD6918 can be stable with a 1μF low
ESR ceramic output capacitor which reduces the board
space and cost.
The LD6918 is available in SOT23-6; WDFN-8L 3 x 3;
WDFN-8L 2 x 2 and WDFN-6L 1.6 x 1.6 packages.
Features
Wide Operating range: 2.5V to 5.5V
Low Noise for RF application
No Noise Bypass capacitor required
Low Quiescent Current: 40μA (typ.)/LDO
High Output Voltage Accuracy: ±1%
High RSRR:70dB @ 1KHz
V
OUT
Discharge Function
Very Small Inrush Current
Thermal Shutdown and Current Limiting Protection
Output Voltage : 1.5V to 3.3V
(0.1V increments, 1.85V, 2.85V, 3.15V extra)
+patented
Applications
Battery-Powered Equipment
Hand-Held Instruments
Typical Application Circuit
Fig. 1 Typical Application Circuit
1
Leadtrend Technology Corporation
LD6918-DS-02a, November 2009
www.leadtrend.com.tw
【GD32-colibri-F350RX】+USART实现串口数据通信
在GD32F350中,有2个USART串口,USART0、USART1。USART0功能比较强大,USART1只实现了USART0部分功能。每个串口都可以实现硬件流控制。373451 若要实现硬件码流控制,如下图连接。 373452 1, ......
anger0925 GD32 MCU
FPGA设计与应用书籍
提供免费书籍下载6520365204...
eeleader FPGA/CPLD
版主:NVIC_SystemReset()不复位的问题
我用的是STM32F103ZET6,需要执行系统复位,但是调用函数NVIC_SystemReset();之后,CPU没有复位,可能是什么原因?...
zhang67766 stm32/stm8
A5的RTL8188EU指导
MY-SAMA5 Linux-3.18 RTL8188EU 开发指导 目录 隐藏] 1准备源码 1.1下载源码包 1.2解压源码包 1.2.1创建工作目录 1.2.2复制源码包到工作目录 1.2.3解压源码 2编译模块 2.1检 ......
明远智睿Lan Linux开发
【FPGA 小技巧】时延级数怎么算?
wFPGA的时延通常 布线占50%,逻辑占50% w不要忘记了时钟到输出的时间 (tco,输出时间)和时钟到建立的时间 (tsu,建立时间) - 逻辑时延级数总会包括这两级。 w还需要检查I/O的速度 怎 ......
eeleader FPGA/CPLD
DSP外扩SDRAM写不进数据,谢谢
板子型号为TMS320VC5509,硬件仿真器为XDS510,在做外扩SDRAM的时候,写不进去数据。请教各位帮忙解决,谢谢 报错如下: Trouble Reading Memory Block at 0x6005 on Page 1 of Length 0x1: ......
WGCH19890113 DSP 与 ARM 处理器
小广播

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved