电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索
 PDF数据手册

F49L400UA-70TG

产品描述Flash, 256KX16, 70ns, PDSO48
产品类别存储    存储   
文件大小388KB,共47页
制造商台湾晶豪(ESMT)
官网地址http://www.esmt.com.tw/
标准
晶豪科技股份有限公司 ( Elite Semiconductor Memory Technology Inc., ESMT) 为一专业 IC 设计公司,于 1998 年 6 月由赵瑚博士成立 , 总部设立于台湾之新竹科学工业园区。本公司主要业务包含 IC 产品之研究、开发、制造、销售及相关技术服务,并已于 2002 年 3 月在台湾证券交易所挂牌上市。
下载文档 详细参数 全文预览

F49L400UA-70TG概述

Flash, 256KX16, 70ns, PDSO48

F49L400UA-70TG规格参数

参数名称属性值
是否无铅不含铅
是否Rohs认证符合
厂商名称台湾晶豪(ESMT)
包装说明TSSOP, TSSOP48,.8,20
Reach Compliance Codeunknown
最长访问时间70 ns
备用内存宽度8
启动块TOP
命令用户界面YES
数据轮询YES
耐久性10000 Write/Erase Cycles
JESD-30 代码R-PDSO-G48
JESD-609代码e3
内存密度4194304 bit
内存集成电路类型FLASH
内存宽度16
湿度敏感等级1
部门数/规模1,2,1,7
端子数量48
字数262144 words
字数代码256000
最高工作温度70 °C
最低工作温度
组织256KX16
封装主体材料PLASTIC/EPOXY
封装代码TSSOP
封装等效代码TSSOP48,.8,20
封装形状RECTANGULAR
封装形式SMALL OUTLINE, THIN PROFILE, SHRINK PITCH
并行/串行PARALLEL
峰值回流温度(摄氏度)225
电源3.3 V
认证状态Not Qualified
就绪/忙碌YES
部门规模16K,8K,32K,64K
最大待机电流0.0001 A
最大压摆率0.04 mA
标称供电电压 (Vsup)3.3 V
表面贴装YES
技术CMOS
温度等级COMMERCIAL
端子面层MATTE TIN
端子形式GULL WING
端子节距0.5 mm
端子位置DUAL
处于峰值回流温度下的最长时间NOT SPECIFIED
切换位YES
类型NOR TYPE
Base Number Matches1
非接触式IC卡读写模块的应用开发
本文介绍了PHILIPS公司的MF1ICS50非接触式IC卡的内部结构、工作原理及基于基站芯片MFRC500的嵌入式读写模块的软硬件设计。...
JasonYoo 嵌入式系统
大虾,救我呀!
指教啊Error: Top-level design entity "lianxi" is undefinedError: Quartus II Analysis & Synthesis was unsuccessful. 1 error, 0 warningsError: Peak virtual memory: 179 megabytesError: Processing ended: Sun...
eeleader FPGA/CPLD
关于jackbao的帖子【重大发现串口发送数据问题】的个人理
我回复了怎么帖子跑不到顶页啊!!!难道这个帖子时间发的太早了!!!帖子地址:https://bbs.eeworld.com.cn/club/bbs/list.asp?boardid=49&t=3213222&tp=%u91CD%u5927%u53D1%u73B0%26nbsp%3B%26nbsp%3B%u4E32%u53E3%u53D1%u9001%u6570%u636E%20%u95EE%u989...
zhufu201 stm32/stm8
一篇最新的电流模式BUCK小信号数学模型的论文_提出修正的斜率补偿参数
一篇最新的电流模式BUCK小信号数学模型的论文_提出修正的斜率补偿参数...
tonytong 电源技术
求助:每次下载bit文件后显示效果不同
[font=Verdana, Helvetica, Arial, sans-serif][size=12px][table=98%][tr][td]各位高手:本人现在用Xilinx Spartan 6系列FPGA做一个项目,主要内容是将AD采样收到的LVDS数据在FPGA中进行处理并在液晶屏上进行显示(还有FPGA对周边器件的一些控制),但是每次下载bit文件后显示的效果都不同,有时效果很好,有时...
aliu20130603 FPGA/CPLD
MSP430时钟
1. 时钟系统1.1.1. 时钟源Msp430f149的时钟的基本模块含有2个或3个时钟源,低/高频时钟源LFXT1CLK、高频时钟源XT2CLK、内部数字可控时钟源DCOCLK。其中LFX1CLK范围为32768Hz,450KHz-8MHz;XT2CLK范围为450KHz-8MHz,DCOCLK范围为128KHz-8MHz(没有实际测量,网上数据)。我自己的板上的接法为LFXT1CLK为3276...
ren364940161 微控制器 MCU
小广播

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 大学堂 TI培训 Datasheet 电子工程

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved