电子工程世界电子工程世界电子工程世界

产品描述

搜索
 

WE512K8-200CQA

器件型号:WE512K8-200CQA
器件类别:存储   
厂商名称:White Electronic Designs Corporation
厂商官网:http://www.wedc.com/
下载文档

器件描述

128K X 8 EEPROM 5V MODULE, 150 ns, CDIP32

128K × 8 电可擦除只读存储器 5V 模块, 150 ns, CDIP32

参数
参数名称属性值
功能数量1
端子数量32
最小工作温度-55 Cel
最大工作温度125 Cel
额定供电电压5 V
最小供电/工作电压4.5 V
最大供电/工作电压5.5 V
加工封装描述HERMETIC SEALED, SINGLE CAVITY, SIDE BRAZED, CERAMIC, DIP-32
状态Active
ccess_time_max150 ns
jesd_30_codeR-CDIP-T32
jesd_609_codee4
存储密度1.05E6 bit
内存IC类型EEPROM MODULE
内存宽度8
moisture_sensitivity_levelNOT SPECIFIED
位数128K
操作模式ASYNCHRONOUS
组织128KX8
包装材料CERAMIC, METAL-SEALED COFIRED
ckage_codeDIP
包装形状RECTANGULAR
包装尺寸IN-LINE
串行并行PARALLEL
eak_reflow_temperature__cel_NOT SPECIFIED
gramming_voltage__v_5
qualification_statusCOMMERCIAL
表面贴装NO
工艺CMOS
温度等级MILITARY
端子涂层GOLD
端子形式THROUGH-HOLE
端子间距2.5 mm
端子位置DUAL
ime_peak_reflow_temperature_max__s_NOT SPECIFIED
写周期最大TWC10 ms
dditional_featureAUTOMATIC WRITE

WE512K8-200CQA器件文档内容

          White Electronic Designs                                                                                WE512K8, WE256K8,
                                                                                                                            WE128K8-XCX

512Kx8 CMOS EEPROM, WE512K8-XCX, SMD 5962-93091

512Kx8 BIT CMOS EEPROM MODULE                                                                                     FIGURE 1

FEATURES                                                                                                Pin Configuration
                                                                                                              Top View
      Read Access Times of 150, 200, 250, 300ns
      JEDEC Standard 32 Pin, Hermetic Ceramic DIP                                                       A18 1                   32     VCC
      (Package 300)
      Commercial, Industrial and Military Temperature                                                   A16 2                   31 WE#
      Ranges
      MIL-STD-883 Compliant Devices Available                                                           A15 3                   30 A17
      Write Endurance 10,000 Cycles
      Data Retention at 25C, 10 Years                                                                  A12 4                   29 A14
      Low Power CMOS Operation:
      3mA Standby Typical/100mA Operating Maximum                                                       A7 5                    28 A13
      Automatic Page Write Operation
      Internal Address and Data Latches for                                                             A6 6                    27 A8
      512 Bytes, 1 to 128 Bytes/Row, Four Pages
      Page Write Cycle Time 10mS Max.                                                                   A5 7                    26 A9
      Data Polling for End of Write Detection
      Hardware and Software Data Protection                                                             A4 8                    25 A11
      TTL Compatible Inputs and Outputs
                                                                                                        A3 9                    24 OE#

                                                                                                        A2 10                   23 A10

                                                                                                        A1 11                   22 CS#

                                                                                                        A0 12                   21 I/O7

                                                                                                        I/O0 13                 20 I/O6

                                                                                                        I/O1 14                 19 I/O5

                                                                                                        I/O2 15                 18 I/O4

                                                                                                        VSS       16            17 I/O3

                                                                                                             Pin Description

                                                                                                        A0-18         Address Inputs
                                                                                                        I/O0-7        Data Input/Output
                                                                                                        CS#           Chip Select

                                                                                                        OE#           Output Enable

                                                                                                        WE#           Write Enable

                                                                                                        VCC           +5.0V Power

                                                                                                        VSS           Ground

                                                                                                             Block Diagram

                                                             A0-16
                                                          I/O0-7

                                                          WE#
                                                                OE#

                                                                                                        128K x 8      128K x 8      128K x 8  128K x 8

                                                           A17                                                                Decoder
                                                           A18

                                                          CS#

White Electronic Designs Corp. reserves the right to change products or specifications without notice.

May 2000                                               1  White Electronic Designs Corporation (602) 437-1520 www.wedc.com
Rev. 1
          White Electronic Designs                                                                               WE512K8, WE256K8,
                                                                                                                           WE128K8-XCX

256Kx8 CMOS EEPROM, WE256K8-XCX, SMD 5962-93155

256Kx8 BIT CMOS EEPROM MODULE                                                                                    FIGURE 2

FEATURES                                                                                                Pin Configuration
                                                                                                              Top View
      Read Access Times of 150, 200ns
      JEDEC Standard 32 Pin, Hermetic Ceramic DIP                                                       NC 1                  32       VCC
      (Package 302)
      Commercial, Industrial and Military Temperature                                                   A16 2                 31 WE#
      Ranges
      MIL-STD-883 Compliant Devices Available                                                           A15 3                 30 A17
      Write Endurance 10,000 Cycles
      Data Retention at 25C, 10 Years                                                                  A12 4                 29 A14
      Low Power CMOS Operation:
      2mA Standby Typical/90mA Operating Maximum                                                        A7 5                  28 A13
      Automatic Page Write Operation
      Internal Address and Data Latches for                                                             A6 6                  27 A8
      512 Bytes, 1 to 64 Bytes/Row, Eight Pages
      Page Write Cycle Time 10mS Max.                                                                   A5 7                  26 A9
      Data Polling for End of Write Detection
      Hardware and Software Data Protection                                                             A4 8                  25 A11
      TTL Compatible Inputs and Outputs
                                                                                                        A3 9                  24 OE#

                                                                                                        A2 10                 23 A10

                                                                                                        A1 11                 22 CS#

                                                                                                        A0 12                 21 I/O7

                                                                                                        I/O0 13               20 I/O6

                                                                                                        I/O1 14               19 I/O5

                                                                                                        I/O2 15               18 I/O4

                                                                                                        VSS      16           17 I/O3

                                                                                                             Pin Description

                                                                                                        A0-18        Address Inputs
                                                                                                        I/O0-7       Data Input/Output
                                                                                                        CS#          Chip Select

                                                                                                        OE#          Output Enable

                                                                                                        WE#          Write Enable

                                                                                                        VCC          +5.0V Power

                                                                                                        VSS          Ground

                                                                                                             Block Diagram

                                                             A0-14
                                                          I/O0-7

                                                          WE#
                                                               OE#

                                                                                                            1            2                      8
                                                                                                        32K x 8      32K x 8                32K x 8

                                                           A15                                                                Decoder
                                                           A16
                                                           A17

                                                          CS#

White Electronic Designs Corp. reserves the right to change products or specifications without notice.

May 2000                                               2  White Electronic Designs Corporation (602) 437-1520 www.wedc.com
Rev. 1
          White Electronic Designs                                                                               WE512K8, WE256K8,
                                                                                                                           WE128K8-XCX

128Kx8 CMOS EEPROM, WE128K8-XCX, SMD 5962-93154

128Kx8 BIT CMOS EEPROM MODULE                                                                                    FIGURE 3

FEATURES                                                                                                Pin Configuration
                                                                                                              Top View
      Read Access Times of 150, 200ns
      JEDEC Standard 32 Pin, Hermetic Ceramic DIP                                                        NC 1             32 VCC
      (Package 300)                                                                                     A16 2             31 WE#
      Commercial, Industrial and Military Temperature                                                   A15 3             30 NC
      Ranges                                                                                            A12 4             29 A14
      MIL-STD-883 Compliant Devices Available                                                                             28 A13
      Write Endurance 10,000 Cycles                                                                       A7 5            27 A8
      Data Retention at 25C, 10 Years                                                                    A6 6            26 A9
      Low Power CMOS Operation:                                                                           A5 7            25 A11
      1mA Standby Typical/70mA Operating                                                                  A4 8            24 OE#
      Automatic Page Write Operation                                                                      A3 9            23 A10
      Internal Address and Data Latches for                                                               A2 10           22 CS#
      256 Bytes, 1 to 64 Bytes/Row, Four Pages                                                            A1 11           21 I/O7
      Page Write Cycle Time 10mS Max.                                                                     A0 12           20 I/O6
      Data Polling for End of Write Detection                                                           I/O0 13           19 I/O5
      Hardware and Software Data Protection                                                             I/O1 14           18 I/O4
      TTL Compatible Inputs and Outputs                                                                 I/O2 15           17 I/O3
                                                                                                        VSS 16

                                                                                                             Pin Description

                                                                                                        A0-18    Address Inputs
                                                                                                        I/O0-7   Data Input/Output
                                                                                                        CS#      Chip Select

                                                                                                        OE#      Output Enable

                                                                                                        WE#      Write Enable

                                                                                                        VCC      +5.0V Power

                                                                                                        VSS      Ground

                                                                                                             Block Diagram

                                                             A0-14
                                                          I/O0-7

                                                          WE#
                                                               OE#

                                                                                                        32K x 8  32K x 8           32K x 8  32K x 8

                                                           A15                                                            Decoder
                                                           A16

                                                          CS#

White Electronic Designs Corp. reserves the right to change products or specifications without notice.

May 2000                                               3  White Electronic Designs Corporation (602) 437-1520 www.wedc.com
Rev. 1
           White Electronic Designs                                                                                          WE512K8, WE256K8,
                                                                                                                                       WE128K8-XCX

          ABSOLUTE MAXIMUM RATINGS                                                                                      TRUTH TABLE

Parameter                    Symbol                                     Unit                  CS# OE# WE#                       Mode                              Data I/O
Operating Temperature           TA                                       C                                                   Standby                              High Z
Storage Temperature           TSTG                      -55 to +125      C                   H         X            X                                            Data Out
Signal Voltage Any Pin         VG                       -65 to +150       V                                                     Read                              Data In
Voltage on OE# and A9                                  -0.6 to + 6.25     V                   L         L            H          Write                         High Z/Data Out
Thermal Resistance junction    JC                      -0.6 to +13.5    C/W                                                 Out Disable
to case                                                                                       L         H            L          Write
Lead Temperature                                            28           C                                                     Inhibit
(soldering -10 secs)                                                                          X         H            X

                                                                                              X         X            H

                                                            +300                              X         L            X

NOTE:                                                                                                                   CAPACITANCE
Stresses above those listed under "Absolute Maximum Ratings" may cause permanent
damage to the device. This is a stress rating only and functional operation of the device                                      TA = +25C
at these or any other conditions above those indicated in the operational sections of
this specification is not implied. Exposure to absolute maximum rating conditions for         Parameter Sym             Condition          512Kx8 256Kx8 128Kx8 Unit
extended periods may affect device reliability.                                                                                             Max Max Max

                                                                                              Input            CIN VIN = 0V, f = 1MHz 45                      80            45 pF

                                                                                              Capacitance

RECOMMENDED OPERATING CONDITIONS                                                              Output       COUT VI/O = 0V, f = 1MHz 60                        80            60 pF

Parameter                    Symbol  Min                          Max Unit                    Capacitance
Supply Voltage                 VCC
Input High Voltage             VIH                     4.5        5.5   V                     This parameter is guaranteed by design but not tested.
Input Low Voltage              VIL
Operating Temp. (Mil.)         TA                      2.0 VCC + 0.3 V
Operating Temp. (Ind.)         TA
                                     -0.3                         +0.8  V

                                                       -55        +125 C

                                                       -40        +85   C

                                                                    DC CHARACTERISTICS

                                                                  VCC = 5.0V, VSS = 0V, -55C  TA  +125C

Parameter               Symbol Conditions                                                            512K x 8                256K x 8                      128K x 8               Unit

                                                                                              Min Typ Max Min Typ Max Min Typ Max

Input Leakage Current         ILI VCC = 5.5, VIN = GND to VCC                                                  10                      10                                   10 A
Output Leakage Current       ILO CS# = VIH, OE# = VIH, Vout = GND to VCC
Dynamic Supply Current       ICC CS# = VIL, OE# = VIH, f = 5MHz, VCC = 5.5                                     10                      10                                   10 A
Standby Current              ISB CS# = VIL, OE# = VIH, f = 5MHz, VCC = 5.5
Output Low Voltage           VOL IOL = 2.1mA, VCC = 4.5V                                              80 100                 60 90                            50 70 mA
Output High Voltage          VOH IOH = -400A, VCC = 4.5V
                                                                                                      38                     26                               1 4 mA

                                                                                                               0.45                    0.45                                 0.45 V

                                                                                              2.4                       2.4                           2.4                         V

NOTE: DC test conditions: Vih = Vcc -0.3V, Vil = 0.3V

FIGURE 4                                                                                                       AC TEST CONDITIONS
AC Test Circuit
                                                                                              Parameter                                               Typ                   Unit
                                                                                              Input Pulse Levels
                                                                                              Input Rise and Fall                          VIL = 0, VIH = 3.0               V
                                                                                              Input and Output Reference Level
                                                                                              Output Timing Reference Level                                5                ns

                                                                                                                                                      1.5                   V

                                                                                                                                                      1.5                   V

                                                                                              Notes: VZ is programmable from -2V to +7V.
                                                                                                      IOL & IOH programmable from 0 to 16mA.
                                                                                                      Tester Impedance Z0 = 75.
                                                                                                      VZ is typically the midpoint of VOH and VOL.
                                                                                                      IOL & IOH are adjusted to simulate a typical resistive load circuit.
                                                                                                      ATE tester includes jig capacitance.

White Electronic Designs Corp. reserves the right to change products or specifications without notice.

May 2000                                                                                   4          White Electronic Designs Corporation (602) 437-1520 www.wedc.com
Rev. 1
          White Electronic Designs                                                                                            WE512K8, WE256K8,
                                                                                                                                        WE128K8-XCX

READ                                                                                         places the selected data byte on I/O0 through I/O7 after the
                                                                                             access time. The output of the memory is placed in a high
Figure 5 shows Read cycle waveforms. A read cycle begins                                     impedance state shortly after either the OE# line or CS# line
with selection address, chip select and output enable. Chip                                  is returned to a high level.
select is accomplished by placing the CS# line low. Output
enable is done by placing the OE# line low. The memory

                                               FIGURE 5 READ WAVEFORMS

          ADDRESS
                  CS#
                  OE#

                                        OUTPUT

NOTE:
OE# may be delayed up to tACS-tOE after the falling edge of CS# without impact on tOE
or by tACC-tOE after an address change without impact on tACC.

          AC READ CHARACTERISTICS (See Figure 5)
                            FOR WE512K8-XCX

                          VCC = 5.0V, VSS = 0V, -55C  TA  +125C

Parameter                                      Symbol                                        -150                  -200            -250                  -300       Unit

Read Cycle Time                                        Min Max Min Max Min Max Min Max
Address Access Time
Chip Select Access Time                        trc     150                                                    200             250                   300             ns
Output Hold from Address Change, OE# or CS#
Output Enable to Output Valid                  tacc                                                150                   200             250                   300  ns
Chip Select or Output Enable to High Z Output
                                               tacs                                                150                   200             250                   300  ns

                                               toh                                     0                      0               0                     0               ns

                                               toe                                                 85                    85              100                   125  ns

                                               tdf                                                 70                    70              70                    70   ns

          FOR WE256K8-XCX and WE128K8-XCX

Parameter                                      Symbol                                                   -150                                  -200                  Unit

Read Cycle Time                                   trc                                        Min                   Max             Min                   Max
Address Access Time                              tacc
Chip Select Access Time                          tacs                                        150                                   200                              ns
Output Hold from Address Change, OE# or CS#      toh
Output Enable to Output Valid                    toe                                                               150                                   200        ns
Chip Select or Output Enable to High Z Output     tdf
                                                                                                                   150                                   200        ns

                                                                                             0                                     0                                ns

                                                                                                                   85                                    85         ns

                                                                                                                   70                                    70         ns

White Electronic Designs Corp. reserves the right to change products or specifications without notice.

May 2000                                                                                  5             White Electronic Designs Corporation (602) 437-1520 www.wedc.com
Rev. 1
          White Electronic Designs                                                                           WE512K8, WE256K8,
                                                                                                                       WE128K8-XCX

WRITE                                                                                      WRITE CYCLE TIMING

Write operations are initiated when both CS# and WE#                                       Figures 6 and 7 show the write cycle timing relationships.
are low and OE# is high. The EEPROM devices support                                        A write cycle begins with address application, write enable
both a CS# and WE# controlled write cycle. The address is                                  and chip select. Chip select is accomplished by placing
latched by the falling edge of either CS# or WE#, whichever                                the CS# line low. Write enable consists of setting the WE
occurs last.                                                                               line low. The write cycle begins when the last of either CS#
                                                                                           or WE# goes low.
The data is latched internally by the rising edge of either
CS# or WE#, whichever occurs first. A byte write operation                                 The WE# line transition from high to low also initiates
will automatically continue to completion.                                                 an internal 150sec delay timer to permit page mode
                                                                                           operation. Each subsequent WE# transition from high to
                                                                                           low that occurs before the completion of the 150sec time
                                                                                           out will restart the timer from zero. The operation of the
                                                                                           timer is the same as a retriggerable one-shot.

                                AC WRITE CHARACTERISTICS

                                    VCC = 5.0V, VSS = 0V, -55C  TA  +125C

Parameter                       Symbol                                                    512K x 8          256K x 8          128K x 8      Unit

Write Cycle Time, TYP = 6mS                                                           Min  Max          Min  Max          Min  Max
Address Set-up Time
Write Pulse Width (WE# or CS#)  tWC                                                                 10                10                10  ms
Chip Select Set-up Time
Address Hold Time (1)           tAS                                                   10                30                30                ns
Data Hold Time
Chip Select Hold Time           tWP                                                   150               150               150               ns
Data Set-up Time
Output Enable Set-up Time       tCS                                                   0                 0                 0                 ns
Output Enable Hold Time
Write Pulse Width High          tAH                                                   125               50                50                ns

                                tDH                                                   10                0                 0                 ns

                                tCH                                                   0                 0                 0                 ns

                                tDS                                                   100               100               100               ns

                                tOES                                                  10                30                30                ns

                                tOEH                                                  10                0                 0                 ns

                                tWPH                                                  50                50                50                ns

NOTES:
1. A17 and A18 must remain valid through WE# and CS# low pulse, for 512K x 8.

    A15, A16, and A17 must remain valid through WE# and CS# low pulse, for 256K x 8.
    A15 and A16 must remain valid through WE# and CS# low pulse, for 128K x 8.

White Electronic Designs Corp. reserves the right to change products or specifications without notice.

May 2000                                                                              6                 White Electronic Designs Corporation (602) 437-1520 www.wedc.com
Rev. 1
          White Electronic Designs                                                                      WE512K8, WE256K8,
                                                                                                                  WE128K8-XCX

                             FIGURE 6 WRITE WAVEFORMS WE# CONTROLLED

                                                  OE#
                                     ADDRESS (1)

                                                   CS#
                                                  WE#

                                             DATA IN
NOTE:
1. Decoded Address Lines must be valid for the duration of the write.

          FIGURE 7 WRITE WAVEFORMS CS# CONTROLLED

                                                   OE#

                                      ADDRESS (1)
                                                   CS#
                                                   WE#

                                             DATA IN
NOTE:
1. Decoded Address Lines must be valid for the duration of the write.

White Electronic Designs Corp. reserves the right to change products or specifications without notice.

May 2000                                                               7  White Electronic Designs Corporation (602) 437-1520 www.wedc.com
Rev. 1
                White Electronic Designs                                                                     WE512K8, WE256K8,
                                                                                                                       WE128K8-XCX

DATA POLLING                                                       Data polling allows a simple bit test operation to
                                                                   determine the status of the EEPROM. During the internal
Operation with data polling permits a faster method of             programming cycle, a read of the last byte written will
writing to the EEPROM. The actual time to complete the             produce the complement of the data on I/O7. For example,
memory programming cycle is faster than the guaranteed             if the data written consisted of I/O7 = HIGH, then the data
maximum.                                                           read back would consist of I/O7 = LOW.

The EEPROM features a method to determine when                     A polled byte write sequence would consist of the following
the internal programming cycle is completed. After a               steps:
write cycle is initiated, the EEPROM will respond to read
cycles to provide the microprocessor with the status               1. write byte to EEPROM
of the programming cycle. The status consists of the
last data byte written being returned with data bit I/O7           2. store last byte and last address written
complemented during the programming cycle, and I/O7
true after completion.                                             3. release a time slice to other tasks

                                                                   4. read byte from EEPROM - last address

                                                                   5. compare I/O7 to stored value

                                                                         a) If different, write cycle is not completed, go to
                                                                             step 3.

                                                                         b) If same, write cycle is completed, go to step 1 or
                                                                             step 3.

                                     DATA POLLING AC CHARACTERISTICS

                                                VCC = 5.0V, VSS = 0V, -55C  TA  +125C

Parameter                      Symbol              512Kx8               256Kx8                                    128Kx8       Unit

                                              Min          Max     Min                                  Max  Min          Max

Data Hold Time                 tDH            10                   0                                         0                 ns

Output Enable Hold Time        tOEH           10                   0                                         0                 ns

Output Enable To Output Delay  tOE                         100                                          100               100  ns

Write Recovery Time            tWR            0                    0                                         0                 ns

                                    FIGURE 8 DATA POLLING WAVEFORMS

                                   WE1-4#
                                    CS1-4#

                                       OE#
                                        I/O7

                               ADDRESS

White Electronic Designs Corp. reserves the right to change products or specifications without notice.

May 2000                                                        8       White Electronic Designs Corporation (602) 437-1520 www.wedc.com
Rev. 1
          White Electronic Designs                                                                      WE512K8, WE256K8,
                                                                                                                  WE128K8-XCX

PAGE WRITE OPERATION                                                      The page address must be the same for each byte load
                                                                          and must be valid during each high to low transition of
These devices have a page write operation that allows one                 WE# (or CS#). The block address also must be the same
to 64 bytes of data (one to 128 bytes for the WE512K8) to                 for each byte load and must remain valid throughout the
be written into the device and then simultaneously written                WE# (or CS#) low pulse. The page and block address
during the internal programming period. Successive bytes                  lines are summarized below:
may be loaded in the same manner after the first data
byte has been loaded. An internal timer begins a time                     PAGE MODE CHARACTERISTICS
out operation at each write cycle. If another write cycle
is completed within 150s or less, a new time out period                        VCC = 5.0V, VSS = 0V, -55C  TA  +125C
begins. Each write cycle restarts the delay period. The write
cycles can be continued as long as the interval is less than              Parameter                     Symbol Min Max Unit
the time out period.
                                                                          Write Cycle Time, TYP = 6mS tWC                   10   ms
The usual procedure is to increment the least significant
address lines from A0 through A5 (A0 through A6 for the                   Data Set-up Time              tDS            100       ns
WE512K8) at each write cycle. In this manner a page of
up to 64 bytes (128 bytes for the WE512K8) can be loaded                  Data Hold Time                tDH            10        ns
into the EEPROM in a burst mode before beginning the
relatively long interval programming cycle.                               Write Pulse Width             tWP            150       ns

After the 150s time out is completed, the EEPROM                         Byte Load Cycle Time          tBLC                150  s
begins an internal write cycle. During this cycle the entire
page of bytes will be written at the same time. The internal              Write Pulse Width High        tWPH           50        ns
programming cycle is the same regardless of the number
of bytes accessed.                                                            Device                    Block Address       Page Address
                                                                          WE512K8-XCX                      A17-A18              A7-A16
                                                                          WE256K8-XCX                      A15-A17              A6-A14
                                                                          WE128K8-XCX                      A15-A16              A6-A14

                       FIGURE 9 PAGE WRITE WAVEFORMS

          OE#

          CS#

          WE#

          ADDRESS (1)

          DATA

NOTE:
1. Decoded Address Lines must be valid for the duration of the write.

White Electronic Designs Corp. reserves the right to change products or specifications without notice.

May 2000                                                               9  White Electronic Designs Corporation (602) 437-1520 www.wedc.com
Rev. 1
          White Electronic Designs                                                                      WE512K8, WE256K8,
                                                                                                                  WE128K8-XCX

          FIGURE 10 SOFTWARE BLOCK DATA PROTECTION ENABLE ALGORITHM

          LOAD DATA AA (1)
                   TO

          ADDRESS 5555

           LOAD DATA 55
                   TO

          ADDRESS 2AAA

           LOAD DATA A0   WRITES ENABLED(2)
                   TO

          ADDRESS 5555

           LOAD DATA XX
                   TO

          ANY ADDRESS(4)

          LOAD LAST BYTE ENTER DATA
                    TO

           LAST ADDRESS PROTECT STATE

NOTES:
1. Data Format: I/O7-0 (Hex);

    Address Format: A14 -A0 (Hex).
    A17 and A18 control selection of one of four blocks in the 512Kx8.
    A15, A16, and A17 control selection of one of 8 pages in the 256Kx8.
    A15 and A16 control one of the four blocks in the 128Kx8.
2. Write Protect state will be activated at end of write even if no other data is loaded.
3. Write Protect state will be deactivated at end of write period even if no other data is loaded.
4. 1 to 128 bytes of data at each of 4 blocks may be loaded in the 512Kx8. 1 to 64 bytes of data
    at each of 8 blocks may be loaded in the 256Kx8 and 1 to 64 bytes on 4 blocks in the 128Kx8.

White Electronic Designs Corp. reserves the right to change products or specifications without notice.

May 2000                    10                                                                      White Electronic Designs Corporation (602) 437-1520 www.wedc.com
Rev. 1
          White Electronic Designs                                                                      WE512K8, WE256K8,
                                                                                                                  WE128K8-XCX

                 FIGURE 11                                                             SOFTWARE DATA PROTECTION
       SOFTWARE BLOCK DATA
PROTECTION DISABLE ALGORITHM                                                            A software write protection feature may be enabled
                                                                                        or disabled by the user. When shipped by White
            LOAD DATA AA  (1)                                                           Microelectronics, the devices have the feature disabled.
                    TO                                                                  Write access to the device is unrestricted.
                          EXIT DATA
           ADDRESS 5555   PROTECT STATE(3)                                              To enable software write protection, the user writes three
                                                                                        access code bytes to three special internal locations.
            LOAD DATA 55                                                                Once write protection has been enabled, each write to the
                    TO                                                                  EEPROM must use the same three byte write sequence
                                                                                        to permit writing. After setting software data protection,
           ADDRESS 2AAA                                                                 any attempt to write to the device without the three-byte
                                                                                        command sequence will start the internal write timers. No
            LOAD DATA 80                                                                data will be written to the device, however, for the duration
                    TO                                                                  of tWC. The write protection feature can be disabled by
                                                                                        a six byte write sequence of specific data to specific
           ADDRESS 5555                                                                 locations. Power transitions will not reset the software
                                                                                        write protection.
            LOAD DATA AA
                    TO                                                                  Each 32K byte block (128K bytes for the WE512K8)
                                                                                        of EEPROM has independent write protection. One or
           ADDRESS 5555                                                                 more blocks may be enabled and the rest disabled in any
                                                                                        combination. The software write protection guards against
            LOAD DATA 55                                                                inadvertent writes during power transitions or unauthorized
                    TO                                                                  modification using a PROM programmer. The block
                                                                                        selection is controlled by the upper most address lines
           ADDRESS 2AAA                                                                 (A17 through A18 for the WE512K8, A15 through A17 for the
                                                                                        WE256K8, or A15 and A16 for the WE128K8).
            LOAD DATA 20
                    TO                                                                  HARDWARE DATA PROTECTION

           ADDRESS 5555                                                                 Several methods of hardware data protection have been
                                                                                        implemented in the White Microelectronics EEPROM.
           LOAD DATA XX                                                                 These are included to improve reliability during normal
                    TO                                                                  operations.

          ANY ADDRESS(4)                                                                a) VCC power on delay

          LOAD LAST BYTE                                                                      As VCC climbs past 3.8V typical the device will wait
                    TO                                                                        5mSec typical before allowing write cycles.

           LAST ADDRESS                                                                 b) VCC sense

NOTES:                                                                                        While below 3.8V typical write cycles are inhibited.
1. Data Format: I/O7-0 (Hex);
                                                                                        c) Write inhibiting
    Address Format: A14 -A0 (Hex).
    A17 and A18 control selection of one of four blocks in the 512Kx8.                        Holding OE# low and either CS# or WE# high
    A15, A16, and A17 control selection of one of 8 pages in the 256Kx8.                      inhibits write cycles.
    A15 and A16 control one of the four blocks in the 128Kx8.
2. Write Protect state will be activated at end of write even if no other data is       d) Noise filter
    loaded.
3. Write Protect state will be deactivated at end of write period even if no other            Pulses of
小广播

技术资料推荐

论坛推荐

技术视频推荐

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z
搜索索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2021 EEWORLD.com.cn, Inc. All rights reserved