电子工程世界电子工程世界电子工程世界

产品描述

搜索
 

MCP4361104E/ML

器件型号:MCP4361104E/ML
厂商名称:Microchip
厂商官网:https://www.microchip.com
下载文档

器件描述

7/8-Bit Quad SPI Digital POT with Non-Volatile Memory

MCP4361104E/ML器件文档内容

         MCP434X/436X

7/8-Bit Quad SPI Digital POT with
        Non-Volatile Memory

Features                                              Package Types (Top View)

Quad Resistor Network                               MCP43X1 Quad Potentiometers
Potentiometer or Rheostat configuration options
Resistor Network Resolution                         P3A 1          20 P2A
                                                                     19 P2W
   - 7-bit: 128 Resistors (129 Taps)                  P3W 2
   - 8-bit: 256 Resistors (257 Taps)                  P3B 3          18 P2B
RAB Resistances options of:                          CS 4          17 VDD
   - 5 k                                                             16 SDO
   - 10 k                                             SCK 5          15 RESET
   - 50 k                                              SDI 6         14 WP
   - 100 k                                            VSS 7
Zero Scale to Full Scale Wiper operation            P1B 8          12 P0B
Low Wiper Resistance: 75  (typical)                 P1W 9          12 P0W
Low Tempco:                                         P1A 10
   - Absolute (Rheostat): 50 ppm typical                             11 P0A

      (0C to 70C)                                           TSSOP
   - Ratiometric (Potentiometer): 15 ppm typical
Non-volatile Memory                                         P3W
   - Automatic Recall of Saved Wiper Setting                      P3A
   - WiperLockTM Technology                                            P2A
SPI serial interface (10 MHz, modes 0,0 & 1,1)                            P2W
   - High-Speed Read/Writes to wiper registers                                   P2B
   - Read/Write to Data EEPROM registers
   - Serially enabled EEPROM write protect            P3B 1 20 19 18 17 16 15 VDD

Resistor Network Terminal Disconnect Feature        CS 2                             14 SDO
   via Terminal Control (TCON) Register
                                                      SCK 3      EP                    13 RESET
Reset input pin                                      SDI 4     21                    12 WP

Write Protect Feature:                              VSS 5                            11 P0B
   - Hardware Write Protect (WP) Control pin
   - Software Write Protect (WP) Configuration bit            6 7 8 9 10

Brown-out reset protection (1.5V typical)                   P1B
Serial Interface Inactive current (2.5 uA typical)               P1W
High-Voltage Tolerant Digital Inputs: Up to 12.5V                    P1A
Supports Split Rail Applications                                          P0A
Internal weak pull-up on all digital inputs                                     P0W
Wide Operating Voltage:
                                                              4x4 QFN
   - 2.7V to 5.5V - Device Characteristics
      Specified                                       MCP43X2 Quad Rheostat

   - 1.8V to 5.5V - Device Operation                  P3W     1        14              P2W
Wide Bandwidth (-3 dB) Operation:                   P3B                              P2B
                                                              2        13
   - 2 MHz (typical) for 5.0 k device                   CS                             VDD
Extended temperature range (-40C to +125C)        SCK     3        12              SDO
                                                       SDI
                                                       VSS    4        11              P0B
                                                      P1B                              P0W
                                                              5        10              P1W

                                                              6         9

                                                              7         8

                                                                 TSSOP

2009 Microchip Technology Inc.                                                       DS22233A-page 1
MCP434X/436X

Device Block Diagram

            VDD         Power-up/      Resistor                                  P0A
            VSS         Brown-out      Network 0                                 P0W
                        Control        (Pot 0)                                   P0B
             CS                                                                  P1A
           SCK          SPI Serial     Wiper 0                                   P1W
             SDI        Interface      & TCON0                                   P1B
           SDO          Module &       Register                                  P2A
                        Control                                                  P2W
             WP         Logic          Resistor                                  P2B
        RESET           (WiperLockTM   Network 1                                 P3A
                        Technology)    (Pot 1)                                   P3W
                                                                                 P3B
                      Memory (16x9)    Wiper 1
                      Wiper0 (V & NV)  & TCON0
                      Wiper1 (V & NV)  Register
                      Wiper2 (V & NV)
                      Wiper3 (V & NV)  Resistor
                                       Network 2
                      TCON0            (Pot 2)
                      TCON1
                      STATUS           Wiper 2
                      Data EEPROM      & TCON1
                      (5 x 9-bits)     Register

                                       Resistor
                                       Network 3
                                       (Pot 3)

                                       Wiper 3
                                       & TCON1
                                       Register

Device Features

        # of POTs
                                     Control
                                        Interface
                                              Memory

                                                  Type
                                                       WiperLock
                                                           Technology
                                                                   POR Wiper

                                                                       Setting
                                                                                                                          # of Taps
                                                  Resistance (typical)

Device                Wiper                                                      Wiper                                                   VDD
                 Configuration
                                                  RAB Options (k)                 - RW                                               Operating
                                                                                   ()                                                Range (2)

MCP4331 (3) 4 Potentiometer (1) SPI RAM No Mid-Scale 5.0, 10.0, 50.0, 100.0 75 129 1.8V to 5.5V

MCP4332 (3) 4    Rheostat       SPI RAM No Mid-Scale 5.0, 10.0, 50.0, 100.0 75 129 1.8V to 5.5V

MCP4341 4 Potentiometer (1) SPI EE Yes NV Wiper 5.0, 10.0, 50.0, 100.0 75 129 2.7V to 5.5V

MCP4342 4        Rheostat SPI EE Yes NV Wiper 5.0, 10.0, 50.0, 100.0 75 129 2.7V to 5.5V

MCP4351 (3) 4 Potentiometer (1) SPI RAM No Mid-Scale 5.0, 10.0, 50.0, 100.0 75 257 1.8V to 5.5V

MCP4352 (3) 4    Rheostat       SPI RAM No Mid-Scale 5.0, 10.0, 50.0, 100.0 75 257 1.8V to 5.5V

MCP4361 4 Potentiometer (1) SPI EE Yes NV Wiper 5.0, 10.0, 50.0, 100.0 75 257 2.7V to 5.5V

MCP4362 4        Rheostat SPI EE Yes NV Wiper 5.0, 10.0, 50.0, 100.0 75 257 2.7V to 5.5V

Note 1: Floating either terminal (A or B) allows the device to be used as a Rheostat (variable resistor).

2: Analog characteristics only tested from 2.7V to 5.5V unless otherwise noted.

3: Please check Microchip web site for device release and availability.

DS22233A-page 2                                                          2009 Microchip Technology Inc.
1.0 ELECTRICAL                                                                                       MCP434X/436X
         CHARACTERISTICS
                                                                                              Notice: Stresses above those listed under "Maximum
Absolute Maximum Ratings                                                                     Ratings" may cause permanent damage to the device. This is
                                                                                             a stress rating only and functional operation of the device at
Voltage on VDD with respect to VSS ................ -0.6V to +7.0V                           those or any other conditions above those indicated in the
Voltage on CS, SCK, SDI, SDI/SDO, WP, and                                                    operational listings of this specification is not implied.
RESET with respect to VSS ................................... -0.6V to 12.5V                 Exposure to maximum rating conditions for extended periods
Voltage on all other pins (PxA, PxW, PxB, and                                                may affect device reliability.
SDO) with respect to VSS ............................ -0.3V to VDD + 0.3V
Input clamp current, IIK
(VI < 0, VI > VDD, VI > VPP ON HV pins) ......................20 mA
Output clamp current, IOK
(VO < 0 or VO > VDD) ..................................................20 mA
Maximum output current sunk by any Output pin
......................................................................................25 mA
Maximum output current sourced by any Output pin
......................................................................................25 mA
Maximum current out of VSS pin .................................100 mA
Maximum current into VDD pin ....................................100 mA
Maximum current into PXA, PXW & PXB pins ............2.5 mA
Storage temperature ....................................-65C to +150C
Ambient temperature with power applied
.....................................................................-40C to +125C
Package power dissipation (TA = +50C, TJ = +150C)
TSSOP-14................................................................1000 mW
TSSOP-20................................................................ 1110 mW
QFN-20 (4x4) ...........................................................2320 mW
Soldering temperature of leads (10 seconds) ............. +300C
ESD protection on all pins ...................................  4 kV (HBM),
..........................................................................  300V (MM)
Maximum Junction Temperature (TJ) ......................... +150C

2009 Microchip Technology Inc.                                                             DS22233A-page 3
MCP434X/436X

AC/DC CHARACTERISTICS

                           Standard Operating Conditions (unless otherwise specified)

                           Operating Temperature       40C  TA  +125C (extended)

DC Characteristics         All parameters apply across the specified operating ranges unless noted.

                           VDD = +2.7V to 5.5V, 5 k, 10 k, 50 k, 100 k devices.
                           Typical specifications represent values for VDD = 5.5V, TA = +25C.

Parameters          Sym    Min        Typ Max Units                                Conditions

Supply Voltage      VDD    2.7        --          5.5  V

                           1.8        --          2.7  V Serial Interface only.

CS, SDI, SDO,       VHV    VSS        -- 12.5V         V VDD  The CS pin will be at one

SCK, WP, RESET                                                 4.5V of three input levels

pin Voltage Range          VSS        --        VDD +  V       VDD < (VIL, VIH or VIHH). (Note 6)

                                                8.0V           4.5V

VDD Start Voltage   VBOR          --  --        1.65   V RAM retention voltage (VRAM) < VBOR
to ensure Wiper

Reset

VDD Rise Rate to    VDDRR             (Note 9)         V/ms
ensure Power-on

Reset

Delay after device  TBORD         --  10          20   s
exits the reset       IDD
state                             --  --        450    A Serial Interface Active,
(VDD > VBOR)
                                                               VDD = 5.5V, CS = VIL, SCK @ 5 MHz,
Supply Current                                                 write all 0's to volatile Wiper 0 (address
(Note 10)

                                                               0h)

                                  --  --          1    mA EE Write Current,

                                                               VDD = 5.5V, CS = VIL, SCK @ 5 MHz,
                                                               write all 0's to non-volatile Wiper 0

                                                               (address 2h)

                                  --  2.5         5    A Serial Interface Inactive,
                                                                CS = VIH, VDD = 5.5V
                                  --  0.55        1
                                                       mA Serial Interface Active,
                                                                VDD = 5.5V, CS = VIHH,
                                                                SCK @ 5 MHz,
                                                                decrement non-volatile Wiper 0
                                                                (address 2h)

Note 1: Resistance is defined as the resistance between terminal A to terminal B.

2: INL and DNL are measured at VW with VA = VDD and VB = VSS.
3: MCP43X1 only.

4: MCP43X2 only, includes VWZSE and VWFSE.
5: Resistor terminals A, W and B's polarity with respect to each other is not restricted.

6: This specification by design.

7: Non-linearity is affected by wiper resistance (RW), which changes significantly over voltage and
      temperature.

8: The MCP43X1 is externally connected to match the configurations of the MCP43X2, and then tested.

9: POR/BOR is not rate dependent.

10: Supply current is independent of current through the resistor network.

DS22233A-page 4                                                                     2009 Microchip Technology Inc.
                                                                 MCP434X/436X

AC/DC CHARACTERISTICS (CONTINUED)

                                  Standard Operating Conditions (unless otherwise specified)

                                  Operating Temperature       40C  TA  +125C (extended)

DC Characteristics                All parameters apply across the specified operating ranges unless noted.

                                  VDD = +2.7V to 5.5V, 5 k, 10 k, 50 k, 100 k devices.
                                  Typical specifications represent values for VDD = 5.5V, TA = +25C.

Parameters          Sym           Min   Typ Max Units                              Conditions

Resistance          RAB           4.0   5                6.0  k -502 devices (Note 1)
( 20%)
                                  8.0   10     12.0           k -103 devices (Note 1)

                                  40.0  50     60.0           k -503 devices (Note 1)

                                  80.0  100 120.0 k -104 devices (Note 1)

Resolution          N                   257                   Taps 8-bit No Missing Codes

                                        129                   Taps 7-bit No Missing Codes

Step Resistance     RS            --    RAB /            --    8-bit Note 6

                                        (256)

                                  --    RAB /            --    7-bit Note 6

                                        (128)

Nominal             (| RABWC -    --    0.2    1.50           % MCP43X1 devices only
                                                              %
Resistance Match RABMEAN |) /     --    0.2    1.25           %

                    RABMEAN       --    0.2              1.0

                                  --    0.2              1.0  %

                    (| RBWWC -    --    0.25 1.75             % Code = Full Scale
                                        0.25 1.50             %
                    RBWMEAN |) /  --    0.25 1.25             %

                    RBWMEAN       --

                                  --    0.25 1.25             %

Wiper Resistance    RW            --    75     160             VDD = 5.5 V, IW = 2.0 mA, code = 00h

(Note 3, Note 4)                  --    75     300             VDD = 2.7 V, IW = 2.0 mA, code = 00h

Nominal             RAB/T         --    50               -- ppm/C TA = -20C to +70C
Resistance
Tempco                            --    100              -- ppm/C TA = -40C to +85C

                                  --    150              -- ppm/C TA = -40C to +125C

Ratiometeric        VWB/T         --    15               -- ppm/C Code = Midscale (80h or 40h)
Tempco

Note 1: Resistance is defined as the resistance between terminal A to terminal B.

2: INL and DNL are measured at VW with VA = VDD and VB = VSS.
3: MCP43X1 only.

4: MCP43X2 only, includes VWZSE and VWFSE.
5: Resistor terminals A, W and B's polarity with respect to each other is not restricted.

6: This specification by design.

7: Non-linearity is affected by wiper resistance (RW), which changes significantly over voltage and
      temperature.

8: The MCP43X1 is externally connected to match the configurations of the MCP43X2, and then tested.

9: POR/BOR is not rate dependent.

10: Supply current is independent of current through the resistor network.

2009 Microchip Technology Inc.                                                              DS22233A-page 5
MCP434X/436X

AC/DC CHARACTERISTICS (CONTINUED)

                            Standard Operating Conditions (unless otherwise specified)

                            Operating Temperature       40C  TA  +125C (extended)

DC Characteristics          All parameters apply across the specified operating ranges unless noted.

                            VDD = +2.7V to 5.5V, 5 k, 10 k, 50 k, 100 k devices.
                            Typical specifications represent values for VDD = 5.5V, TA = +25C.

Parameters          Sym     Min       Typ Max Units                                Conditions

Resistor Terminal VA,VW,VB  Vss       --   VDD          V Note 5, Note 6

Input Voltage

Range (Terminals

A, B and W)

Maximum current     IW            --  --           2.5  mA Note 6, Worst case current through

through A, W or B                                              wiper when wiper is either Full Scale or

                                                               Zero Scale.

Leakage current     IWL           --  100          --   nA MCP43X1 PxA = PxW = PxB = VSS

into A, W or B                    --  100          --   nA MCP43X2 PxB = PxW = VSS

Note 1: Resistance is defined as the resistance between terminal A to terminal B.

2: INL and DNL are measured at VW with VA = VDD and VB = VSS.
3: MCP43X1 only.

4: MCP43X2 only, includes VWZSE and VWFSE.
5: Resistor terminals A, W and B's polarity with respect to each other is not restricted.

6: This specification by design.

7: Non-linearity is affected by wiper resistance (RW), which changes significantly over voltage and
      temperature.

8: The MCP43X1 is externally connected to match the configurations of the MCP43X2, and then tested.

9: POR/BOR is not rate dependent.

10: Supply current is independent of current through the resistor network.

DS22233A-page 6                                                                     2009 Microchip Technology Inc.
                                                                  MCP434X/436X

AC/DC CHARACTERISTICS (CONTINUED)

                                  Standard Operating Conditions (unless otherwise specified)

                                  Operating Temperature      40C  TA  +125C (extended)

DC Characteristics                All parameters apply across the specified operating ranges unless noted.

                                  VDD = +2.7V to 5.5V, 5 k, 10 k, 50 k, 100 k devices.
                                  Typical specifications represent values for VDD = 5.5V, TA = +25C.

Parameters           Sym          Min    Typ Max Units                             Conditions

Full Scale Error     VWFSE        -6.0   -0.1            --  LSb 5 k 8-bit 3.0V  VDD  5.5V
(MCP43X1 only)
(8-bit code = 100h,               -4.0   -0.1            --  LSb                   7-bit 3.0V  VDD  5.5V
7-bit code = 80h)
                                  -3.5   -0.1            --  LSb 10 k 8-bit 3.0V  VDD  5.5V

                                  -2.0   -0.1            --  LSb                   7-bit 3.0V  VDD  5.5V

                                  -0.8   -0.1            --  LSb 50 k 8-bit 3.0V  VDD  5.5V

                                  -0.5   -0.1            --  LSb                   7-bit 3.0V  VDD  5.5V

                                  -0.5   -0.1            --  LSb 100 k 8-bit 3.0V  VDD  5.5V

                                  -0.5   -0.1            --  LSb                   7-bit 3.0V  VDD  5.5V

Zero Scale Error     VWZSE        --     +0.1  +6.0          LSb 5 k 8-bit 3.0V  VDD  5.5V
(MCP43X1 only)
(8-bit code = 00h,                --     +0.1 +3.0 LSb                             7-bit 3.0V  VDD  5.5V
7-bit code = 00h)
                                  --     +0.1  +3.5          LSb 10 k 8-bit 3.0V  VDD  5.5V

                                  --     +0.1 +2.0 LSb                             7-bit 3.0V  VDD  5.5V

                                  --     +0.1  +0.8          LSb 50 k 8-bit 3.0V  VDD  5.5V

                                  --     +0.1 +0.5 LSb                             7-bit 3.0V  VDD  5.5V

                                  --     +0.1  +0.5          LSb 100 k 8-bit 3.0V  VDD  5.5V

                                  --     +0.1 +0.5 LSb                             7-bit 3.0V  VDD  5.5V

Potentiometer        INL          -1     0.5            +1  LSb 8-bit 3.0V  VDD  5.5V

Integral                          -0.5   0.25 +0.5          LSb 7-bit MCP43X1 devices only

Non-linearity                                                                      (Note 2)

Potentiometer        DNL          -0.5   0.25 +0.5          LSb 8-bit             3.0V  VDD  5.5V
Differential                      -0.25  0.125 +0.25        LSb 7-bit             MCP43X1 devices only
Non-linearity
                                                                                   (Note 2)

Bandwidth -3 dB      BW           --     2               --  MHz 5 k 8-bit Code = 80h

(See Figure 2-54,                 --     2               --  MHz                   7-bit Code = 40h

load = 30 pF)                     --     1               --  MHz 10 k 8-bit Code = 80h

                                  --     1               --  MHz                   7-bit Code = 40h

                                  --     200             --  kHz 50 k 8-bit Code = 80h

                                  --     200             --  kHz                   7-bit Code = 40h

                                  --     100             --  kHz 100 k 8-bit Code = 80h

                                  --     100             --  kHz                   7-bit Code = 40h

Note 1: Resistance is defined as the resistance between terminal A to terminal B.

2: INL and DNL are measured at VW with VA = VDD and VB = VSS.
3: MCP43X1 only.

4: MCP43X2 only, includes VWZSE and VWFSE.
5: Resistor terminals A, W and B's polarity with respect to each other is not restricted.

6: This specification by design.

7: Non-linearity is affected by wiper resistance (RW), which changes significantly over voltage and
      temperature.

8: The MCP43X1 is externally connected to match the configurations of the MCP43X2, and then tested.

9: POR/BOR is not rate dependent.

10: Supply current is independent of current through the resistor network.

2009 Microchip Technology Inc.                                                              DS22233A-page 7
MCP434X/436X

AC/DC CHARACTERISTICS (CONTINUED)

                           Standard Operating Conditions (unless otherwise specified)

                           Operating Temperature  40C  TA  +125C (extended)

DC Characteristics         All parameters apply across the specified operating ranges unless noted.

                           VDD = +2.7V to 5.5V, 5 k, 10 k, 50 k, 100 k devices.
                           Typical specifications represent values for VDD = 5.5V, TA = +25C.

Parameters          Sym    Min     Typ Max Units                                   Conditions

Rheostat Integral   R-INL   -1.5   0.5  +1.5     LSb 5 k 8-bit 5.5V, IW = 900 A
Non-linearity              -8.25   +4.5  +8.25
MCP43X1                                           LSb                              3.0V, IW = 480 A
(Note 4, Note 8)           -1.125
MCP43X2 devices             -6.0                                                   (Note 7)
only (Note 4)
                                   0.5  +1.125   LSb                              7-bit 5.5V, IW = 900 A
                                   +4.5   +6.0
                                                  LSb                              3.0V, IW = 480 A

                                                                                   (Note 7)

                           -1.5    0.5  +1.5     LSb 10 k 8-bit 5.5V, IW = 450 A

                           -5.5    +2.5 +5.5      LSb                              3.0V, IW = 240 A
                                                                                   (Note 7)

                           -1.125 0.5 +1.125 LSb                                  7-bit 5.5V, IW = 450 A

                           -4.0    +2.5 +4.0      LSb                                       3.0V, IW = 240 A
                                                                                            (Note 7)

                           -1.5    0.5  +1.5     LSb 50 k 8-bit 5.5V, IW = 90 A

                           -2.0    +1    +2.0 LSb                                  3.0V, IW = 48 A
                                                                                   (Note 7)

                           -1.125  0.5 +1.125 LSb                                 7-bit 5.5V, IW = 90 A
                            -1.5
                                   +1    +1.5 LSb                                           3.0V, IW = 48 A
                                                                                            (Note 7)

                           -1.0    0.5  +1.0     LSb 100 k 8-bit 5.5V, IW = 45 A

                           -1.5 +0.25 +1.5 LSb                                     3.0V, IW = 24 A
                                                                                   (Note 7)

                           -0.8    0.5 +0.8 LSb                                   7-bit 5.5V, IW = 45 A

                           -1.125 +0.25 +1.125 LSb                                          3.0V, IW = 24 A
                                                                                            (Note 7)

Note 1: Resistance is defined as the resistance between terminal A to terminal B.

2: INL and DNL are measured at VW with VA = VDD and VB = VSS.
3: MCP43X1 only.

4: MCP43X2 only, includes VWZSE and VWFSE.
5: Resistor terminals A, W and B's polarity with respect to each other is not restricted.

6: This specification by design.

7: Non-linearity is affected by wiper resistance (RW), which changes significantly over voltage and
      temperature.

8: The MCP43X1 is externally connected to match the configurations of the MCP43X2, and then tested.

9: POR/BOR is not rate dependent.

10: Supply current is independent of current through the resistor network.

DS22233A-page 8                                                                     2009 Microchip Technology Inc.
                                                                  MCP434X/436X

AC/DC CHARACTERISTICS (CONTINUED)

                                  Standard Operating Conditions (unless otherwise specified)

                                  Operating Temperature      40C  TA  +125C (extended)

DC Characteristics                All parameters apply across the specified operating ranges unless noted.

                                  VDD = +2.7V to 5.5V, 5 k, 10 k, 50 k, 100 k devices.
                                  Typical specifications represent values for VDD = 5.5V, TA = +25C.

Parameters          Sym           Min     Typ Max Units                            Conditions

Rheostat            R-DNL          -0.5   0.25   +0.5       LSb 5 k 8-bit 5.5V, IW = 900 A
Differential                       -1.0   +0.5    +1.0
Non-linearity                     -0.375  0.25  +0.375      LSb                   3.0V (Note 7)
MCP43X1                           -0.75   +0.5   +0.75
(Note 4, Note 8)                   -0.5   0.25   +0.5       LSb                   7-bit 5.5V, IW = 900 A
MCP43X2 devices                    -1.0   +0.25   +1.0
only                              -0.375  0.25  +0.375      LSb                   3.0V (Note 7)
(Note 4)                          -0.75   +0.5   +0.75
                                                             LSb 10 k 8-bit 5.5V, IW = 450 A

                                                             LSb                   3.0V (Note 7)

                                                             LSb                   7-bit 5.5V, IW = 450 A

                                                             LSb                   3.0V (Note 7)

                                  -0.5    0.25 +0.5         LSb 50 k 8-bit 5.5V, IW = 90 A

                                  -0.5 0.25 +0.5 LSb                              3.0V (Note 7)

                                  -0.375 0.25 +0.375 LSb                          7-bit 5.5V, IW = 90 A
                                  -0.375 0.25 +0.375 LSb                                   3.0V (Note 7)

                                  -0.5    0.25 +0.5         LSb 100 k 8-bit 5.5V, IW = 45 A

                                  -0.5 0.25 +0.5 LSb                              3.0V (Note 7)

                                  -0.375 0.25 +0.375 LSb                          7-bit 5.5V, IW = 45 A
                                  -0.375 0.25 +0.375 LSb                                   3.0V (Note 7)

Capacitance (PA)    CAW           --      75             --  pF f =1 MHz, Code = Full Scale

Capacitance (Pw)    CW            --      120            --  pF f =1 MHz, Code = Full Scale

Capacitance (PB)    CBW           --      75             --  pF f =1 MHz, Code = Full Scale

Note 1: Resistance is defined as the resistance between terminal A to terminal B.

2: INL and DNL are measured at VW with VA = VDD and VB = VSS.
3: MCP43X1 only.

4: MCP43X2 only, includes VWZSE and VWFSE.
5: Resistor terminals A, W and B's polarity with respect to each other is not restricted.

6: This specification by design.

7: Non-linearity is affected by wiper resistance (RW), which changes significantly over voltage and
      temperature.

8: The MCP43X1 is externally connected to match the configurations of the MCP43X2, and then tested.

9: POR/BOR is not rate dependent.

10: Supply current is independent of current through the resistor network.

2009 Microchip Technology Inc.                                                              DS22233A-page 9
MCP434X/436X

AC/DC CHARACTERISTICS (CONTINUED)

                          Standard Operating Conditions (unless otherwise specified)

                          Operating Temperature            40C  TA  +125C (extended)

DC Characteristics        All parameters apply across the specified operating ranges unless noted.

                          VDD = +2.7V to 5.5V, 5 k, 10 k, 50 k, 100 k devices.
                          Typical specifications represent values for VDD = 5.5V, TA = +25C.

Parameters          Sym   Min         Typ Max Units                                Conditions

Digital Inputs/Outputs (CS, SDI, SDO, SCK, WP, RESET)

Schmitt Trigger     VIH   0.45 VDD --                  --  V 2.7V  VDD  5.5V
High Input                                                         (Allows 2.7V Digital VDD with
Threshold                                                          5V Analog VDD)

Schmitt Trigger           0.5 VDD     --               --  V 1.8V  VDD  2.7V
Low Input
Threshold           VIL           --  -- 0.2VDD            V

Hysteresis of       VHYS          --  0.1VDD --            V
Schmitt Trigger     VIHH
Inputs                    8.5         --  12.5 (6)         V Threshold for WiperLockTM Technology

High Voltage Input
Entry Voltage

High Voltage Input  VIHH          --  --  VDD +            V
Exit Voltage
                                          0.8V

High Voltage Limit  VMAX          --  --  12.5 (6)         V Pin can tolerate VMAX or less.

Output Low          VOL   VSS         -- 0.3VDD            V IOL = 5 mA, VDD = 5.5V
Voltage (SDO)
                          VSS         -- 0.3VDD            V IOL = 1 mA, VDD = 1.8V

Output High         VOH   0.7VDD      --  VDD              V IOH = -2.5 mA, VDD = 5.5V
Voltage (SDO)
                          0.7VDD      --  VDD              V IOL = -1 mA, VDD = 1.8V

Note 1: Resistance is defined as the resistance between terminal A to terminal B.

2: INL and DNL are measured at VW with VA = VDD and VB = VSS.
3: MCP43X1 only.

4: MCP43X2 only, includes VWZSE and VWFSE.
5: Resistor terminals A, W and B's polarity with respect to each other is not restricted.

6: This specification by design.

7: Non-linearity is affected by wiper resistance (RW), which changes significantly over voltage and
      temperature.

8: The MCP43X1 is externally connected to match the configurations of the MCP43X2, and then tested.

9: POR/BOR is not rate dependent.

10: Supply current is independent of current through the resistor network.

DS22233A-page 10                                                                   2009 Microchip Technology Inc.
                                                                    MCP434X/436X

AC/DC CHARACTERISTICS (CONTINUED)

                                  Standard Operating Conditions (unless otherwise specified)

                                  Operating Temperature      40C  TA  +125C (extended)

DC Characteristics                All parameters apply across the specified operating ranges unless noted.

                                  VDD = +2.7V to 5.5V, 5 k, 10 k, 50 k, 100 k devices.
                                  Typical specifications represent values for VDD = 5.5V, TA = +25C.

Parameters          Sym           Min  Typ Max Units                               Conditions

Weak Pull-up        IPU           --   --    1.75            mA Internal VDD pull-up, VIHH pull-down,
Current
                                                                    VDD = 5.5V, VCS = 12.5V
CS Pull-up /
Pull-down                         --   170               --  A CS pin, VDD = 5.5V, VCS = 3V
Resistance
                    RCS           --   16                --  k VDD = 5.5V, VCS = 3V

RESET Pull-up       RRESET        --   16                --  k VDD = 5.5V, VRESET = 0V
Resistance

Input Leakage       IIL           -1   --                1   A VIN = VDD (all pins) and
Current
                                                                    VIN = VSS (all pins except RESET)

Pin Capacitance     CIN, COUT     --   10                --  pF fC = 20 MHz

RAM (Wiper, TCON) Value

Value Range         N             0h   --    1FFh hex 8-bit device

                                  0h   --    1FFh hex 7-bit device

TCON POR/BOR                           1FF                   hex All Terminals connected
Setting

EEPROM

Endurance           Endurance     --   1M                -- Cycles

EEPROM Range        N             0h   --    1FFh hex

Initial NV Wiper    N                  080h                  hex 8-bit             WiperLock Technology = Off
                                       040h                  hex 7-bit             WiperLock Technology = Off
POR/BOR Setting

Initial EEPROM      N                  000h                  hex

POR/BOR Setting

EEPROM              tWC           --   3                 10  ms

Programming

Write Cycle Time

Power Requirements

Power Supply        PSS           --   0.0015 0.0035 %/% 8-bit VDD = 2.7V to 5.5V,
Sensitivity
(MCP43X1)                                                                          VA = 2.7V, Code = 80h

                                  --   0.0015 0.0035 %/% 7-bit VDD = 2.7V to 5.5V,

                                                                                   VA = 2.7V, Code = 40h

Note 1: Resistance is defined as the resistance between terminal A to terminal B.

2: INL and DNL are measured at VW with VA = VDD and VB = VSS.
3: MCP43X1 only.

4: MCP43X2 only, includes VWZSE and VWFSE.
5: Resistor terminals A, W and B's polarity with respect to each other is not restricted.

6: This specification by design.

7: Non-linearity is affected by wiper resistance (RW), which changes significantly over voltage and
      temperature.

8: The MCP43X1 is externally connected to match the configurations of the MCP43X2, and then tested.

9: POR/BOR is not rate dependent.

10: Supply current is independent of current through the resistor network.

2009 Microchip Technology Inc.                                                           DS22233A-page 11
MCP434X/436X

1.1 SPI Mode Timing Waveforms and Requirements

RESET                   tRST   tRSTD
SCK

  Wx

FIGURE 1-1:             RESET Waveforms.

TABLE 1-1: RESET TIMING

                               Standard Operating Conditions (unless otherwise specified)

                               Operating Temperature      40C  TA  +125C (extended)

Timing Characteristics         All parameters apply across the specified operating ranges unless noted.

                               VDD = +2.7V to 5.5V, 5 k, 10 k, 50 k, 100 k devices.
                               Typical specifications represent values for VDD = 5.5V, TA = +25C.

Parameters              Sym    Min        Typ Max Units       Conditions

RESET pulse width       tRST   50         --          --  ns

RESET rising edge       tRSTD  --         --          20  ns

normal mode (Wiper

driving and SPI
interface operational)

DS22233A-page 12                                              2009 Microchip Technology Inc.
                                                                               MCP434X/436X

                  VIH                          VIHH
   CS
                                               VIL                                          VIH
   SCK                                                                                      84

                       70              72

                                                                                    83

                           71                                         79       78
                        80

   SDO                                 MSb             BIT6 - - - - - -1       LSb

                                               75, 76                                   77

   SDI                            MSb IN               BIT6 - - - -1           LSb IN

                                           74
                                  73

FIGURE 1-2:            SPI Timing Waveform (Mode = 11).

TABLE 1-2: SPI REQUIREMENTS (MODE = 11)

#                      Characteristic                   Symbol            Min Max Units          Conditions
                                                          FSCK
   SCK Input Frequency                                                    --        10 MHz VDD = 2.7V to 5.5V
                                                       TcsA2scH
                                                          TscH            --        1 MHz VDD = 1.8V to 2.7V

70 CS Active (VIL or VIHH) to SCK input                   TscL            60        -- ns
71 SCK input high time
                                                       TDIV2scH           45        -- ns VDD = 2.7V to 5.5V

                                                       TscH2DIL           500       -- ns VDD = 1.8V to 2.7V
                                                       TcsH2DOZ
72 SCK input low time                                  TscL2DOV           45        -- ns VDD = 2.7V to 5.5V

                                                       TscH2csI           500       -- ns VDD = 1.8V to 2.7V

73 Setup time of SDI input to SCK edge                 TcsA2csI           10        -- ns VDD = 2.7V to 5.5V

                                                                          20        -- ns VDD = 1.8V to 2.7V

74 Hold time of SDI input from SCK edge                                   20        -- ns

77 CS Inactive (VIH) to SDO output hi-impedance                           --        50 ns Note 1
80 SDO data output valid after SCK edge
                                                                          --        70 ns VDD = 2.7V to 5.5V

                                                                                    170 ns VDD = 1.8V to 2.7V

83 CS Inactive (VIH) after SCK edge                                      100       -- ns VDD = 2.7V to 5.5V

84 Hold time of CS Inactive (VIH) to                                     1             ms VDD = 1.8V to 2.7V
        CS Active (VIL or VIHH)
                                                                          50        -- ns
Note 1: This specification by design.

2009 Microchip Technology Inc.                                                                 DS22233A-page 13
MCP434X/436X

   CS   VIH                                   VIHH                                              VIH
   SCK            82                          VIL                                                84
                     70                                                            83

                              71       72                        80
                             MSb
   SDO                                        BIT6 - - - - - -1          LSb

                         73           75, 76                                       77

   SDI                       MSb IN           BIT6 - - - -1              LSb IN

FIGURE 1-3:                     74

                  SPI Timing Waveform (Mode = 00).

TABLE 1-3: SPI REQUIREMENTS (MODE = 00)

#                 Characteristic                                 Symbol       Min Max Units          Conditions

       SCK Input Frequency                                       FSCK         --   10 MHz VDD = 2.7V to 5.5V
                                                                                   1 MHz VDD = 1.8V to 2.7V
70 CS Active (VIL or VIHH) to SCK input                                       --   -- ns
71 SCK input high time
                                                             TcsA2scH 60           -- ns VDD = 2.7V to 5.5V
72 SCK input low time                                                              -- ns VDD = 1.8V to 2.7V
                                                                 TscH         45   -- ns VDD = 2.7V to 5.5V
73 Setup time of SDI input to SCK edge                                             -- ns VDD = 1.8V to 2.7V
                                                                              500  -- ns

                                                                 TscL         45

                                                                              500

                                                             TDIV2scH         10

74 Hold time of SDI input from SCK edge                      TscH2DIL         20   -- ns

77 CS Inactive (VIH) to SDO output hi-impedance TcsH2DOZ                      --   50 ns Note 1

80 SDO data output valid after SCK edge                      TscL2DOV         --   70 ns VDD = 2.7V to 5.5V

                                                                                   170 ns VDD = 1.8V to 2.7V

82 SDO data output valid after                               TssL2doV         --   85 ns

   CS Active (VIL or VIHH)

83 CS Inactive (VIH) after SCK edge                          TscH2csI         100  -- ns VDD = 2.7V to 5.5V

                                                                              1    ms VDD = 1.8V to 2.7V

84 Hold time of CS Inactive (VIH) to                         TcsA2csI         50   -- ns
       CS Active (VIL or VIHH)

Note 1: This specification by design.

DS22233A-page 14                                                                   2009 Microchip Technology Inc.
                                                MCP434X/436X

TEMPERATURE CHARACTERISTICS

Electrical Specifications: Unless otherwise indicated, VDD = +2.7V to +5.5V, VSS = GND.

Parameters                        Sym  Min  Typ Max Units                                Conditions

Temperature Ranges                TA   -40  -- +125 C
Specified Temperature Range
Operating Temperature Range       TA   -40  -- +125 C
Storage Temperature Range
Thermal Package Resistances       TA   -65  -- +150 C
Thermal Resistance, 14L-TSSOP
Thermal Resistance, 20L-QFN       JA   --   100 -- C/W
Thermal Resistance, 20L-TSSOP
                                  JA   --   43  -- C/W

                                  JA   --   90  -- C/W

2009 Microchip Technology Inc.                                                         DS22233A-page 15
MCP434X/436X

NOTES:

DS22233A-page 16   2009 Microchip Technology Inc.
                                                                                                                                         MCP434X/436X

2.0 TYPICAL PERFORMANCE CURVES

Note:                                     The graphs and tables provided following this note are a statistical summary based on a limited number of
                                          samples and are provided for informational purposes only. The performance characteristics listed herein
                                          are not tested or guaranteed. In some graphs or tables, the data presented may be outside the specified
                                          operating range (e.g., outside specified power supply range) and therefore outside the warranted range.

Note: Unless otherwise indicated, TA = +25C, VDD = 5V, VSS = 0V.

                                700                                                                                                 250                                            1000

Operating Current (IDD) (A)    650         2.7V -40C                                                                                                                             800

                                600         2.7V 25C

                                550         2.7V 85C                                                                               200                                            600
                                500         2.7V 125C
                                450         5.5V -40C                                                        RCS (kOhms)                                                          400
                                            5.5V 25C
                                400                                                                                                 150                                       ICS  200    ICS (A)
                                            5.5V 85C

                                350         5.5V 125C                                                                                                                             0

                                300                                                                                                 100                                            -200

                                250

                                200                                                                                                                                                -400

                                150                                                                                                 50                                             -600

                                100                                                                                                                                                -800
                                                                                                                                                                                   -1000
                                50                                                                                                                               RCS

                                0                                                                                                   0

                                     0.00 2.00 4.00 6.00 8.00                                    10.00 12.00                             2 3 4 5 6 7 8 9 10
                                                                 fSCK (MHz)                                                                                      VCS (V)

FIGURE 2-1:                                             Device Current (IDD) vs. SPI                          FIGURE 2-4:                                      CS Pull-up/Pull-down

Frequency (fSCK) and Ambient Temperature                                                                      Resistance (RCS) and Current (ICS) vs. CS Input
                                                                                                              Voltage (VCS) (VDD = 5.5V).
(VDD = 2.7V and 5.5V).

                                3.0                                                                                                 12

Standby Current (Istby) (A)    2.5                                                                           CS VPP Threshold (V)  10

                                                                                 5.5V                                                                  5.5V Entry 2.7V Entry

                                2.0                                                                                                  8

                                1.5                                                                                                 6    5.5V Exit

                                1.0                                                                                                 4

                                0.5                         2.7V                                                                                    2.7V Exit

                                                                                                                                    2

                                0.0                                                                                                 0
                                                                                                                                     -40 -20
                                     -40                25                             85        125                                          0 20 40 60 80 100 120
                                                                                                                                              Ambient Temperature (C)
                                            Ambient Temperature (C)

FIGURE 2-2:                                             Device Current (ISHDN) and                            FIGURE 2-5:                                      CS High Input Entry/Exit

VDD. (CS = VDD) vs. Ambient Temperature.                                                                      Threshold vs. Ambient Temperature and VDD.

                                700.0

EE Write Current (Iwrite) (A)  600.0

                                500.0                       5.5V

                                400.0

                                300.0

                                200.0                                                  2.7V

                                100.0

                                       -40              25                                   85  125

                                            Ambient Temperature (C)

FIGURE 2-3:                                             Write Current (IWRITE) vs.

Ambient Temperature and VDD.

2009 Microchip Technology Inc.                                                                                                                                              DS22233A-page 17
MCP434X/436X

Note: Unless otherwise indicated, TA = +25C, VDD = 5V, VSS = 0V.

Wiper Resistance (RW)120             -40C Rw   25C Rw     85C Rw                    0.3                       Error (LSb)                                     120      -40C Rw     25C Rw        85C Rw   125C Rw   1.25
    (ohms)           100             -40C INL  25C INL    85C INL                                                                        Wiper Resistance (RW)100      -40C INL    25C INL       85C INL  125C INL  0.75
                                     -40C DNL  25C DNL    85C DNL      125C Rw                                                                                         -40C DNL    25C DNL       85C DNL  125C DNL
                      80                                               125C INL                                                              (ohms)            80
                      60                 DNL              INL                                                                                                                               INL
                                                                       125C DNL 0.2
                                                                                                                                                                                                                                   Error (LSb)
                                                                                    0.1

                                                                                                                                                                                                                    0.25

                                                                                 0

                                                                                                                                                                60                                                  -0.25

                                                                                 -0.1

                          40                                                                                                                                    40                      -40C             DNL       -0.75

                                     85C -40C 25C               RW            -0.2                                                                                  125C 85C 25C           RW

                              125C

                          20                                                     -0.3                                                                           20                                                          -1.25
                                                                                                                                                                    0
                              0 32 64 96 128 160 192 224 256                                                                                                           32 64 96 128 160 192 224 256
                                          Wiper Setting (decimal)                                                                                                            Wiper Setting (decimal)

FIGURE 2-6:                                    5 k Pot Mode RW (),                                           FIGURE 2-9:                                                         5 k Rheo Mode RW (),

INL (LSb), DNL (LSb) vs. Wiper Setting and                                                                     INL (LSb), DNL (LSb) vs. Wiper Setting and

Ambient Temperature (VDD = 5.5V).                                                                              Ambient Temperature (VDD = 5.5V).

                          300                                                                            0.3                                                  300      -40C Rw     25C Rw        85C Rw   125C Rw
                          260                                                                                                                                 260
                          220        -40C Rw      25C Rw  85C Rw       125C Rw                                                                                         -40C INL    25C INL       85C INL  125C INL  6
                          180
Wiper Resistance (RW)     140        -40C INL 25C INL     85C INL      125C INL                               Error (LSb)                                              -40C DNL 25C DNL 85C DNL 125C DNL
    (ohms)                100                                                                                                            Wiper Resistance (RW)
                                     -40C DNL 25C DNL 85C DNL 125C DNL 0.2
                           60                                                                                                                (ohms)
                           20                             INL                                                                                                 220                                         INL

                                0    DNL                                                                 0.1                                                                                                        4              Error (LSb)

                                                                                                                                                              180

                                                                                                         0                                                    140                                                   2

                                                          RW                                             -0.1                                                                                    RW

                                                          125C                                                                                               100

                                                                                                         -0.2                                                                            -40C                      0

                                   -40C 25C     85C                                                                                                          60                 25C

                                                                                                                                                                       125C 85C                DNL

                                                                                                         -0.3                                                   20                                                  -2

                                     32 64 96 128 160 192 224 256                                                                                                   0 32 64 96 128 160 192 224 256
                                           Wiper Setting (decimal)                                                                                                               Wiper Setting (decimal)

FIGURE 2-7:                                    5 k Pot Mode RW (),                                           FIGURE 2-10:                                                        5 k Rheo Mode RW (),

INL (LSb), DNL (LSb) vs. Wiper Setting and                                                                     INL (LSb), DNL (LSb) vs. Wiper Setting and

Ambient Temperature (VDD = 3.0V).                                                                              Ambient Temperature (VDD = 3.0V).

                          5300                                                                                             6000

Nominal Resistance (RAB)  5250                                                                                             5000
    (Ohms)
                                                                                                   2.7V        RWB (Ohms)  4000

                          5200

                                                                                                                           3000

                          5150

                          5100                                             5.5V                                            2000                                                                                                        -40C
                                                                                                                                                                                                                                       25C
                          5050                 0          40           80                                120               1000                                                                                                        85C
                                -40                                                                                                                                                                                                    125C
                                                                                                                                0
                                                                                                                                   0                                   32 64 96 128 160 192 224 256
                                                                                                                                                                                 Wiper Setting (decimal)
                                               Ambient Temperature (C)

FIGURE 2-8:                                    5 k Nominal Resistance                                        FIGURE 2-11:                                                        5 k RWB () vs. Wiper

() vs. Ambient Temperature and VDD.                                                                            Setting and Ambient Temperature.

DS22233A-page 18                                                                                                                                                                         2009 Microchip Technology Inc.
                                                                   MCP434X/436X

Note: Unless otherwise indicated, TA = +25C, VDD = 5V, VSS = 0V.

FIGURE 2-12:  5 k Low-Voltage             FIGURE 2-15:           5 k Low-Voltage

Decrement Wiper Settling Time (VDD = 2.7V)  Increment Wiper Settling Time (VDD = 2.7V)
(1 s/Div).                                 (1 s/Div).

FIGURE 2-13:  5 k Low-Voltage             FIGURE 2-16:           5 k Low-Voltage

Decrement Wiper Settling Time (VDD = 5.5V)  Increment Wiper Settling Time (VDD = 5.5V)
(1 s/Div).                                 (1 s/Div).

FIGURE 2-14:  5 k Power-Up Wiper

Response Time (20 ms/Div).

2009 Microchip Technology Inc.                                   DS22233A-page 19
MCP434X/436X

Note: Unless otherwise indicated, TA = +25C, VDD = 5V, VSS = 0V.

Wiper Resistance (RW)     120    -40C Rw    25C Rw     85C Rw                       0.3         Error (LSb)                                     120      -40C Rw   25C Rw        85C Rw   125C Rw    1
    (ohms)                100    -40C INL   25C INL    85C INL                                                             Wiper Resistance (RW)100      -40C INL  25C INL       85C INL  125C INL   0.5
                                 -40C DNL   25C DNL    85C DNL         125C Rw                                                                           -40C DNL  25C DNL       85C DNL  125C DNL
                           80                                          125C INL                                                (ohms)            80
                           60          DNL             INL                                                                                       60                         INL                                         Error (LSb)
                                                                       125C DNL 0.2

                                                                                    0.1

                                                                                 0                                                                                                                   0

                                                                                 -0.1

                          40              25C -40C                                                                                              40                                            DNL  -0.5
                                                                                                                                                                                          RW
                                                            RW                   -0.2                                                                           85C 25C -40C
                                                                                                                                                         125C
                               125C 85C

                          20                                                     -0.3                                                             20                                                            -1
                                                                                                                                                      0
                               0 25 50 75 100 125 150 175 200 225 250                                                                                    32 64 96 128 160 192 224 256
                                           Wiper Setting (decimal)                                                                                             Wiper Setting (decimal)

FIGURE 2-17:                                10 k Pot Mode RW (),                              FIGURE 2-20:                                                       10 k Rheo Mode RW (),

INL (LSb), DNL (LSb) vs. Wiper Setting and                                                      INL (LSb), DNL (LSb) vs. Wiper Setting and

Ambient Temperature (VDD = 5.5V).                                                               Ambient Temperature (VDD = 5.5V).

                          300                                                    0.3                                                              300    -40C Rw   25C Rw        85C Rw   125C Rw    4
                          260                                                                                                                     260
                                 -40C Rw    25C Rw     85C Rw          125C Rw                                                                    220    -40C INL 25C INL        85C INL  125C INL

Wiper Resistance (RW)            -40C INL 25C INL      85C INL         125C INL                 Error (LSb)                                              -40C DNL 25C DNL        85C DNL  125C DNL   3
    (ohms)                                                                                                                 Wiper Resistance (RW)
                                 -40C DNL 25C DNL 85C DNL 125C DNL 0.2                                                                                                                    INL
                                                                                                                               (ohms)
                          220          DNL             INL                       0.1                                                                                                                 2                  Error (LSb)

                          180                                                                                                                     180
                                                                                             0                                                                                                                       1

                          140                                                                                                                     140

                          100                          RW                        -0.1                                                                                                                                0
                                                                                                                                                  100

                          60                                                     -0.2                                                             60                      -40C  DNL RW              -1

                                                -40C

                               125C 85C 25C                                                                                                           125C 85C 25C

                          20                                                     -0.3                                                             20                                                 -2

                               0 32 64 96 128 160 192 224 256                                                                                          0 25 50 75 100 125 150 175 200 225 250
                                            Wiper Setting (decimal)                                                                                                Wiper Setting (decimal)

FIGURE 2-18:                                10 k Pot Mode RW (),                              FIGURE 2-21:                                                       10 k Rheo Mode RW (),

INL (LSb), DNL (LSb) vs. Wiper Setting and                                                      INL (LSb), DNL (LSb) vs. Wiper Setting and

Ambient Temperature (VDD = 3.0V).                                                               Ambient Temperature (VDD = 3.0V).

                          10250                                                                             12000

Nominal Resistance (RAB)  10200                                                                             10000
    (Ohms)
                                                                                                RWB (Ohms)  8000

                          10150                                  2.7V                                       6000
                          10100                       5.5V
                          10050                                                                             4000                                                                                                      -40C
                                                                                                                                                                                                                      25C
                          10000             0          40              80           120                     2000                                                                                                      85C
                                  -40                                                                                                                                                                                 125C
                                                                                                                0
                                                                                                                    0                                    32 64 96 128 160 192 224 256
                                                                                                                                                                  Wiper Setting (decimal)
                                           Ambient Temperature (C)

FIGURE 2-19:                                10 k Nominal Resistance                           FIGURE 2-22:                                                       10 k RWB () vs. Wiper

() vs. Ambient Temperature and VDD.                                                             Setting and Ambient Temperature.

DS22233A-page 20                                                                                                                                                    2009 Microchip Technology Inc.
                                                                   MCP434X/436X

Note: Unless otherwise indicated, TA = +25C, VDD = 5V, VSS = 0V.

FIGURE 2-23:  10 k Low-Voltage            FIGURE 2-25:           10 k Low-Voltage

Decrement Wiper Settling Time (VDD = 2.7V)  Increment Wiper Settling Time (VDD = 2.7V)
(1 s/Div).                                 (1 s/Div).

FIGURE 2-24:  10 k Low-Voltage            FIGURE 2-26:           10 k Low-Voltage

Decrement Wiper Settling Time (VDD = 5.5V)  Increment Wiper Settling Time (VDD = 5.5V)
(1 s/Div).                                 (1 s/Div).

2009 Microchip Technology Inc.                                   DS22233A-page 21
MCP434X/436X

Note: Unless otherwise indicated, TA = +25C, VDD = 5V, VSS = 0V.

Wiper Resistance (RW)120         -40C Rw     25C Rw       85C Rw                              0.3  Error (LSb)                                     120      -40C Rw   25C Rw        85C Rw   125C Rw       0.3
    (ohms)           100         -40C INL    25C INL      85C INL                                                             Wiper Resistance (RW)100      -40C INL  25C INL       85C INL  125C INL      0.2
                                 -40C DNL    25C DNL      85C DNL                125C Rw                                                                    -40C DNL  25C DNL       85C DNL  125C DNL
                      80                                                         125C INL                                         (ohms)            80
                      60                                  INL                                                                                       60                              INL
                                                                                 125C DNL 0.2
                                       DNL                                                                                                                  DNL                                            0.1           Error (LSb)
                                                                                              0.1

                                                                                           0                                                                                                               0

                                                                                           -0.1                                                                                                            -0.1

                          40           25C  -40C                      RW                 -0.2                                                      40 125C 85C 25C -40C                RW            -0.2
                                                                                           -0.3
                               125C 85C

                          20                                                                                                                         20                                                            -0.3
                                                                                                                                                         0
                               0 32 64 96 128 160 192 224 256                                                                                               32 64 96 128 160 192 224 256
                                           Wiper Setting (decimal)                                                                                                Wiper Setting (decimal)

FIGURE 2-27:                                 50 k Pot Mode RW (),                                FIGURE 2-30:                                                       50 k Rheo Mode RW (),

INL (LSb), DNL (LSb) vs. Wiper Setting and                                                         INL (LSb), DNL (LSb) vs. Wiper Setting and

Ambient Temperature (VDD = 5.5V).                                                                  Ambient Temperature (VDD = 5.5V).

                          300    -40C Rw     25C Rw                     85C Rw   125C Rw   0.3                                                     300      -40C Rw   25C Rw        85C Rw   125C Rw   1
                          260                                                                                                                      260      -40C INL  25C INL       85C INL  125C INL  0.75
Wiper Resistance (RW)            -40C INL 25C INL                       85C INL  125C INL          Error (LSb)                                     220      -40C DNL  25C DNL       85C DNL  125C DNL  0.5
    (ohms)                                                                                                                    Wiper Resistance (RW)180
                                 -40C DNL 25C DNL 85C DNL 125C DNL 0.2                                                                                          DNL          INL
                                                                                                                                  (ohms)
                          220          DNL                              INL                0.1

                                                                                                                                                                                                       0.25              Error (LSb)

                          180                                                                                                                                                                          0
                                                                                             0
                                                                                                                                                   140                                                 -0.25
                          140

                          100                                           RW                 -0.1                                                    100                              RW

                                                                                                                                                                                                       -0.5

                          60                       -40C                                   -0.2                                                      60                      -40C

                                  125C 85C 25C                                                                                                           125C 85C 25C                            -0.75

                          20                                                               -0.3                                                      20                                                -1

                               0 32 64 96 128 160 192 224 256                                                                                            0 32 64 96 128 160 192 224 256
                                            Wiper Setting (decimal)                                                                                                   Wiper Setting (decimal)

FIGURE 2-28:                                 50 k Pot Mode RW (),                                FIGURE 2-31:                                                       50 k Rheo Mode RW (),

INL (LSb), DNL (LSb) vs. Wiper Setting and                                                         INL (LSb), DNL (LSb) vs. Wiper Setting and

Ambient Temperature (VDD = 3.0V).                                                                  Ambient Temperature (VDD = 3.0V).

                          50800                                                                                60000

Nominal Resistance (RAB)  50600                                                                                50000
    (Ohms)
                          50400                                                                                40000

                          50200                                                                    RWB (Ohms)  30000

                                                                  2.7V                                         20000                                                                                                     -40C
                                                                                                                                                                                                                         25C
                          50000                                                                                10000                                                                                                     85C
                                                                                                                                                                                                                         125C
                                                5.5V                                                                 0
                                                                                                                        0                                   32 64 96 128 160 192 224 256
                          49800                                                                                                                                      Wiper Setting (decimal)

                          49600

                          49400              0                          40       80           120
                                  -40

                                            Ambient Temperature (C)

FIGURE 2-29:                                 50 k Nominal Resistance                             FIGURE 2-32:                                                       50 k RWB () vs. Wiper

() vs. Ambient Temperature and VDD.                                                                Setting and Ambient Temperature.

DS22233A-page 22                                                                                                                                                       2009 Microchip Technology Inc.
                                                                   MCP434X/436X

Note: Unless otherwise indicated, TA = +25C, VDD = 5V, VSS = 0V.

FIGURE 2-33:  50 k Low-Voltage            FIGURE 2-35:           50 k Low-Voltage

Decrement Wiper Settling Time (VDD = 2.7V)  Increment Wiper Settling Time (VDD = 2.7V)
(1 s/Div).                                 (1 s/Div).

FIGURE 2-34:  50 k Low-Voltage            FIGURE 2-36:           50 k Low-Voltage

Decrement Wiper Settling Time (VDD = 5.5V)  Increment Wiper Settling Time (VDD = 5.5V)
(1 s/Div).                                 (1 s/Div).

2009 Microchip Technology Inc.                                   DS22233A-page 23
MCP434X/436X

Note: Unless otherwise indicated, TA = +25C, VDD = 5V, VSS = 0V.

Wiper Resistance (RW)120          -40C Rw   25C Rw     85C Rw                0.2  Error (LSb)                                     120      -40C Rw   25C Rw        85C Rw   125C Rw      0.3
    (ohms)           100          -40C INL  25C INL    85C INL                                               Wiper Resistance (RW)100      -40C INL  25C INL       85C INL  125C INL     0.2
                                  -40C DNL  25C DNL    85C DNL  125C Rw                                                                    -40C DNL  25C DNL       85C DNL  125C DNL
                      80                                        125C INL                                         (ohms)            80
                      60                               INL      125C DNL                                                           60                     INL

                                                                             0.1

                                       DNL                                                                                                 DNL                                           0.1            Error (LSb)

                                                                          0                                                                                                              0

                                                                                                                                                                                         -0.1

                          40           25C -40C                         -0.1                                                      40                      -40C           RW           -0.2
                                                                          -0.2
                                                       RW                                                                                  125C 85C 25C

                               125C 85C

                          20                                                                                                        20                                                            -0.3
                                                                                                                                        0
                               0 32 64 96 128 160 192 224 256                                                                              32 64 96 128 160 192 224 256
                                           Wiper Setting (decimal)                                                                               Wiper Setting (decimal)

FIGURE 2-37:                                100 k Pot Mode RW (),               FIGURE 2-40:                                                       100 k Rheo Mode RW

INL (LSb), DNL (LSb) vs. Wiper Setting and                                        (), INL (LSb), DNL (LSb) vs. Wiper Setting and

Ambient Temperature (VDD = 5.5V).                                                 Ambient Temperature (VDD = 5.5V).

                          300                                             0.2                                                     300      -40C Rw   25C Rw        85C Rw   125C Rw   0.6
                          260                                             0.15                                                    260      -40C INL  25C INL       85C INL
                          220     -40C Rw   25C Rw     85C Rw   125C Rw   0.1                                                     220      -40C DNL  25C DNL       85C DNL  125C INL
                          180     -40C INL  25C INL    85C INL  125C INL  0.05                                                    180
Wiper Resistance (RW)     140     -40C DNL  25C DNL    85C DNL  125C DNL  0       Error (LSb)                                     140      DNL              INL             125C DNL 0.4
    (ohms)                100                                             -0.05                              Wiper Resistance (Rw)100
                                       DNL             INL                -0.1                                                                                                        0.2               Error (LSb)
                                                                                                                 (ohms)
                                                       RW                                                                                                                             0

                                                                                                                                                                   RW                 -0.2

                          60                    -40C                     -0.15                                                     60                      -40C                     -0.4
                                                                          -0.2
                          20   125C 85C 25C                                                                                             125C 85C 25C

                                                                                                                                    20                                                -0.6

                               0 32 64 96 128 160 192 224 256                                                                           0 32 64 96 128 160 192 224 256
                                           Wiper Setting (decimal)                                                                                  Wiper Setting (decimal)

FIGURE 2-38:                                100 k Pot Mode RW (),               FIGURE 2-41:                                                       100 k Rheo Mode RW

INL (LSb), DNL (LSb) vs. Wiper Setting and                                        (), INL (LSb), DNL (LSb) vs. Wiper Setting and

Ambient Temperature (VDD = 3.0V).                                                 Ambient Temperature (VDD = 3.0V).

                          101500                                                              120000

Nominal Resistance (RAB)  101000                                                              100000
    (Ohms)
                                                                                  Rwb (Ohms)  80000

                          100500                      2.7V                                    60000
                          100000                5.5V
                                                                                              40000                                                                                                   -40C
                           99500                                                                                                                                                                      25C
                                                                                              20000                                                                                                   85C
                          99000             0          40       80           120                                                                                                                      125C
                                  -40                                                               0
                                                                                                       0                                   32 64 96 128 160 192 224 256
                                                                                                                                                   Wiper Setting (decimal)
                                            Ambient Temperature (C)

FIGURE 2-39:                                100 k Nominal                       FIGURE 2-42:                                                       100 k RWB () vs. Wiper

Resistance () vs. Ambient Temperature and                                         Setting and Ambient Temperature.

VDD .

DS22233A-page 24                                                                                                                                     2009 Microchip Technology Inc.
                                                                   MCP434X/436X

Note: Unless otherwise indicated, TA = +25C, VDD = 5V, VSS = 0V.

FIGURE 2-43:  100 k Low-Voltage           FIGURE 2-45:           100 k Low-Voltage

Decrement Wiper Settling Time (VDD = 2.7V)  Increment Wiper Settling Time (VDD = 2.7V)
(1 s/Div).                                 (1 s/Div).

FIGURE 2-44:  100 k Low-Voltage           FIGURE 2-46:           100 k Low-Voltage

Decrement Wiper Settling Time (VDD = 5.5V)  Increment Wiper Settling Time (VDD = 5.5V)
(1 s/Div).                                 (1 s/Div).

2009 Microchip Technology Inc.                                   DS22233A-page 25
MCP434X/436X

Note: Unless otherwise indicated, TA = +25C, VDD = 5V, VSS = 0V.

         2.4         5.5V                                    0
         2.2                                                -5
VIH (V)                                                   -10IOH (mA)             2.7V
           2                                              -15                                 5.5V
         1.8                                              -20
         1.6         2.7V                                 -25
         1.4                                              -30
         1.2      0        40          80  120            -35              0  40                80    120
                                                          -40
           1                                              -45
             -40
                                                               -40
                     Temperature (C)                                         Temperature (C)
                                                FIGURE 2-49:
FIGURE 2-47:         VIH (SDI, SCK, CS, and     Temperature.                  IOH (SDO) vs. VDD and

RESET) vs. VDD and Temperature.

         1.4                                                       50                           5.5V
         1.3                                                       45
         1.2         5.5V                                          40
         1.1                                                       35
VIL (V)                                         IOL (mA)           30
           1                                                       25
         0.9                                                       20             2.7V
         0.8                                                       15
         0.7         2.7V                                          10
         0.6
                  0        40          80  120                      5      0  40                80    120
             -40                                                    0

                                                                      -40

                     Temperature (C)                                         Temperature (C)

FIGURE 2-48:         VIL (SDI, SCK, CS, and     FIGURE 2-50:                  IOL (SDO) vs. VDD and
                                                Temperature.
RESET) vs. VDD and Temperature.

DS22233A-page 26                                                               2009 Microchip Technology Inc.
                                                                              MCP434X/436X

Note: Unless otherwise indicated, TA = +25C, VDD = 5V, VSS = 0V.

          4.0                                                      14.2
                                                                   14.1
          3.5                                                      14.0                                         5.5V
                                                                   13.9                            2.7V
tWC (ms)  3.0                                     fsck (MHz)       13.8
                                                                   13.7
          2.5                     2.7V                             13.6
                                                                   13.5
          2.0                                                      13.4

          1.5                     5.5V                                   -40

          1.0      0  40                80  120                               0         40         80      120
              -40

                      Temperature (C)                                           Temperature (C)

FIGURE 2-51:          Nominal EEPROM Write        FIGURE 2-53:                   SCK Input Frequency vs.

Cycle Time vs. VDD and Temperature.               Voltage and Temperature.

                                                  2.1 Test Circuits

          2

          1.6

VDD (V)   1.2                                                                                         +5V

          0.8                                        VIN                         A          +              VOUT
                                                                                     W
          0.4                                     Offset                                           -
                                                  GND                            B

          0        0  40                80  120
           -40

                      Temperature (C)                                        2.5V DC

FIGURE 2-52:          POR/BOR Trip point vs. VDD

and Temperature.

                                                  FIGURE 2-54:                   -3 db Gain vs. Frequency
                                                  Test.

2009 Microchip Technology Inc.                                                            DS22233A-page 27
MCP434X/436X

NOTES:

DS22233A-page 28   2009 Microchip Technology Inc.
                                                                      MCP434X/436X

3.0 PIN DESCRIPTIONS

The descriptions of the pins are listed in Table 3-1.
Additional descriptions of the device pins follows.

TABLE 3-1: PINOUT DESCRIPTION FOR THE MCP434X/436X

                           Pin                             Weak
                           Symbol
  TSSOP         QFN                                        Pull-up/                  Standard Function
14L 20L         20L
                                    I/O  Buffer down
                                          Type (Note 1)

--          1   19         P3A      A Analog               No Potentiometer 3 Terminal A

1           2   20         P3W      A Analog               No Potentiometer 3 Wiper Terminal

2           3   1          P3B      A Analog               No Potentiometer 3 Terminal B

3           4   2          CS       I HV w/ST "smart" SPI Chip Select Input

4           5   3          SCK      I HV w/ST "smart" SPI Clock Input

5           6   4          SDI      I HV w/ST "smart" SPI Serial Data Input

6           7   5          VSS      --   P                 -- Ground

7           8   6          P1B      A Analog               No Potentiometer 1 Terminal B

8           9   7          P1W      A Analog               No Potentiometer 1 Wiper Terminal

-- 10           8          P1A      A Analog               No Potentiometer 1 Terminal A

--          11  9          P0A      A Analog               No Potentiometer 0 Terminal A

9           12 10          P0W      A Analog               No Potentiometer 0 Wiper Terminal

10 13 11                   P0B      A Analog               No Potentiometer 0 Terminal B

-- 14 12                   WP       I    I                 "smart" Hardware EEPROM Write Protect

-- 15 13                   RESET    I HV w/ST Yes Hardware Reset Pin

11 16 14                   SDO      O    O                 No SPI Serial Data Output

12 17 15                   VDD      --   P                 -- Positive Power Supply Input

13 18 16                   P2B      A Analog               No Potentiometer 2 Terminal B

14 19 17                   P2W      A Analog               No Potentiometer 2 Wiper Terminal

-- 20 18                   P2A      A Analog               No Potentiometer 2 Terminal A

-- -- 21                   EP       --   --                -- Exposed Pad. (Note 2)

Legend:         HV w/ST = High Voltage tolerant input (with Schmidtt trigger input)

                A = Analog pins (Potentiometer terminals)            I = digital input (high Z)

                O = digital output                                   I/O = Input / Output

                P = Power

Note 1:     The pin's "smart" pull-up shuts off while the pin is forced low. This is done to reduce the standby and
        2:  shut-down current.

            The QFN package has a contact on the bottom of the package. This contact is conductively connected to
            the die substrate, and therefore should be unconnected or connected to the same ground as the device's
            VSS pin.

2009 Microchip Technology Inc.                                                                 DS22233A-page 29
MCP434X/436X                                              3.6 Potentiometer Terminal A

3.1 Chip Select (CS)                                      The terminal A pin is available on the MCP43X1
                                                          devices, and is connected to the internal
The CS pin is the serial interface's chip select input.   potentiometer's terminal A.
Forcing the CS pin to VIL enables the serial commands.    The potentiometer's terminal A is the fixed connection
Forcing the CS pin to VIHH enables the high-voltage       to the Full Scale wiper value of the digital
serial commands.                                          potentiometer. This corresponds to a wiper value of
                                                          0x100 for 8-bit devices or 0x80 for 7-bit devices.
3.2 Serial Data In (SDI)                                  The terminal A pin does not have a polarity relative to
                                                          the terminal W or B pins. The terminal A pin can
The SDI pin is the serial interfaces Serial Data In pin.  support both positive and negative current. The voltage
This pin is connected to the Host Controllers SDO pin.    on terminal A must be between VSS and VDD.
                                                          The terminal A pin is not available on the MCP43X2
3.3 Ground (VSS)                                          devices, and the internally terminal A signal is floating.
                                                          MCP43X1 devices have four terminal A pins, one for
The VSS pin is the device ground reference.               each resistor network.

3.4 Potentiometer Terminal B                              3.7 Write Protect (WP)

The terminal B pin is connected to the internal           The WP pin is used to force the non-volatile memory to
potentiometer's terminal B.                               be write protected.
The potentiometer's terminal B is the fixed connection
to the Zero Scale wiper value of the digital              3.8 Reset (RESET)
potentiometer. This corresponds to a wiper value of
0x00 for both 7-bit and 8-bit devices.                    The RESET pin is used to force the device into the
The terminal B pin does not have a polarity relative to   POR/BOR state.
the terminal W or A pins. The terminal B pin can
support both positive and negative current. The voltage   3.9 Serial Data Out (SDO)
on terminal B must be between VSS and VDD.
MCP43XX devices have four terminal B pins, one for        The SDO pin is the serial interfaces Serial Data Out pin.
each resistor network.                                    This pin is connected to the Host Controllers SDI pin.
                                                          This pin allows the Host Controller to read the digital
3.5 Potentiometer Wiper (W) Terminal                      potentiometers registers, or monitor the state of the
                                                          command error bit.
The terminal W pin is connected to the internal
potentiometer's terminal W (the wiper). The wiper         3.10 Positive Power Supply Input (VDD)
terminal is the adjustable terminal of the digital
potentiometer. The terminal W pin does not have a         The VDD pin is the device's positive power supply input.
polarity relative to terminals A or B pins. The terminal  The input power supply is relative to VSS.
W pin can support both positive and negative current.     While the device VDD < Vmin (2.7V), the electrical
The voltage on terminal W must be between VSS and         performance of the device may not meet the data sheet
VDD.                                                      specifications.
MCP43XX devices have four terminal W pins, one for
each resistor network.                                    3.11 Exposed Pad (EP)

                                                          This pad is conductively connected to the device's
                                                          substrate. This pad should be tied to the same potential
                                                          as the VSS pin (or left unconnected). This pad could be
                                                          used to assist as a heat sink for the device when
                                                          connected to a PCB heat sink.

DS22233A-page 30                                           2009 Microchip Technology Inc.
                                                                       MCP434X/436X

4.0 FUNCTIONAL OVERVIEW                                   4.1.2 BROWN-OUT RESET

This Data Sheet covers a family of four non-volatile      When the device powers down, the device VDD will
Digital Potentiometer and Rheostat devices that will be   cross the VPOR/VBOR voltage.
referred to as MCP43XX. The MCP43X1 devices are           Once the VDD voltage decreases below the VPOR/VBOR
the Potentiometer configuration, while the MCP43X2        voltage the following happens:
devices are the Rheostat configuration.
                                                          Serial Interface is disabled
As the Device Block Diagram shows, there are four          EEPROM Writes are disabled
main functional blocks. These are:
                                                          If the VDD voltage decreases below the VRAM voltage,
POR/BOR and RESET Operation                             the following happens:
Memory Map
Resistor Network                                        Volatile wiper registers may become corrupted
Serial Interface (SPI)                                  TCON registers may become corrupted

The POR/BOR operation and the Memory Map are              As the voltage recovers above the VPOR/VBOR voltage
discussed in this section and the Resistor Network and    see Section 4.1.1 "Power-on Reset".
SPI operation are described in their own sections. The
Device Commands commands are discussed in                 Serial commands not completed due to a brown-out
Section 7.0.                                              condition may cause the memory location (volatile and
                                                          non-volatile) to become corrupted.
4.1 POR/BOR and RESET Operation
                                                          4.1.3 RESET PIN
The Power-on Reset is the case where the device is
having power applied to it from VSS. The Brown-out        The RESET pin can be used to force the device into
Reset occurs when a device had power applied to it,       the POR/BOR state of the device. When the RESET
and that power (voltage) drops below the specified        pin is forced Low, the device is forced into the reset
range.                                                    state. This means that the TCON and STATUS
                                                          registers are forced to their default values and the
The devices RAM retention voltage (VRAM) is lower         volatile wiper registers are loaded with the value in the
than the POR/BOR voltage trip point (VPOR/VBOR). The      corresponding Non-Volatile wiper register. Also the
maximum VPOR/VBOR voltage is less then 1.8V.              SPI interface is disabled. Any non-volatile write cycle
When VPOR/VBOR < VDD < 2.7V, the electrical               is not interrupted, and allowed to complete.
performance may not meet the data sheet
specifications. In this region, the device is capable of  This feature allows a hardware method for all registers
reading and writing to its EEPROM and incrementing,       to be updated at the same time.
decrementing, reading and writing to its volatile
memory if the proper serial command is executed.          4.1.4 INTERACTION OF RESET PIN AND BOR/
                                                                      POR CIRCUITRY
When VDD < VPOR/VBOR or the RESET pin is Low, the
pin weak pull-ups are enabled.                            Figure 4-1 shows how the RESET pin signal and the
                                                          POR/BOR signal interact to control the hardware reset
4.1.1 POWER-ON RESET                                      state of the device.

When the device powers up, the device VDD will cross      RESET (from pin)        Device reset
the VPOR/VBOR voltage. Once the VDD voltage crosses       POR/BOR signal
the VPOR/VBOR voltage, the following happens:
Volatile wiper register is loaded with value in the     FIGURE 4-1:       POR/BOR Signal and

   corresponding non-volatile wiper register              RESET Pin Interaction.
The TCON registers are loaded their default value
The device is capable of digital operation

2009 Microchip Technology Inc.                                                  DS22233A-page 31
MCP434X/436X

4.2 Memory Map

The device memory is 16 locations that are 9-bits wide
(16x9 bits). This memory space contains both volatile
and non-volatile locations (see Table 4-1).

TABLE 4-1: MEMORY MAP AND THE SUPPORTED COMMANDS

Address     Function          Memory     Allowed Commands      Disallowed Commands (2)         Factory
                                Type                                                        Initialization

   00h      Volatile Wiper 0  RAM        Read, Write,          --                           --
   01h
   02h                                   Increment, Decrement

   03h      Volatile Wiper 1  RAM        Read, Write,                       --                                --
                                                               Increment, Decrement
   04h                                   Increment, Decrement                               8-bit 80h
   05h
   06h      Non-Volatile Wiper 0 EEPROM  Read, Write (1)
   07h
   08h      Non-Volatile Wiper 1 EEPROM  Read, Write (1)       Increment, Decrement         7-bit 40h
                                                                                            8-bit 80h
   09h
                                                                                            7-bit 40h
   0Ah
   0Bh      Volatile          RAM        Read, Write           Increment, Decrement         --
   0Ch
   0Dh      TCON0 Register
   0Eh
   0Fh      Status Register   RAM        Read                  Write, Increment, Decrement  --
Note 1:
            Volatile Wiper 2  RAM        Read, Write,          --                           --
        2:
                                         Increment, Decrement

            Volatile Wiper 3  RAM        Read, Write,                       --                                --
                                                               Increment, Decrement
                                         Increment, Decrement                               8-bit 80h

            Non-Volatile Wiper 2 EEPROM  Read, Write (1)

            Non-Volatile Wiper 3 EEPROM  Read, Write (1)       Increment, Decrement         7-bit 40h
                                                                                            8-bit 80h

                                                                                            7-bit 40h

            Volatile             RAM      Read, Write          Increment, Decrement                   --
            TCON1 Register
            Data EEPROM       EEPROM     Read, Write (1)       Increment, Decrement         000h
            Data EEPROM       EEPROM     Read, Write (1)       Increment, Decrement         000h
            Data EEPROM       EEPROM     Read, Write (1)       Increment, Decrement         000h
            Data EEPROM       EEPROM     Read, Write (1)       Increment, Decrement         000h
            Data EEPROM       EEPROM     Read, Write (1)       Increment, Decrement         000h

            When an EEPROM write is active, these are invalid commands and will generate an error condition. The
            user should use a read of the Status register to determine when the write cycle has completed. To exit the
            error condition, the user must take the CS pin to the VIH level and then back to the active state (VIL or
            VIHH).
            This command on this address will generate an error condition. To exit the error condition, the user must
            take the CS pin to the VIH level and then back to the active state (VIL or VIHH).

DS22233A-page 32                                                    2009 Microchip Technology Inc.
4.2.1    NON-VOLATILE MEMORY                                                                     MCP434X/436X
         (EEPROM)
                                                                                         4.2.1.4 Special Features
This memory can be grouped into two uses of
non-volatile memory. These are:                                                          There are 5 non-volatile bits that are not directly
                                                                                         mapped into the address space. These bits control the
General Purpose Registers                                                              following functions:
Non-Volatile Wiper Registers                                                            EEPROM Write Protect
                                                                                          WiperLock Technology for Non-Volatile Wiper 0
The non-volatile wipers starts functioning below the                                     WiperLock Technology for Non-Volatile Wiper 1
devices VPOR/VBOR trip point.                                                             WiperLock Technology for Non-Volatile Wiper 2
                                                                                          WiperLock Technology for Non-Volatile Wiper 3
4.2.1.1 General Purpose Registers                                                        The operation of WiperLock Technology is discussed in
                                                                                         Section 5.3. The state of the WL0, WL1, WL2, WL3,
These locations allow the user to store up to 5 (9-bit)                                  and WP bits is reflected in the STATUS register (see
locations worth of information.                                                          Register 4-1).

4.2.1.2 Non-Volatile Wiper Registers                                                     EEPROM Write Protect

These locations contain the wiper values that are                                        All internal EEPROM memory can be Write Protected.
loaded into the corresponding volatile wiper register                                    When EEPROM memory is Write Protected, Write
whenever the device has a POR/BOR event. There are                                       commands to the internal EEPROM are prevented.
four registers, one for each resistor network.                                           Write Protect (WP) can be enabled/disabled by two
                                                                                         methods. These are:
The non-volatile wiper register enables stand-alone                                       External WP Hardware pin (MCP43X1 devices
operation of the device (without Microcontroller control)
after being programmed to the desired value.                                                only)
                                                                                          Non-Volatile configuration bit (WP)
4.2.1.3     Factory Initialization of Non-Volatile                                       High Voltage commands are required to enable and
            Memory (EEPROM)                                                              disable the non-volatile WP bit. These commands are
                                                                                         shown in Section 7.9 "Modify Write Protect or
The Non-Volatile Wiper values will be initialized to                                     WiperLock Technology (High Voltage)".
mid-scale value. This is shown in Table 4-2.                                             To write to EEPROM, both the external WP pin and the
                                                                                         internal WP EEPROM bit must be disabled. Write
The General purpose EEPROM memory will be                                                Protect does not block commands to the volatile
programmed to a default value of 0x000.                                                  registers.

It is good practice in the manufacturing flow to                                         4.2.2 VOLATILE MEMORY (RAM)
configure the device to your desired settings.
                                                                                         There are seven Volatile Memory locations. These are:
TABLE 4-2:  DEFAULT FACTORY                                                               Volatile Wiper 0
            SETTINGS SELECTION                                                            Volatile Wiper 1
                                                                                          Volatile Wiper 2
                                Wiper                                                    Volatile Wiper 3
                                Code                                                      Status Register
Resistance                                                                               Terminal Control (TCON0) Register 0
   Code                                                                                  Terminal Control (TCON)1 Register 1
           Typical                                                                       The volatile memory starts functioning at the RAM
                                                                                         retention voltage (VRAM).
               RAB Value
                           Default POR
                              Wiper Setting
                                                          WiperLockTM
                                                              Technology and
                                                                  Write Protect Setting
                                        8-bit 7-bit

-502 5.0 k Mid scale 80h 40h Disabled
-103 10.0 k Mid scale 80h 40h Disabled
-503 50.0 k Mid scale 80h 40h Disabled
-104 100.0 k Mid scale 80h 40h Disabled

2009 Microchip Technology Inc.                                                         DS22233A-page 33
MCP434X/436X

4.2.2.1 Status (STATUS) Register

This register contains 7 status bits. These bits show the
state of the WiperLock bits, the Write Protect bit, and if
an EEPROM write cycle is active. The STATUS register
can be accessed via the READ commands.
Register 4-1 describes each STATUS register bit.

The STATUS register is placed at Address 05h.

REGISTER 4-1: STATUS REGISTER

       R-1         R-1  R-1               R-1               R-0  R-x      R-x      R-1         R-x
                                                                                              WP (1)
            D8:D7       WL3 (1) WL2 (1) EEWA                     WL1 (1)  WL0 (1)  --
                                                                                                    bit 0
bit 7

Legend:                 W = Writable bit       U = Unimplemented bit, read as `0'
R = Readable bit        `1' = Bit is set
-n = Value at POR                              `0' = Bit is cleared       x = Bit is unknown

bit 8-7     D8:D7: Reserved. Forced to "1"
bit 6
            WL3: WiperLock Status bit for Resistor Network 3 (Refer to Section 5.3 "WiperLockTM Technology"
bit 5       for further information)

bit 4       The WiperLock Technology bit (WL3) prevents the Volatile and Non-Volatile Wiper 3 addresses and the
Note 1:     TCON1 register bits R3HW, R3A, R3W, and R3B from being written to. High Voltage commands are
            required to enable and disable WiperLock Technology.
            1 = Wiper and TCON1 register bits R3HW, R3A, R3W, and R3B of Resistor Network 3 (Pot 3) are

                   "Locked" (Write Protected)
            0 = Wiper and TCON1 of Resistor Network 3 (Pot 3) can be modified

            Note:       The WL3 bit always reflects the result of the last programming cycle to the non-volatile WL3
                        bit. After a POR/BOR or RESET pin event, the WL3 bit is loaded with the non-volatile WL3
                        bit value.

            WL2: WiperLock Status bit for Resistor Network 2 (Refer to Section 5.3 "WiperLockTM Technology"
            for further information)

            The WiperLock Technology bit (WL2) prevents the Volatile and Non-Volatile Wiper 2 addresses and the
            TCON1 register bits R2HW, R2A, R2W, and R2B from being written to. High Voltage commands are
            required to enable and disable WiperLock Technology.
            1 = Wiper and TCON1 register bits R2HW, R2A, R2W, and R2B of Resistor Network 2 (Pot 2) are

                   "Locked" (Write Protected)
            0 = Wiper and TCON1 of Resistor Network 2 (Pot 2) can be modified

            Note:       The WL0 bit always reflects the result of the last programming cycle to the non-volatile WL0
                        bit. After a POR/BOR or RESET pin event, the WL0 bit is loaded with the non-volatile WL0
                        bit value.

            EEWA: EEPROM Write Active Status bit

            This bit indicates if the EEPROM Write Cycle is occurring.
            1 = An EEPROM Write cycle is currently occurring. Only serial commands to the Volatile memory

                   locations are allowed (addresses 00h, 01h, 04h, and 05h)
            0 = An EEPROM Write cycle is NOT currently occurring

            Requires a High Voltage command to modify the state of this bit (for Non-Volatile devices only). This bit is
            Not directly written, but reflects the system state (for this feature).

DS22233A-page 34                                                          2009 Microchip Technology Inc.
                                           MCP434X/436X

REGISTER 4-1: STATUS REGISTER (CONTINUED)

bit 3  WL1: WiperLock Status bit for Resistor Network 1 (Refer to Section 5.3 "WiperLockTM Technology"

       for further information)

       The WiperLock Technology bit (WL1) prevents the Volatile and Non-Volatile Wiper 1 addresses and the
       TCON0 register bits R1HW, R1A, R1W, and R1B from being written to. High Voltage commands are
       required to enable and disable WiperLock Technology.
       1 = Wiper and TCON0 register bits R1HW, R1A, R1W, and R1B of Resistor Network 1 (Pot 1) are

              "Locked" (Write Protected)
       0 = Wiper and TCON0 of Resistor Network 1 (Pot 1) can be modified

       Note:  The WL1 bit always reflects the result of the last programming cycle to the non-volatile WL1
              bit. After a POR/BOR or RESET pin event, the WL1 bit is loaded with the non-volatile WL1
              bit value.

bit 2  WL0: WiperLock Status bit for Resistor Network 0 (Refer to Section 5.3 "WiperLockTM Technology"

       for further information)

       The WiperLock Technology bit (WL0) prevents the Volatile and Non-Volatile Wiper 0 addresses and the
       TCON0 register bits R0HW, R0A, R0W, and R0B from being written to. High Voltage commands are
       required to enable and disable WiperLock Technology.
       1 = Wiper and TCON0 register bits R0HW, R0A, R0W, and R0B of Resistor Network 0 (Pot 0) are

              "Locked" (Write Protected)
       0 = Wiper and TCON0 of Resistor Network 0 (Pot 0) can be modified

       Note:  The WL0 bit always reflects the result of the last programming cycle to the non-volatile WL0
              bit. After a POR/BOR or RESET pin event, the WL0 bit is loaded with the non-volatile WL0
              bit value.

bit 1  Reserved: Forced to "1"

bit 0  WP: EEPROM Write Protect Status bit (Refer to Section "EEPROM Write Protect" for further

       information)

       This bit indicates the status of the write protection on the EEPROM memory. When Write Protect is
       enabled, writes to all non-volatile memory are prevented. This includes the General Purpose EEPROM
       memory, and the non-volatile Wiper registers. Write Protect does not block modification of the volatile
       wiper register values or the volatile TCON0 and TCON1 register values (via Increment, Decrement, or
       Write commands).
       This status bit is an OR of the devices Write Protect pin (WP) and the internal non-volatile WP bit. High
       Voltage commands are required to enable and disable the internal WP EEPROM bit.
       1 = EEPROM memory is Write Protected
       0 = EEPROM memory can be written

Note 1: Requires a High Voltage command to modify the state of this bit (for Non-Volatile devices only). This bit is
              Not directly written, but reflects the system state (for this feature).

2009 Microchip Technology Inc.           DS22233A-page 35
MCP434X/436X                                             The value that is written to the specified TCON register
                                                         will appear on the appropriate resistor network
4.2.2.2 Terminal Control (TCON) Registers                terminals when the serial command has completed.

There are two Terminal Control (TCON) Registers.         When the WL1 bit is enabled, writes to the TCON0
These are called TCON0 and TCON1. Each register          register bits R1HW, R1A, R1W, and R1B are inhibited.
contains 8 control bits. Four bits for each Wiper.
Register 4-2 describes each bit of the TCON0 register,   When the WL0 bit is enabled, writes to the TCON0
while Register 4-3 describes each bit of the TCON1       register bits R0HW, R0A, R0W, and R0B are inhibited.
register.
                                                         When the WL3 bit is enabled, writes to the TCON1
The state of each resistor network terminal connection   register bits R3HW, R3A, R3W, and R3B are inhibited.
is individually controlled. That is, each terminal
connection (A, B and W) can be individually connected/   When the WL2 bit is enabled, writes to the TCON1
disconnected from the resistor network. This allows the  register bits R2HW, R2A, R2W, and R2B are inhibited.
system to minimize the currents through the digital
potentiometer.                                           On a POR/BOR these registers are loaded with
                                                         1FFh (9-bits), for all terminals connected. The Host
                                                         Controller needs to detect the POR/BOR event and
                                                         then update the Volatile TCON register values.

DS22233A-page 36                                          2009 Microchip Technology Inc.
                                                                    MCP434X/436X

REGISTER 4-2: TCON0 BITS (1)

       R-1  R/W-1  R/W-1               R/W-1  R/W-1  R/W-1          R/W-1         R/W-1            R/W-1
                                       R1W     R1B   R0HW            R0A          R0W               R0B
       D8   R1HW                  R1A
                                                                                                         bit 0
bit 8

Legend:            W = Writable bit           U = Unimplemented bit, read as `0'
R = Readable bit   `1' = Bit is set
-n = Value at POR                             `0' = Bit is cleared  x = Bit is unknown

bit 8           D8: Reserved. Forced to "1"
bit 7
bit 6           R1HW: Resistor 1 Hardware Configuration Control bit
bit 5           This bit forces Resistor 1 into the "shutdown" configuration of the Hardware pin
bit 4           1 = Resistor 1 is NOT forced to the hardware pin "shutdown" configuration
bit 3           0 = Resistor 1 is forced to the hardware pin "shutdown" configuration
bit 2
bit 1           R1A: Resistor 1 Terminal A (P1A pin) Connect Control bit
bit 0           This bit connects/disconnects the Resistor 1 Terminal A to the Resistor 1 Network
Note 1:         1 = P1A pin is connected to the Resistor 1 Network
                0 = P1A pin is disconnected from the Resistor 1 Network

                R1W: Resistor 1 Wiper (P1W pin) Connect Control bit
                This bit connects/disconnects the Resistor 1 Wiper to the Resistor 1 Network
                1 = P1W pin is connected to the Resistor 1 Network
                0 = P1W pin is disconnected from the Resistor 1 Network

                R1B: Resistor 1 Terminal B (P1B pin) Connect Control bit
                This bit connects/disconnects the Resistor 1 Terminal B to the Resistor 1 Network
                1 = P1B pin is connected to the Resistor 1 Network
                0 = P1B pin is disconnected from the Resistor 1 Network

                R0HW: Resistor 0 Hardware Configuration Control bit
                This bit forces Resistor 0 into the "shutdown" configuration of the Hardware pin
                1 = Resistor 0 is NOT forced to the hardware pin "shutdown" configuration
                0 = Resistor 0 is forced to the hardware pin "shutdown" configuration

                R0A: Resistor 0 Terminal A (P0A pin) Connect Control bit
                This bit connects/disconnects the Resistor 0 Terminal A to the Resistor 0 Network
                1 = P0A pin is connected to the Resistor 0 Network
                0 = P0A pin is disconnected from the Resistor 0 Network

                R0W: Resistor 0 Wiper (P0W pin) Connect Control bit
                This bit connects/disconnects the Resistor 0 Wiper to the Resistor 0 Network
                1 = P0W pin is connected to the Resistor 0 Network
                0 = P0W pin is disconnected from the Resistor 0 Network

                R0B: Resistor 0 Terminal B (P0B pin) Connect Control bit
                This bit connects/disconnects the Resistor 0 Terminal B to the Resistor 0 Network
                1 = P0B pin is connected to the Resistor 0 Network
                0 = P0B pin is disconnected from the Resistor 0 Network

            These bits do not affect the wiper register values.

2009 Microchip Technology Inc.                                                                   DS22233A-page 37
MCP434X/436X

REGISTER 4-3: TCON1 BITS (1)

       R-1  R/W-1  R/W-1      R/W-1  R/W-1  R/W-1          R/W-1         R/W-1                     R/W-1
                              R3W     R3B   R2HW            R2A          R2W                        R2B
       D8   R3HW   R3A
                                                                                                         bit 0
bit 8

Legend:            W = Writable bit  U = Unimplemented bit, read as `0'
R = Readable bit   `1' = Bit is set
-n = Value at POR                    `0' = Bit is cleared  x = Bit is unknown

bit 8           D8: Reserved. Forced to "1"
bit 7
bit 6           R3HW: Resistor 3 Hardware Configuration Control bit
bit 5           This bit forces Resistor 3 into the "shutdown" configuration of the Hardware pin
bit 4           1 = Resistor 3 is NOT forced to the hardware pin "shutdown" configuration
bit 3           0 = Resistor 3 is forced to the hardware pin "shutdown" configuration
bit 2
bit 1           R3A: Resistor 3 Terminal A (P3A pin) Connect Control bit
bit 0           This bit connects/disconnects the Resistor 3 Terminal A to the Resistor 3 Network
Note 1:         1 = P3A pin is connected to the Resistor 3 Network
                0 = P3A pin is disconnected from the Resistor 3 Network

                R3W: Resistor 3 Wiper (P3W pin) Connect Control bit
                This bit connects/disconnects the Resistor 3 Wiper to the Resistor 3 Network
                1 = P3W pin is connected to the Resistor 3 Network
                0 = P3W pin is disconnected from the Resistor 3 Network

                R3B: Resistor 3 Terminal B (P3B pin) Connect Control bit
                This bit connects/disconnects the Resistor 3 Terminal B to the Resistor 3 Network
                1 = P3B pin is connected to the Resistor 3 Network
                0 = P3B pin is disconnected from the Resistor 3 Network

                R2HW: Resistor 2 Hardware Configuration Control bit
                This bit forces Resistor 2 into the "shutdown" configuration of the Hardware pin
                1 = Resistor 2 is NOT forced to the hardware pin "shutdown" configuration
                0 = Resistor 2 is forced to the hardware pin "shutdown" configuration

                R2A: Resistor 2 Terminal A (P0A pin) Connect Control bit
                This bit connects/disconnects the Resistor 2 Terminal A to the Resistor 2 Network
                1 = P2A pin is connected to the Resistor 2 Network
                0 = P2A pin is disconnected from the Resistor 2 Network

                R2W: Resistor 2 Wiper (P0W pin) Connect Control bit
                This bit connects/disconnects the Resistor 2 Wiper to the Resistor 2 Network
                1 = P2W pin is connected to the Resistor 2 Network
                0 = P2W pin is disconnected from the Resistor 2 Network

                R2B: Resistor 2 Terminal B (P2B pin) Connect Control bit
                This bit connects/disconnects the Resistor 2 Terminal B to the Resistor 2 Network
                1 = P2B pin is connected to the Resistor 2 Network
                0 = P2B pin is disconnected from the Resistor 2 Network

            These bits do not affect the wiper register values.

DS22233A-page 38                                           2009 Microchip Technology Inc.
                                                            MCP434X/436X

5.0 RESISTOR NETWORK                                    5.1 Resistor Ladder Module

The Resistor Network has either 7-bit or 8-bit          The resistor ladder is a series of equal value resistors
resolution. Each Resistor Network allows zero scale to  (RS) with a connection point (tap) between the two
full scale connections. Figure 5-1 shows a block        resistors. The total number of resistors in the series
diagram for the resistive network of a device.          (ladder) determines the RAB resistance (see
                                                        Figure 5-1). The end points of the resistor ladder are
The Resistor Network is made up of several parts.       connected to analog switches which are connected to
These include:                                          the device Terminal A and Terminal B pins. The RAB
                                                        (and RS) resistance has small variations over voltage
Resistor Ladder                                       and temperature.
Wiper
Shutdown (Terminal Connections)                       For an 8-bit device, there are 256 resistors in a string
                                                        between terminal A and terminal B. The wiper can be
Devices have either four resistor networks. These are   set to tap onto any of these 256 resistors thus providing
referred to as Pot 0, Pot 1 Pot 2, and Pot 3.           257 possible settings (including terminal A and terminal
                                                        B).
        A             8-Bit       7-Bit
                       N=          N=                   For a 7-bit device, there are 128 resistors in a string
      RS               257         128                  between terminal A and terminal B. The wiper can be
      RS   RW (1) (100h)          (80h)                 set to tap onto any of these 128 resistors thus providing
RAB RS                                                  129 possible settings (including terminal A and terminal
                       256         127                  B).
           RW (1) (FFh)           (7Fh)
                                                        Equation 5-1 shows the calculation for the step
                       255         126                  resistance.
           RW (1) (FEh)           (7Eh)
                                                        EQUATION 5-1: RS CALCULATION

                                                        RS = (--R-2---5A---6-B--)-  8-bit Device

                                         W                     ---R---A----B---
                                                               ( 1 28 )
             1                    1                     RS  =                       7-bit Device

             RW (1) (01h)         (01h)

RS

                           0         0
             RW (1) (00h)         (00h)

                             Analog Mux

         B

Note 1:    The wiper resistance is dependent on
           several factors including, wiper code,
           device VDD, Terminal voltages (on A, B,
           and W), and temperature.
           Also for the same conditions, each tap
           selection resistance has a small variation.
           This RW variation has greater effects on
           some specifications (such as INL) for the
           smaller resistance devices (5.0 k)
           compared to larger resistance devices
           (100.0 k).

FIGURE 5-1:  Resistor Block Diagram.

2009 Microchip Technology Inc.                                                    DS22233A-page 39
MCP434X/436X

5.2 Wiper                                                   5.3 WiperLockTM Technology

Each tap point (between the RS resistors) is a              The MCP43XX device's WiperLock technology allows
connection point for an analog switch. The opposite         application-specific calibration settings to be secured in
side of the analog switch is connected to a common          the EEPROM without requiring the use of an additional
signal which is connected to the Terminal W (Wiper)         write-protect pin. There are four WiperLock Technology
pin.                                                        configuration bits (WL0, WL1, WL2, and WL3). These
                                                            bits prevent the Non-Volatile and Volatile addresses
A value in the volatile wiper register selects which        and bits for the specified resistor network from being
analog switch to close, connecting the W terminal to        written.
the selected node of the resistor ladder.
                                                            The WiperLock technology prevents the serial
The wiper can connect directly to Terminal B or to          commands from doing the following:
Terminal A. A zero scale connections, connects the
Terminal W (wiper) to Terminal B (wiper setting of          Changing a volatile wiper value
000h). A full scale connections, connects the Terminal       Writing to the specified non-volatile wiper memory
W (wiper) to Terminal A (wiper setting of 100h or 80h).
In these configurations the only resistance between the        location
Terminal W and the other Terminal (A or B) is that of the    Changing the related volatile TCON register bits
analog switches.
                                                            For either Resistor Network 0, Resistor Network 1,
A wiper setting value greater than full scale (wiper        Resistor Network 2, or Resistor Network 3 (Potx), the
setting of 100h for 8-bit device or 80h for 7-bit devices)  WLx bit controls the following:
will also be a Full Scale setting (Terminal W (wiper)
connected to Terminal A). Table 5-1 illustrates the full    Non-Volatile Wiper Register
wiper setting map.                                           Volatile Wiper Register
                                                             Volatile TCON register bits RxHW, RxA, RxW, and
Equation 5-2 illustrates the calculation used to
determine the resistance between the wiper and                 RxB
terminal B.
                                                            High Voltage commands are required to enable and
EQUATION 5-2: RWB CALCULATION                               disable WiperLock. Please refer to the Modify Write
                                                            Protect or WiperLock Technology (High Voltage)
                                                            command for operation.

        R----A----B---N--                                   5.3.1  POR/BOR OPERATION WHEN
        ( 256 )                                                    WIPERLOCK TECHNOLOGY
RWB  =                     +  RW  8-bit Device                     ENABLED

N = 0 to 256 (decimal)                                      The WiperLock Technology state is not affected by a
                                                            POR/BOR event. A POR/BOR event will load the
RWB  =  R----A----B---N--  +  RW  7-bit Device              Volatile Wiper register value with the Non-Volatile
        ( 128 )                                             Wiper register value, refer to Section 4.1.

N = 0 to 128 (decimal)

TABLE 5-1: VOLATILE WIPER VALUE VS.
                     WIPER POSITION MAP

Wiper Setting                     Properties
7-bit 8-bit

3FFh 3FFh Reserved (Full Scale (W = A)),
081h 101h Increment and Decrement

                        commands ignored

080h 100h Full Scale (W = A),
                        Increment commands ignored

07Fh 0FFh W = N
041h 081h

040h 080h W = N (Mid Scale)

03Fh 07Fh W = N
001h 001h

000h 000h Zero Scale (W = B)
                        Decrement command ignored

DS22233A-page 40                                                    2009 Microchip Technology Inc.
5.4 Shutdown                                                     MCP434X/436X

Shutdown is used to minimize the device's current        The RxHW bit does NOT corrupt the values in theResistor Network
consumption. The MCP43XX has one method to               Volatile Wiper Registers nor the TCON register. When
achieve this. This is:                                   the Shutdown mode is exited (RxHW bit = "1"):
                                                          The device returns to the Wiper setting specified
Terminal Control Register (TCON)
                                                            by the Volatile Wiper value
This is different from the MCP42XXX devices in that the   The TCON register bits return to controlling the
Hardware Shutdown Pin (SHDN) has been replaced by
a RESET pin. The Hardware Shutdown Pin function is          terminal connection state
still available via software commands to the TCON
register.                                                                      A

                                                                                                             W

5.4.1  TERMINAL CONTROL REGISTER
       (TCON)

The Terminal Control (TCON) register is a volatile                         B
register used to configure the connection of each
resistor network terminal pin (A, B, and W) to the       FIGURE 5-2:          Resistor Network Shutdown
Resistor Network. These registers are shown in
Register 4-2 and Register 4-3.                           State (RxHW = `0').

The RxHW bits forces the selected resistor network
into the same state as the MCP42X1's SHDN pin.
Alternate low power configurations may be achieved
with the RxA, RxW, and RxB bits.

When the RxHW bit is "0":

The P0A, P1A, P2A, and P3A terminals are
   disconnected

The P0W, P1W, P2W, and P3W terminals are
   simultaneously connect to the P0B, P1B, P2B,
   and P3B terminals, respectively (see Figure 5-2)

Note:  When the RxHW bit forces the resistor
       network into the hardware SHDN state,
       the state of the TCON0 or TCON1
       register's RxA, RxW, and RxB bits is
       overridden (ignored). When the state of
       the RxHW bit no longer forces the resistor
       network into the hardware SHDN state,
       the TCON0 or TCON1 register's RxA,
       RxW, and RxB bits return to controlling the
       terminal connection state. In other words,
       the RxHW bit does not corrupt the state of
       the RxA, RxW, and RxB bits.

2009 Microchip Technology Inc.                                              DS22233A-page 41
MCP434X/436X

NOTES:

DS22233A-page 42   2009 Microchip Technology Inc.
                                                      MCP434X/436X

6.0 SERIAL INTERFACE (SPI)                            Typical SPI Interface is shown in Figure 6-1. In the SPI
                                                      interface, the Master's Output pin is connected to the
The MCP43XX devices support the SPI serial protocol.  Slave's Input pin and the Master's Input pin is
This SPI operates in the slave mode (does not         connected to the Slave's Output pin.
generate the serial clock).
                                                      The MCP4XXX SPI's module supports two (of the four)
The SPI interface uses up to four pins. These are:    standard SPI modes. These are Mode 0,0 and 1,1.
                                                      The SPI mode is determined by the state of the SCK
CS - Chip Select                                    pin (VIH or VIL) on the when the CS pin transitions from
SCK - Serial Clock                                  inactive (VIH) to active (VIL or VIHH).
SDI - Serial Data In
SDO - Serial Data Out                               All SPI interface signals are high-voltage tolerant.

Typical SPI Interface Connections

                Host                       (Master Out - Slave In (MOSI))   MCP4XXX
             Controller                                                    SDI
                                                                           SDO
                             SDO                                           SCK
                                                                           CS
                                  SDI      (Master In - Slave Out (MISO))

                                  SCK
                                  I/O (1)

Note 1: If High voltage commands are desired, some type of external circuitry needs to be implemented.

FIGURE 6-1:  Typical SPI Interface Block Diagram.

2009 Microchip Technology Inc.                                           DS22233A-page 43
MCP434X/436X

6.1 SDI, SDO, SCK, and CS Operation                         6.1.4 THE CS SIGNAL

The operation of the four SPI interface pins are            The Chip Select (CS) signal is used to select the device
discussed in this section. These pins are:                  and frame a command sequence. To start a command,
                                                            or sequence of commands, the CS signal must
SDI (Serial Data In)                                      transition from the inactive state (VIH) to an active state
SDO (Serial Data Out)                                     (VIL or VIHH).
SCK (Serial Clock)
CS (Chip Select)                                          After the CS signal has gone active, the SDO pin is
                                                            driven and the clock bit counter is reset.
The serial interface works on either 8-bit or 16-bit
boundaries depending on the selected command. The              Note: There is a required delay after the CS pin
Chip Select (CS) pin frames the SPI commands.                              goes active to the 1st edge of the SCK pin.

6.1.1 SERIAL DATA IN (SDI)                                  If an error condition occurs for an SPI command, then
                                                            the Command byte's Command Error (CMDERR) bit
The Serial Data In (SDI) signal is the data signal into     (on the SDO pin) will be driven low (VIL). To exit the
the device. The value on this pin is latched on the rising  error condition, the user must take the CS pin to the VIH
edge of the SCK signal.                                     level.

6.1.2 SERIAL DATA OUT (SDO)                                 When the CS pin returns to the inactive state (VIH) the
                                                            SPI module resets (including the address pointer).
The Serial Data Out (SDO) signal is the data signal out     While the CS pin is in the inactive state (VIH), the serial
of the device. The value on this pin is driven on the       interface is ignored. This allows the Host Controller to
falling edge of the SCK signal.                             interface to other SPI devices using the same SDI,
                                                            SDO, and SCK signals.
Once the CS pin is forced to the active level (VIL or
VIHH), the SDO pin will be driven. The state of the SDO     The CS pin has an internal pull-up resistor. The resistor
pin is determined by the serial bit's position in the       is disabled when the voltage on the CS pin is at the VIL
command, the command selected, and if there is a            level. This means that when the CS pin is not driven,
command error state (CMDERR).                               the internal pull-up resistor will pull this signal to the VIH
                                                            level. When the CS pin is driven low (VIL), the
6.1.3     SERIAL CLOCK (SCK)                                resistance becomes very large to reduce the device
          (SPI FREQUENCY OF OPERATION)                      current consumption.

The SPI interface is specified to operate up to 10 MHz.     The high voltage capability of the CS pin allows High
The actual clock rate depends on the configuration of       Voltage commands. High Voltage commands allow the
the system and the serial command used. Table 6-1           device's WiperLock Technology and write protect
shows the SCK frequency for different configurations.       features to be enabled and disabled.

TABLE 6-1: SCK FREQUENCY

                    Command

Memory Type Access           Write,
                          Increment,
                    Read  Decrement

Non-Volatile SDI, SDO 10 MHz 10 MHz (1, 2)
Memory

Volatile  SDI, SDO 10 MHz 10 MHz
Memory

Note 1: Non-Volatile memory does not support the
              Increment or Decrement command.

       2: After a Write command, the internal write
             cycle must complete before the next SPI
             command is received.

       3: This is the maximum clock frequency
             without an external pull-up resistor.

DS22233A-page 44                                             2009 Microchip Technology Inc.
                                                              MCP434X/436X

6.2 The SPI Modes                                             6.2.2 MODE 1,1

The SPI module supports two (of the four) standard SPI        In Mode 1,1: SCK idle state = high (VIH), data is
modes. These are Mode 0,0 and 1,1. The mode is                clocked in on the SDI pin on the rising edge of SCK and
determined by the state of the SDI pin on the rising          clocked out on the SDO pin on the falling edge of SCK.
edge of the 1st clock bit (of the 8-bit byte).
                                                              6.3 SPI Waveforms
6.2.1 MODE 0,0
                                                              Figure 6-2 through Figure 6-5 show the different SPI
In Mode 0,0: SCK idle state = low (VIL), data is clocked      command waveforms. Figure 6-2 and Figure 6-3 are
in on the SDI pin on the rising edge of SCK and clocked       read and write commands. Figure 6-4 and Figure 6-5
out on the SDO pin on the falling edge of SCK.                are increment and decrement commands. The high
                                                              voltage increment and decrement commands are used
                                                              to enable and disable WiperLock Technology and Write
                                                              Protect.

           VIH  VIHH
CS              VIL

SCK

   Write to                                       CMDERR bit
   SSPBUF
                      bit15 bit14 bit13 bit12 bit11 bit10 bit9 bit8 bit7 bit6 bit5 bit4 bit3 bit2 bit1 bit0
    SDO
                      AD3 AD2 AD1 AD0                      X D8 D7 D6 D5 D4 D3 D2 D1 D0
   SDI                bit15 bit14 bit13 bit12 C1  C0 bit9 bit8 bit7 bit6 bit5 bit4 bit3 bit2 bit1 bit0

   Input              16-Bit Commands (Write, Read) - SPI Waveform (Mode 1,1).
   Sample

FIGURE 6-2:

         VIH    VIHH
CS              VIL

SCK

Write to                                          CMDERR bit
SSPBUF

SDO             bit15 bit14 bit13 bit12 bit11 bit10 bit9 bit8 bit7 bit6 bit5 bit4 bit3 bit2 bit1 bit0
SDI
                AD3 AD2 AD1 AD0                      X D8 D7 D6 D5 D4 D3 D2 D1 D0
                bit15 bit14 bit13 bit12 C1  C0 bit9 bit8 bit7 bit6 bit5 bit4 bit3 bit2 bit1 bit0

Input
Sample

FIGURE 6-3:           16-Bit Commands (Write, Read) - SPI Waveform (Mode 0,0).

2009 Microchip Technology Inc.                                                                       DS22233A-page 45
MCP434X/436X

CS        VIH        VIHH
                     VIL

SCK

Write to                                                         CMDERR bit
SSPBUF                                                           "1" = Valid Command
                                                                 "0" = Invalid Command
SDO
                           bit7  bit6  bit5  bit4    bit3  bit2  bit1        bit0

SDI                        AD3   AD2   AD1   AD0     C1    C0    X        X

                           bit7                                           bit0

Input
Sample

FIGURE 6-4:          8-Bit Commands (Increment, Decrement, Modify Write Protect or WiperLock

Technology) - SPI Waveform with PIC MCU (Mode 1,1).

                VIH  VIHH
CS                   VIL

SCK

Write to                                                            CMDERR bit
SSPBUF                                                              "1" = Valid Command
                                                                    "0" = Invalid Command
SDO
                           bit7  bit6  bit5  bit4    bit3  bit2     bit1  bit0

SDI                        AD3   AD2   AD1   AD0     C1    C0    X        X

Input                      bit7                                           bit0
Sample

FIGURE 6-5:          8-Bit Commands (Increment, Decrement, Modify Write Protect or WiperLock

Technology) - SPI Waveform with PIC MCU (Mode 0,0).

DS22233A-page 46                                                 2009 Microchip Technology Inc.
                                                                        MCP434X/436X

7.0 DEVICE COMMANDS                                     7.1 Command Byte

The MCP43XX's SPI command format supports 16            The Command Byte has three fields, the Address, the
memory address locations and four commands. Each        Command, and 2 Data bits, see Figure 7-1. Currently
command has two modes. These are:                       only one of the data bits is defined (D8). This is for the
                                                        Write command.
Normal Serial Commands
High-Voltage Serial Commands                          The device memory is accessed when the master
                                                        sends a proper Command Byte to select the desired
Normal serial commands are those where the CS pin is    operation. The memory location getting accessed is
driven to VIL. With High-Voltage Serial Commands, the   contained in the Command Byte's AD3:AD0 bits. The
CS pin is driven to VIHH. In each mode, there are four  action desired is contained in the Command Byte's
possible commands. These commands are shown in          C1:C0 bits, see Table 7-1. C1:C0 determines if the
Table 7-1.                                              desired memory location will be read, written,
                                                        Incremented (wiper setting +1) or Decremented (wiper
The 8-bit commands (Increment Wiper and                 setting -1). The Increment and Decrement commands
Decrement Wiper commands) contain a Command             are only valid on the volatile wiper registers, and in
Byte, see Figure 7-1, while 16-bit commands (Read       High Voltage commands to enable/disable WiperLock
Data and Write Data commands) contain a Command         Technology and Software Write Protect.
Byte and a Data Byte. The Command Byte contains
two data bits, see Figure 7-1.                          As the Command Byte is being loaded into the device
                                                        (on the SDI pin), the device's SDO pin is driving. The
Table 7-2 shows the supported commands for each         SDO pin will output high bits for the first six bits of that
memory location and the corresponding values on the     command. On the 7th bit, the SDO pin will output the
SDI and SDO pins.                                       CMDERR bit state (see Section 7.3 "Error
                                                        Condition"). The 8th bit state depends on the
Table 7-3 shows an overview of all the SPI commands     command selected.
and their interaction with other device features.

                                                        TABLE 7-1: COMMAND BIT OVERVIEW

                                                        C1:C0                     Operates on
                                                          Bit Command   # of Volatile/
                                                                        Bits Non-Volatile
                                                        States
                                                                                  memory

                                                        11 Read Data    16-Bits Both

                                                        00 Write Data   16-Bits Both

                                                        01 Increment (1) 8-Bits Volatile Only

                                                        10 Decrement (1) 8-Bits Volatile Only

                                                        Note 1: High Voltage Increment and Decrement
                                                                    commands on select non-volatile memory
                                                                    locations enable/disable WiperLock
                                                                    Technology and the software Write
                                                                    Protect feature.

8-bit Command                                           16-bit Command
Command Byte
                                  Command Byte          Data Byte

AAAACCDD                          AAAACCDDDDDDDDDD                      Command
DDDD1 0 9 8                       DDDD1 0 9 8 7 6 5 4 3 2 1 0              Bits
3210                              3210
                                                                           CC
Memory             Data           Memory                Data               10
Address            Bits           Address               Bits
                                                                           0 0 = Write Data
         Command                              Command                      0 1 = INCR
                                                 Bits                      1 0 = DECR
             Bits                                                          1 1 = Read Data

FIGURE 7-1:        General SPI Command Formats.

2009 Microchip Technology Inc.                                        DS22233A-page 47
MCP434X/436X

TABLE 7-2: MEMORY MAP AND THE SUPPORTED COMMANDS

              Address          Command                    Data                  SPI String (Binary)
                                                      (10-bits) (1)
Value         Function                                               MOSI (SDI pin)       MISO (SDO pin) (2)

00h Volatile Wiper 0           Write Data             nn nnnn nnnn   0000 00nn nnnn nnnn  1111 1111 1111 1111
                               Read Data              nn nnnn nnnn   0000 11nn nnnn nnnn  1111 111n nnnn nnnn

                               Increment Wiper        --             0000 0100            1111 1111

                               Decrement Wiper        --             0000 1000            1111 1111

01h Volatile Wiper 1 Write Data                       nn nnnn nnnn 0001 00nn nnnn nnnn    1111 1111 1111 1111

                               Read Data              nn nnnn nnnn 0001 11nn nnnn nnnn    1111 111n nnnn nnnn

                               Increment Wiper        --             0001 0100            1111 1111

                               Decrement Wiper        --             0001 1000            1111 1111

02h NV Wiper 0                 Write Data             nn nnnn nnnn 0010 00nn nnnn nnnn    1111 1111 1111 1111

                               Read Data              nn nnnn nnnn   0010 11nn nnnn nnnn  1111 111n nnnn nnnn
                               HV Inc. (WL0 DIS) (3)         --      0010 0100            1111 1111
                               HV Dec. (WL0 EN) (4)          --      0010 1000            1111 1111

03h NV Wiper 1                 Write Data             nn nnnn nnnn   0011 00nn nnnn nnnn  1111 1111 1111 1111
                               Read Data              nn nnnn nnnn   0011 11nn nnnn nnnn  1111 111n nnnn nnnn
04h (5)       Volatile         HV Inc. (WL1 DIS) (3)                 0011 0100            1111 1111
05h (5)       TCON 0 Register  HV Dec. (WL1 EN) (4)          --      0011 1000            1111 1111
                               Write Data                    --      0100 00nn nnnn nnnn  1111 1111 1111 1111
              Status Register  Read Data              nn nnnn nnnn   0100 11nn nnnn nnnn  1111 111n nnnn nnnn
                               Read Data              nn nnnn nnnn   0101 11nn nnnn nnnn  1111 111n nnnn nnnn
                                                      nn nnnn nnnn

06h Volatile Wiper 2           Write Data             nn nnnn nnnn   0110 00nn nnnn nnnn  1111 1111 1111 1111
                               Read Data              nn nnnn nnnn   0110 11nn nnnn nnnn  1111 111n nnnn nnnn

                               Increment Wiper        --             0110 0100            1111 1111

                               Decrement Wiper        --             0110 1000            1111 1111

07h Volatile Wiper 3 Write Data                       nn nnnn nnnn 0111 00nn nnnn nnnn    1111 1111 1111 1111

                               Read Data              nn nnnn nnnn 0111 11nn nnnn nnnn    1111 111n nnnn nnnn

                               Increment Wiper        --             0111 0100            1111 1111

                               Decrement Wiper        --             0111 1000            1111 1111

08h NV Wiper 2                 Write Data             nn nnnn nnnn   1000 00nn nnnn nnnn  1111 1111 1111 1111
                                                      nn nnnn nnnn   1000 11nn nnnn nnnn  1111 111n nnnn nnnn
                               Read Data                             1000 0100            1111 1111
                               HV Inc. (WL2 DIS) (3)         --      1000 1000            1111 1111
                               HV Dec. (WL2 EN) (4)          --

09h NV Wiper 3                 Write Data             nn nnnn nnnn   1001 00nn nnnn nnnn  1111 1111 1111 1111
                               Read Data              nn nnnn nnnn   1001 11nn nnnn nnnn  1111 111n nnnn nnnn
0Ah (5)       Volatile         HV Inc. (WL3 DIS) (3)                 1001 0100            1111 1111
0Bh (5)       TCON 1 Register  HV Dec. (WL3 EN) (4)          --      1001 1000            1111 1111
                               Write Data                    --      1010 00nn nnnn nnnn  1111 1111 1111 1111
              Data EEPROM      Read Data              nn nnnn nnnn   1010 11nn nnnn nnnn  1111 111n nnnn nnnn
                               Write Data             nn nnnn nnnn   1011 00nn nnnn nnnn  1111 1111 1111 1111
0Ch (5) Data EEPROM            Read Data              nn nnnn nnnn   1011 11nn nnnn nnnn  1111 111n nnnn nnnn
                               Write Data             nn nnnn nnnn   1100 00nn nnnn nnnn  1111 1111 1111 1111
0Dh (5) Data EEPROM            Read Data              nn nnnn nnnn   1100 11nn nnnn nnnn  1111 111n nnnn nnnn
                               Write Data             nn nnnn nnnn   1101 00nn nnnn nnnn  1111 1111 1111 1111
                                                      nn nnnn nnnn

0Eh (5) Data EEPROM            Read Data              nn nnnn nnnn   1101 11nn nnnn nnnn  1111 111n nnnn nnnn
                               Write Data             nn nnnn nnnn   1110 00nn nnnn nnnn  1111 1111 1111 1111
                               Read Data              nn nnnn nnnn   1110 11nn nnnn nnnn  1111 111n nnnn nnnn

0Fh Data EEPROM                Write Data             nn nnnn nnnn   1111 00nn nnnn nnnn  1111 1111 1111 1111
                                                      nn nnnn nnnn   1111 11nn nnnn nnnn  1111 111n nnnn nnnn
                               Read Data                             1111 0100            1111 1111
                               HV Inc. (WP DIS) (3)          --      1111 1000            1111 1111
                               HV Dec. (WP EN) (4)           --

Note 1:       The Data Memory is only 9-bits wide, so the MSb is ignored by the device.
          2:  All these Address/Command combinations are valid, so the CMDERR bit is set. Any other Address/Command combination is a
              command error state and the CMDERR bit will be clear.
          3:  Disables WiperLock Technology for wiper 0, wiper 1, wiper 2, wiper3, or disables Write Protect.
          4:  Enables WiperLock Technology for wiper 0, wiper 1, wiper 2, wiper3, or enables Write Protect.
          5:  Increment or Decrement commands are invalid for these addresses.

DS22233A-page 48                                                                           2009 Microchip Technology Inc.
7.2 Data Byte                                                     MCP434X/436X

Only the Read Command and the Write Command use           7.3.1 ABORTING A TRANSMISSION
the Data Byte, see Figure 7-1. These commands
concatenate the 8 bits of the Data Byte with the one      All SPI transmissions must have the correct number of
data bit (D8) contained in the Command Byte to form       SCK pulses to be executed. The command is not
9-bits of data (D8:D0). The Command Byte format           executed until the complete number of clocks have
supports up to 9-bits of data so that the 8-bit resistor  been received. Some commands also require the CS
network can be set to Full Scale (100h or greater). This  pin to be forced inactive (VIH). If the CS pin is forced to
allows wiper connections to Terminal A and to             the inactive state (VIH) the serial interface is reset.
Terminal B.                                               Partial commands are not executed.

The D9 bit is currently unused, and corresponds to the    SPI is more susceptible to noise than other bus
position on the SDO data of the CMDERR bit.               protocols. The most likely case is that this noise
                                                          corrupts the value of the data being clocked into the
7.3 Error Condition                                       MCP43XX or the SCK pin is injected with extra clock
                                                          pulses. This may cause data to be corrupted in the
The CMDERR bit indicates if the four address bits         device, or a command error to occur, since the address
received (AD3:AD0) and the two command bits               and command bits were not a valid combination. The
received (C1:C0) are a valid combination (see             extra SCK pulse will also cause the SPI data (SDI) and
Table 4-1). The CMDERR bit is high if the combination     clock (SCK) to be out of sync. Forcing the CS pin to the
is valid and low if the combination is invalid.           inactive state (VIH) resets the serial interface. The SPI
                                                          interface will ignore activity on the SDI and SCK pins
The command error bit will also be low if a write to a    until the CS pin transition to the active state is detected
Non-Volatile Address has been specified and another       (VIH to VIL or VIH to VIHH).
SPI command occurs before the CS pin is driven
inactive (VIH).                                               Note 1: When data is not being received by the
SPI commands that do not have a multiple of 8 clocks                      MCP43XX, It is recommended that the
are ignored.                                                              CS pin be forced to the inactive level (VIL)

Once an error condition has occurred, any following                  2: It is also recommended that long
commands are ignored. All following SDO bits will be                      continuous command strings should be
low until the CMDERR condition is cleared by forcing                      broken down into single commands or
the CS pin to the inactive state (VIH).                                   shorter continuous command strings.
                                                                          This reduces the probability of noise on
                                                                          the SCK pin corrupting the desired SPI
                                                                          commands.

2009 Microchip Technology Inc.                          DS22233A-page 49
MCP434X/436X                                                Note 1: It is recommended that while the CS pin is
                                                                        active, only one type of command should
7.4 Continuous Commands                                                 be issued. When changing commands, it
                                                                        is recommended to take the CS pin
The device supports the ability to execute commands                     inactive then force it back to the active
continuously. While the CS pin is in the active state (VIL              state.
or VIHH). Any sequence of valid commands may be
received.                                                          2: It is also recommended that long
The following example is a valid sequence of events:                    command strings should be broken down
1. CS pin driven active (VIL or VIHH).                                  into shorter command strings. This
2. Read Command.                                                        reduces the probability of noise on the
3. Increment Command (Wiper 0).                                         SCK pin corrupting the desired SPI
4. Increment Command (Wiper 0).                                         command string.
5. Decrement Command (Wiper 1).
6. Write Command (Volatile memory).
7. Write Command (Non-Volatile memory).
8. CS pin driven inactive (VIH).

DS22233A-page 50                                             2009 Microchip Technology Inc.
                                                                    MCP434X/436X

TABLE 7-3: COMMANDS

         Command Name             # of      Writes   Operates on       High      Impact on            Works
                                  Bits     Value in     Volatile/              WiperLock or            when
                                           EEPROM                    Voltage   Write Protect         Wiper is
                                                     Non-Volatile                                   "locked"?
                                                       memory       (VIHH) on
                                                                    CS pin?

Write Data                        16-Bits Yes (1)    Both           --         unlocked (1)         No
Read Data
Increment Wiper                   16-Bits  --        Both           --         unlocked (1)         No
Decrement Wiper
                                  8-Bits   --        Volatile Only  --         unlocked (1)         No

                                  8-Bits   --        Volatile Only  --         unlocked (1)         No

High Voltage Write Data           16-Bits Yes        Both           Yes        unchanged            No

High Voltage Read Data            16-Bits  --        Both           Yes        unchanged            Yes

High Voltage Increment Wiper      8-Bits   --        Volatile Only Yes         unchanged            No

High Voltage Decrement Wiper      8-Bits   --        Volatile Only Yes         unchanged            No

Modify Write Protect or Wiper-    8-Bits   -- (2) Non-Volatile      Yes        locked/              Yes

Lock Technology (High Voltage) -                     Only (2)                  protected (2)

Enable

Modify Write Protect or Wiper-    8-Bits   -- (3) Non-Volatile      Yes        unlocked/            Yes

Lock Technology (High Voltage) -                     Only (3)                  unprotected (3)

Disable

Note 1: This command will only complete if wiper is "unlocked" (WiperLock Technology is Disabled).

         2: If the command is executed using address 02h, 03h, 08h, or 09h then that corresponding wiper is locked or
              if with address 0Fh, then Write Protect is enabled.

         3: If the command is executed using with address 02h, 03h, 08h, or 09h, then that corresponding wiper is
              unlocked or if with address 0Fh, then Write Protect is disabled.

2009 Microchip Technology Inc.                                                          DS22233A-page 51
MCP434X/436X

7.5 Write Data                                                     7.5.2  SINGLE WRITE TO NON-VOLATILE
         Normal and High Voltage                                          MEMORY

The Write command is a 16-bit command. The Write                   The sequence to write to a single non-volatile memory
Command can be issued to both the Volatile and                     location is the same as a single write to volatile memory
Non-Volatile memory locations. The format of the                   with the exception that after the CS pin is driven
command is shown in Figure 7-2.                                    inactive (VIH), the EEPROM write cycle (tWC) is started.
                                                                   A write cycle will not start if the write command isn't
A Write command to a Volatile memory location                      exactly 16 clocks pulses. This protects against system
changes that location after a properly formatted Write             issues from corrupting the Non-Volatile memory
Command (16-clock) have been received.                             locations.

A Write command to a Non-Volatile memory location                  After the CS pin is driven inactive (VIH), the serial
will only start a write cycle after a properly formatted           interface may immediately be re-enabled by driving the
Write Command (16-clock) have been received and the                CS pin to the active state (VILor VIHH).
CS pin transitions to the inactive state (VIH).
                                                                   During an EEPROM write cycle, only serial commands
Note:       Writes to certain memory locations will be             to Volatile memory (addresses 00h, 01h, 04h, 05h, 06h,
            dependant on the state of the WiperLock                07h, and 0Ah) are accepted. All other serial commands
            Technology bits and the Write Protect bit.             are ignored until the EEPROM write cycle (twc) com-
                                                                   pletes. This allows the Host Controller to operate on the
7.5.1       SINGLE WRITE TO VOLATILE                               Volatile Wiper registers and the TCON register, and to
            MEMORY                                                 Read the Status Register. The EEWA bit in the Status
                                                                   register indicates the status of an EEPROM Write
The write operation requires that the CS pin be in the             Cycle.

active state (VILor VIHH). Typically, the CS pin will be in        Once a write command to a Non-Volatile memory
the inactive state (VIH) and is driven to the active state         location has been received, NO other SPI commands
(VIL). The 16-bit Write Command (Command Byte and                  should be received before the CS pin transitions to the
Data Byte) is then clocked in on the SCK and SDI pins.             inactive state (VIH) or the current SPI command will
                                                                   have a Command Error (CMDERR) occur.
Once all 16 bits have been received, the specified

volatile address is updated. A write will not occur if the

write command isn't exactly 16 clocks pulses. This

protects against system issues from corrupting the

Non-Volatile memory locations.

Figure 6-2 and Figure 6-3 show possible waveforms
for a single write.

               COMMAND BYTE            DATA BYTE

       AAAA 0 0DDDDDDDDDD

SDI D D D D                9876543210

       3210

SDO 1       1  1  1  1  1  1  1  1  1  1  1                  1  1  1  1 Valid Address/Command combination
         1  1  1  1  1  1  0  0  0  0  0  0                  0  0  0  0 Invalid Address/Command combination (1)

       Note 1: If an Error Condition occurs (CMDERR = L), all following SDO bits will be low until the CMDERR
                   condition is cleared (the CS pin is forced to the inactive state).

FIGURE 7-2:          Write Command - SDI and SDO States.

DS22233A-page 52                                                          2009 Microchip Technology Inc.
                                                                  MCP434X/436X

7.5.3  CONTINUOUS WRITES TO                                7.5.4  CONTINUOUS WRITES TO
       VOLATILE MEMORY                                            NON-VOLATILE MEMORY

Continuous writes are possible only when writing to the    Continuous writes to non-volatile memory are not
volatile memory registers (address 00h, 01h, and 04h).     allowed, and attempts to do so will result in a command
                                                           error (CMDERR) condition.
Figure 7-3 shows the sequence for three continuous
writes. The writes do not need to be to the same volatile
memory address.

                                  COMMAND BYTE             DATA BYTE

                  AAAA 0 0DDDDDDDDDD

             SDI  DDDD            9876543210
             SDO
                  3210

                  1 1 1 1 1 1 1* 1 1 1 1 1 1 1 1 1

                  AAAA 0 0DDDDDDDDDD

                  DDDD            9876543210

                  3210

                  1 1 1 1 1 1 1* 1 1 1 1 1 1 1 1 1

                  AAAA 0 0DDDDDDDDDD

                  DDDD            9876543210

                  3210

                  1 1 1 1 1 1 1* 1 1 1 1 1 1 1 1 1

       Note 1: If a Command Error (CMDERR) occurs at this bit location (*), then all following SDO bits will be
                   driven low until the CS pin is driven inactive (VIH).

FIGURE 7-3:  Continuous Write Sequence (Volatile Memory only).

2009 Microchip Technology Inc.                                      DS22233A-page 53
MCP434X/436X

7.6 Read Data                                              7.6.1 SINGLE READ
         Normal and High Voltage
                                                           The read operation requires that the CS pin be in the
The Read command is a 16-bit command. The Read             active state (VILor VIHH). Typically, the CS pin will be in
Command can be issued to both the Volatile and             the inactive state (VIH) and is driven to the active state
Non-Volatile memory locations. The format of the           (VILor VIHH). The 16-bit Read Command (Command
command is shown in Figure 7-4.                            Byte and Data Byte) is then clocked in on the SCK and
                                                           SDI pins. The SDO pin starts driving data on the 7th bit
The first 6 bits of the Read command determine the         (CMDERR bit) and the addressed data comes out on
address and the command. The 7th clock will output         the 8th through 16th clocks. Figure 6-2 through
the CMDERR bit on the SDO pin. The remaining               Figure 6-3 show possible waveforms for a single read.
9-clocks the device will transmit the 9 data bits (D8:D0)
of the specified address (AD3:AD0).

Figure 7-4 shows the SDI and SDO information for a
Read command.

During a write cycle (Write or High Voltage Write to a
Non-Volatile memory location) the Read command can
only read the Volatile memory locations. By reading the
Status Register (04h), the Host Controller can
determine when the write cycle has completed (via the
state of the EEWA bit).

             COMMAND BYTE  DATA BYTE

          AAAA1 1XXXXXXXXXX
SDI D D D D

          3210

SDO 1 1 1 1 1 1 1 D D D D D D D D D Valid Address/Command combination
                                               876543210

          1 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 Attempted Non-Volatile Memory Read
                                                                                              during Non-Volatile Memory Write Cycle

FIGURE 7-4:                                      READ DATA
                  Read Command - SDI and SDO States.

DS22233A-page 54                                             2009 Microchip Technology Inc.
                                                      MCP434X/436X

7.6.2 CONTINUOUS READS                                Figure 7-5 shows the sequence for three continuous
                                                      reads. The reads do not need to be to the same
Continuous reads allow the devices memory to be read  memory address.
quickly. Continuous reads are possible to all memory
locations. If a non-volatile memory write cycle is
occurring, then Read commands may only access the
volatile memory locations.

                                  COMMAND BYTE        DATA BYTE

             SDI  AAAA1 1XXXXXXXXXX
             SDO  DDDD
                  3210

                  1 1 1 1 1 1 1* D D D D D D D D D
                                                       876543210

                  AAAA1 1XXXXXXXXXX
                  DDDD
                  3210

                  1 1 1 1 1 1 1* D D D D D D D D D
                                                       876543210

                  AAAA1 1XXXXXXXXXX
                  DDDD
                  3210

                  1 1 1 1 1 1 1* D D D D D D D D D
                                                       876543210

Note 1: If a Command Error (CMDERR) occurs at this bit location (*), then all following SDO bits will be
            driven low until the CS pin is driven inactive (VIH).

FIGURE 7-5:  Continuous Read Sequence.

2009 Microchip Technology Inc.                                  DS22233A-page 55
MCP434X/436X

7.7 Increment Wiper                                        7.7.1 SINGLE INCREMENT
          Normal and High Voltage
                                                           Typically, the CS pin starts at the inactive state (VIH),
The Increment Command is an 8-bit command. The             but may be already be in the active state due to the
Increment Command can only be issued to volatile           completion of another command.
memory locations. The format of the command is
shown in Figure 7-6.                                       Figure 6-4 through Figure 6-5 show possible
                                                           waveforms for a single increment. The increment
An Increment Command to the volatile memory                operation requires that the CS pin be in the active state
location changes that location after a properly            (VILor VIHH). Typically, the CS pin will be in the inactive
formatted command (8-clocks) have been received.           state (VIH) and is driven to the active state (VILor VIHH).
                                                           The 8-bit Increment Command (Command Byte) is
Increment commands provide a quick and easy                then clocked in on the SDI pin by the SCK pins. The
method to modify the value of the volatile wiper location  SDO pin drives the CMDERR bit on the 7th clock.
by +1 with minimal overhead.
                                                           The wiper value will increment up to 100h on 8-bit
             COMMAND BYTE                                  devices and 80h on 7-bit devices. After the wiper value
       (INCR COMMAND (n+1))                                has reached Full Scale (8-bit =100h, 7-bit =80h), the
                                                           wiper value will not be incremented further. If the Wiper
         AAAA0 1XX                                         register has a value between 101h and 1FFh, the
SDI D D D D                                                Increment command is disabled. See Table 7-4 for
                                                           additional information on the Increment Command
         3210                                              versus the current volatile wiper value.

         1 1 1 1 1 1 1* 1 Note 1, 2                        The Increment operations only require the Increment
SDO                                                        command byte while the CS pin is active (VILor VIHH)
                                                           for a single increment.
         1 1 1 1 1 1 0 0 Note 1, 3
                                                           After the wiper is incremented to the desired position,
Note 1: Only functions when writing the volatile           the CS pin should be forced to VIH to ensure that
            wiper registers (AD3:AD0) 0h and 1h.           unexpected transitions on the SCK pin do not cause
                                                           the wiper setting to change. Driving the CS pin to VIH
       2: Valid Address/Command combination.               should occur as soon as possible (within device
                                                           specifications) after the last desired increment occurs.
       3: Invalid Address/Command combination
            all following SDO bits will be low until the   TABLE 7-4: INCREMENT OPERATION VS.
            CMDERR condition is cleared.                                        VOLATILE WIPER VALUE
            (the CS pin is forced to the inactive
            state).                                        Current Wiper  Wiper (W)        Increment
                                                               Setting    Properties       Command
       4: If a Command Error (CMDERR) occurs                                               Operates?
            at this bit location (*), then all following   7-bit 8-bit
            SDO bits will be driven low until the CS        Pot Pot
            pin is driven inactive (VIH).

FIGURE 7-6:       Increment Command -

SDI and SDO States.                                        3FFh 3FFh Reserved              No

                                                           081h 101h (Full Scale (W = A))

Note:  Table 7-2 shows the valid addresses for             080h 100h Full Scale (W = A)    No
       the Increment Wiper command. Other
       addresses are invalid.                              07Fh 0FFh W = N
                                                           041h 081

                                                           040h 080h W = N (Mid Scale)     Yes

                                                           03Fh 07Fh W = N
                                                           001h 001

                                                           000h 000h Zero Scale (W = B)    Yes

DS22233A-page 56                                                          2009 Microchip Technology Inc.
                                                           MCP434X/436X

7.7.2 CONTINUOUS INCREMENTS                                Increment commands can be sent repeatedly without
                                                           raising CS until a desired condition is met. The value in
Continuous Increments are possible only when writing       the Volatile Wiper register can be read using a Read
to the volatile memory registers (address 00h, and         Command and written to the corresponding
01h).                                                      Non-Volatile Wiper EEPROM using a Write Command.

Figure 7-7 shows a Continuous Increment sequence           When executing a continuous command string, the
for three continuous writes. The writes do not need to     Increment command can be followed by any other valid
be to the same volatile memory address.                    command.

When executing an continuous Increment commands,           The wiper terminal will move after the command has
the selected wiper will be altered from n to n+1 for each  been received (8th clock).
Increment command received. The wiper value will
increment up to 100h on 8-bit devices and 80h on 7-bit     After the wiper is incremented to the desired position,
devices. After the wiper value has reached Full Scale      the CS pin should be forced to VIH to ensure that
(8-bit =100h, 7-bit =80h), the wiper value will not be     unexpected transitions (on the SCK pin do not cause
incremented further. If the Wiper register has a value     the wiper setting to change). Driving the CS pin to VIH
between 101h and 1FFh, the Increment command is            should occur as soon as possible (within device
disabled.                                                  specifications) after the last desired increment occurs.

             COMMAND BYTE         COMMAND BYTE             COMMAND BYTE

(INCR COMMAND (n+1))              (INCR COMMAND (n+2))     (INCR COMMAND (n+3))

AAAA0 1XXAAAA0 1XXAAAA0 1XX

SDI D D D D                       DDDD                     DDDD

3210                              3210                     3210

1 1 1 1 1 1 1* 1 1 1 1 1 1 1 1* 1 1 1 1 1 1 1 1* 1 Note 1, 2

         1 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 Note 3, 4
SDO

         1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 Note 3, 4

1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 Note 3, 4

Note 1: Only functions when writing the volatile wiper registers (AD3:AD0) 0h and 1h.
       2: Valid Address/Command combination.
       3: Invalid Address/Command combination.
       4: If an Error Condition occurs (CMDERR = L), all following SDO bits will be low until the CMDERR
            condition is cleared (the CS pin is forced to the inactive state).

FIGURE 7-7:  Continuous Increment Command - SDI and SDO States.

2009 Microchip Technology Inc.                                                 DS22233A-page 57
MCP434X/436X

7.8 Decrement Wiper                                        7.8.1 SINGLE DECREMENT
          Normal and High Voltage
                                                           Typically, the CS pin starts at the inactive state (VIH),
The Decrement Command is an 8-bit command. The             but may already be in the active state due to the
Decrement Command can only be issued to volatile           completion of another command.
memory locations. The format of the command is
shown in Figure 7-6.                                       Figure 6-4 through Figure 6-5 show possible
                                                           waveforms for a single Decrement. The decrement
A Decrement Command to the volatile memory location        operation requires that the CS pin be in the active state
changes that location after a properly formatted           (VILor VIHH). Typically, the CS pin will be in the inactive
command (8 clocks) have been received.                     state (VIH) and is driven to the active state (VILor VIHH).
                                                           Then the 8-bit Decrement Command (Command Byte)
Decrement commands provide a quick and easy                is clocked in on the SDI pin by the SCK pins. The SDO
method to modify the value of the volatile wiper location  pin drives the CMDERR bit on the 7th clock.
by -1 with minimal overhead.
                                                           The wiper value will decrement from the wiper's Full
                  COMMAND BYTE                             Scale value (100h on 8-bit devices and 80h on 7-bit
                                                           devices). Above the wiper's Full Scale value
           (DECR COMMAND (n+1))                            (8-bit =101h to 1FFh, 7-bit = 81h to FFh), the
                                                           decrement command is disabled. If the Wiper register
         AAAA1 0XX                                         has a Zero Scale value (000h), then the wiper value will
SDI D D D D                                                not decrement. See Table 7-4 for additional information
                                                           on the Decrement Command vs. the current volatile
         3210                                              wiper value.
         1 1 1 1 1 1 1* 1 Note 1, 2
SDO                                                        The Decrement commands only require the Decrement
         1 1 1 1 1 1 0 0 Note 1, 3                         command byte, while the CS pin is active (VILor VIHH)
                                                           for a single decrement.
Note 1: Only functions when writing the volatile
            wiper registers (AD3:AD0) 0h and 1h.           After the wiper is decremented to the desired position,
                                                           the CS pin should be forced to VIH to ensure that
       2: Valid Address/Command combination.               unexpected transitions on the SCK pin do not cause
                                                           the wiper setting to change. Driving the CS pin to VIH
       3: Invalid Address/Command combination              should occur as soon as possible (within device
            all following SDO bits will be low until the   specifications) after the last desired decrement occurs.
            CMDERR condition is cleared.
            (the CS pin is forced to the inactive          TABLE 7-5: DECREMENT OPERATION VS.
            state).                                                             VOLATILE WIPER VALUE

       4: If a Command Error (CMDERR) occurs               Current Wiper  Wiper (W)        Decrement
            at this bit location (*), then all following       Setting    Properties       Command
            SDO bits will be driven low until the CS                                       Operates?
            pin is driven inactive (VIH).                  7-bit 8-bit
                                                            Pot Pot
FIGURE 7-8:       Decrement Command -

SDI and SDO States.

                                                           3FFh 3FFh Reserved              No

Note:  Table 7-2 shows the valid addresses for             081h 101h (Full Scale (W = A))
       the Decrement Wiper command. Other
       addresses are invalid.                              080h 100h Full Scale (W = A)    Yes

                                                           07Fh 0FFh W = N
                                                           041h 081

                                                           040h 080h W = N (Mid Scale)     Yes

                                                           03Fh 07Fh W = N
                                                           001h 001

                                                           000h 000h Zero Scale (W = B)    No

DS22233A-page 58                                                          2009 Microchip Technology Inc.
                                                           MCP434X/436X

7.8.2 CONTINUOUS DECREMENTS                                Decrement commands can be sent repeatedly without
                                                           raising CS until a desired condition is met. The value in
Continuous Decrements are possible only when writing       the Volatile Wiper register can be read using a Read
to the volatile memory registers (address 00h, 01h, and    Command and written to the corresponding
04h).                                                      Non-Volatile Wiper EEPROM using a Write Command.

Figure 7-9 shows a continuous Decrement sequence           When executing a continuous command string, the
for three continuous writes. The writes do not need to     Decrement command can be followed by any other
be to the same volatile memory address.                    valid command.

When executing continuous Decrement commands,              The wiper terminal will move after the command has
the selected wiper will be altered from n to n-1 for each  been received (8th clock).
Decrement command received. The wiper value will
decrement from the wiper's Full Scale value (100h on       After the wiper is decremented to the desired position,
8-bit devices and 80h on 7-bit devices). Above the         the CS pin should be forced to VIH to ensure that
wiper's Full Scale value (8-bit =101h to 1FFh,             "unexpected" transitions (on the SCK pin do not cause
7-bit = 81h to FFh), the decrement command is              the wiper setting to change). Driving the CS pin to VIH
disabled. If the Wiper register has a Zero Scale value     should occur as soon as possible (within device
(000h), then the wiper value will not decrement. See       specifications) after the last desired decrement occurs.
Table 7-4 for additional information on the Decrement
Command vs. the current volatile wiper value.

             COMMAND BYTE         COMMAND BYTE             COMMAND BYTE

(DECR COMMAND (n-1))              (DECR COMMAND (n-1))     (DECR COMMAND (n-1))

AAAA1 0XXAAAA1 0XXAAAA1 0XX

SDI D D D D                       DDDD                     DDDD

3210                              3210                     3210

1 1 1 1 1 1 1* 1 1 1 1 1 1 1 1* 1 1 1 1 1 1 1 1* 1 Note 1, 2

         1 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 Note 3, 4
SDO

         1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 Note 3, 4

1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 Note 3, 4

Note 1: Only functions when writing the volatile wiper registers (AD3:AD0) 0h and 1h.
       2: Valid Address/Command combination.
       3: Invalid Address/Command combination.
       4: If an Error Condition occurs (CMDERR = L), all following SDO bits will be low until the CMDERR
            condition is cleared (the CS pin is forced to the inactive state).

FIGURE 7-9:  Continuous Decrement Command - SDI and SDO States.

2009 Microchip Technology Inc.                                                 DS22233A-page 59
MCP434X/436X

7.9 Modify Write Protect or WiperLock                      7.9.1  SINGLE ENABLE WRITE PROTECT
         Technology (High Voltage)                                OR WIPERLOCK TECHNOLOGY
          Enable and Disable                                      (HIGH VOLTAGE)

This command is a special case of the High Voltage         Figure 6-4 through Figure 6-5 show possible
Decrement Wiper and High Voltage Increment Wiper           waveforms for a single Modify Write Protect or
commands to the non-volatile memory locations 02h,         WiperLock Technology command.
03h, and 0Fh. This command is used to enable or
disable either the software Write Protect, wiper 0, wiper  A Modify Write Protect or WiperLock Technology
1, wiper 2 and wiper 3 WiperLock Technology.               Command will only start an EEPROM write cycle (twc)
Table 7-6 shows the memory addresses, the High             after a properly formatted Command (8-clocks) has
Voltage command and the result of those commands           been received and the CS pin transitions to the inactive
on the non-volatile WP, WL0 WL1, WL2, or WL3 bits.         state (VIH).
The format of the command is shown in Figure 7-8
(Enable) or Figure 7-6 (Disable).                          After the CS pin is driven inactive (VIH), the serial
                                                           interface may immediately be re-enabled by driving the
                                                           CS pin to the active state (VILor VIHH).

                                                           During an EEPROM write cycle, only serial commands
                                                           to Volatile memory (addresses 00h, 01h, 04h, 05h, 06h,
                                                           07h, and 0Ah) are accepted. All other serial commands
                                                           are ignored until the EEPROM write cycle (twc) com-
                                                           pletes. This allows the Host Controller to operate on the
                                                           Volatile Wiper registers and the TCON register, and to
                                                           Read the Status Register. The EEWA bit in the Status
                                                           register indicates the status of an EEPROM Write
                                                           Cycle.

TABLE 7-6: ADDRESS MAP TO MODIFY WRITE PROTECT AND WIPERLOCK TECHNOLOGY

Memory                                                     Command's and Result
Address
                  High Voltage Decrement Wiper                    High Voltage Increment Wiper

00h               Wiper 0 register is decremented                 Wiper 0 register is incremented

01h               Wiper 1 register is decremented                 Wiper 1 register is incremented

02h               WL0 is enabled                                  WL0 is disabled

03h              WL1 is enabled                                  WL1 is disabled
04h (1)
                  TCON0 register not changed, CMDERR bit is       TCON0 register not changed, CMDERR bit is
05h (1)           set                                             set

                  STATUS register not changed, CMDERR bit is      STATUS register not changed, CMDERR bit is
                  set                                             set

06h               Wiper 2 register is decremented                 Wiper 2 register is incremented

07h               Wiper 3 register is decremented                 Wiper 3 register is incremented

08h               WL2 is enabled                                  WL2 is disabled

      09h         WL3 is enabled                                  WL3 is disabled
    0Ah (1)       TCON1 register not changed, CMDERR bit is       TCON1 register not changed, CMDERR bit is
                  set                                             set
0Bh - 0Eh (1)     Reserved                                        Reserved

0Fh               WP is enabled                                   WP is disabled

Note 1: Reserved addresses: Increment or Decrement commands are invalid for these addresses.

DS22233A-page 60                                                                   2009 Microchip Technology Inc.
                                                                         MCP434X/436X

8.0 APPLICATIONS EXAMPLES                                   5V          Voltage       3V

Non-volatile digital potentiometers have a multitude of                 Regulator
practical uses in modern electronic circuits. The most
popular uses include precision calibration of set point                 PIC MCU                    MCP4XXX
thresholds, sensor trimming, LCD bias trimming, audio
attenuation, adjustable power supplies, motor control                           SDI                SDI
overcurrent trip setting, adjustable gain amplifiers and                         CS                CS
offset trimming. The MCP434X/436X devices can be                              SCK                  SCK
used to replace the common mechanical trim pot in                               WP                 WP
applications where the operating and terminal voltages                           I/O               RESET
are within CMOS process limitations (VDD = 2.7V to                            SDO                  SDO
5.5V).
                                                            FIGURE 8-1:          Example Split Rail
8.1 Split Rail Applications                                 System 1.

All inputs that would be used to interface to a Host            Voltage                              5V
Controller support High Voltage on their input pin. This        Regulator
allows the MCP43XX device to be used in split power                                       MCP4XXX
rail applications.                                               3V
                                                                                          SDI
An example of this is a battery application where the           PIC MCU                   CS
PIC MCU is directly powered by the battery supply                                        SCK
(4.8V) and the MCP43XX device is powered by the                        SDI                WP
3.3V regulated voltage.                                                 CS                RESET
                                                                      SCK                 SDO
For SPI applications, these inputs are:                                WP
                                                                        I/O
CS
                                                                      SDO
SCK
                                                            FIGURE 8-2:          Example Split Rail
SDI (or SDI/SDO)                                          System 2.

WP                                                        TABLE 8-1: VOH - VIH COMPARISONS

RESET                                                     PIC (1)                   MCP4XXX (2)

Figure 8-1 through Figure 8-2 show three example split                                             Comment
rail systems. In this system, the MCP43XX interface
input signals need to be able to support the PIC MCU        VDD VIH VOH VDD VIH VOH
output high voltage (VOH).
                                                            5.5 4.4 4.4 2.7 1.215 -- (3)
In Example #1 (Figure 8-1), the MCP43XX interface
input signals need to be able to support the PIC MCU        5.0 4.0 4.0 3.0 1.35 -- (3)
output high voltage (VOH). If the split rail voltage delta
becomes too large, then the customer may be required        4.5 3.6 3.6 3.3 1.485 -- (3)
to do some level shifting due to MCP43XX VOH levels
related to Host Controller VIH levels.                      3.3 2.64 2.64 4.5 2.025 -- (3)

In Example #2 (Figure 8-2), the MCP43XX interface           3.0 2.4 2.4 5.0 2.25 -- (3)
input signals need to be able to support the lower
voltage of the PIC MCU output high voltage level (VOH).     2.7 2.16 2.16 5.5 2.475 -- (3)

Table 8-1 shows an example PIC microcontroller I/O          Note 1:     VOH minimum = 0.8 * VDD;
voltage specifications and the MCP43XX                              2:  VOL maximum = 0.6V
specifications. So this PIC MCU operating at 3.3V will              3:  VIH minimum = 0.8 * VDD;
drive a VOH at 2.64V, and for the MCP43XX operating                     VIL maximum = 0.2 * VDD;
at 5.5V, the VIH is 2.47V. Therefore, the interface
signals meet specifications.                                            VOH minimum (SDA only) =;
                                                                        VOL maximum = 0.2 * VDD
                                                                        VIH minimum = 0.45 * VDD;
                                                                        VIL maximum = 0.2 * VDD

                                                                        The only MCP4XXX output pin is SDO,

                                                                        which is Open-Drain (or Open-Drain with

                                                                        Internal Pull-up) with High Voltage Support

2009 Microchip Technology Inc.                                                          DS22233A-page 61
MCP434X/436X

8.2 Techniques to Force the CS Pin to                       PIC10F206                      R1
         VIHH                                                        GP0                                MCP4XXX

The circuit in Figure 8-3 shows a method using the          GP2                                     CS
TC1240A doubling charge pump. When the SHDN pin                       C1                         C2
is high, the TC1240A is off, and the level on the CS pin
is controlled by the PIC microcontrollers (MCUs) IO2       FIGURE 8-4:          MCP4XXX Non-volatile
pin.
                                                            Digital Potentiometer Evaluation Board
When the SHDN pin is low, the TC1240A is on and the
VOUT voltage is 2 * VDD. The resistor R1 allows the CS
pin to go higher than the voltage such that the PIC
MCU's IO2 pin "clamps" at approximately VDD.

                                                            (MCP402XEV) implementation to generate the

                      TC1240A                               VIHH voltage.

PIC MCU           VIN       C+      C1
        IO1
        IO2       SHDN C-                                   8.3 Using Shutdown Modes

                      VOUT                                  Figure 8-5 shows a possible application circuit where
                                                            the independent terminals could be used.
                  R1                MCP4XXX                 Disconnecting the wiper allows the transistor input to
                                                            be taken to the Bias voltage level (disconnecting A and
                                CS                          or B may be desired to reduce system current).
                                                            Disconnecting Terminal A modifies the transistor input
                            C2                              by the RBW rheostat value to the Common B.
                                                            Disconnecting Terminal B modifies the transistor input
FIGURE 8-3:       Using the TC1240A to                      by the RAW rheostat value to the Common A. The
                                                            Common A and Common B connections could be
Generate the VIHH Voltage.                                  connected to VDD and VSS.

The circuit in Figure 8-4 shows the method used on the                           Common A
MCP402X Non-volatile Digital Potentiometer
Evaluation Board (Part Number: MCP402XEV). This             Input
method requires that the system voltage be                                    A
approximately 5V. This ensures that when the
PIC10F206 enters a brown-out condition, there is an
insufficient voltage level on the CS pin to change the
stored value of the wiper. The MCP402X Non-volatile
Digital Potentiometer Evaluation Board User's Guide
(DS51546) contains a complete schematic.

GP0 is a general purpose I/O pin, while GP2 can either                           W               To base
be a general purpose I/O pin or it can output the internal                                       of Transistor
clock.

For the serial commands, configure the GP2 pin as an                                             (or Amplifier)
input (high impedance). The output state of the GP0 pin
will determine the voltage on the CS pin (VIL or VIH).                      B
                                                            Input
For high-voltage serial commands, force the GP0
output pin to output a high level (VOH) and configure the
GP2 pin to output the internal clock. This will form a
charge pump and increase the voltage on the CS pin
(when the system voltage is approximately 5V).

                                                                                 Common B

                                                            Balance                        Bias

                                                            FIGURE 8-5:          Example Application Circuit

                                                            using Terminal Disconnects.

DS22233A-page 62                                                                  2009 Microchip Technology Inc.
                                                                                   MCP434X/436X

8.4 Design Considerations                                             8.4.2 LAYOUT CONSIDERATIONS

In the design of a system with the MCP43XX devices,                   Several layout considerations may be applicable to
the following considerations should be taken into                     your application. These may include:
account:
                                                                      Noise
Power Supply Considerations                                          Footprint Compatibility
Layout Considerations                                                PCB Area Requirements

8.4.1     POWER SUPPLY                                                8.4.2.1 Noise
          CONSIDERATIONS
                                                                      Inductively-coupled AC transients and digital switching
The typical application will require a bypass capacitor               noise can degrade the input and output signal integrity,
in order to filter high-frequency noise, which can be                 potentially masking the MCP43XX's performance.
induced onto the power supply's traces. The bypass                    Careful board layout minimizes these effects and
capacitor helps to minimize the effect of these noise                 increases the Signal-to-Noise Ratio (SNR). Multi-layer
sources on signal integrity. Figure 8-6 illustrates an                boards utilizing a low-inductance ground plane,
appropriate bypass strategy.                                          isolated inputs, isolated outputs and proper decoupling
                                                                      are critical to achieving the performance that the silicon
In this example, the recommended bypass capacitor                     is capable of providing. Particularly harsh
                                                                      environments may require shielding of critical signals.
value is 0.1 F. This capacitor should be placed as
                                                                      If low noise is desired, breadboards and wire-wrapped
close (within 4 mm) to the device power pin (VDD) as                  boards are not recommended.
possible.
                                                                      8.4.2.2 Footprint Compatibility
The power source supplying these devices should be
                                                                      The specification of the MCP43XX pinouts was done to
as clean as possible. If the application circuit has                  allow systems to be designed to easily support the use
                                                                      of either the dual (MCP42XX) or quad (MCP43XX)
separate digital and analog power supplies, VDD and                   device.
VSS should reside on the analog plane.
                                                                      Figure 8-7 shows how the dual pinout devices fit on the
                                                   VDD                quad device footprint. For the Rheostat devices, the
                                                                      dual device is in the MSOP package, so the footprints
                                  0.1 F                              would need to be offset from each other.
                  VDD

                                                                      MCP43X1 Quad Potentiometers

          0.1 F  MCP434X/436X                                        P3A 1        20 P2A
                                               PICTM Microcontroller               19 P2W
       A                                                              P3W 2                      MCP42X1 Pinout (1)
                                              U/D                     P3B 3        18 P2B
                                                                       CS 4        17 VDD
       W                                                                           16 SDO
                                                                      SCK 5        15 RESET
                                                                       SDI 6       14 WP
                                                                      VSS 7
                                                                      P1B 8        12 P0B
                                                                      P1W 9        12 P0W
                                                                      P1A 10
                                                                                   11 P0A

       B                          CS                                      TSSOP
                                                                      MCP43X2 Quad Rheostat

                  VSS                              VSS                P3W 1        14 P2W        MCP42X2 Pinout
                                                                                   13 P2B
FIGURE 8-6:       Typical Microcontroller                             P3B 2
Connections.                                                           CS 3        12 VDD
                                                                      SCK 4        11 SDO
                                                                       SDI 5
                                                                      VSS 6        10 P0B
                                                                      P1B 7         9 P0W
                                                                                    8 P1W

                                                                              TSSOP

                                                                      Note 1: Pin 15 (RESET) is the Shutdown (SHDN)

                                                                              pin on the MCP42x1 device.

                                                                      FIGURE 8-7:    Quad Pinout (TSSOP

                                                                      Package) vs. Dual Pinout.

2009 Microchip Technology Inc.                                                                 DS22233A-page 63
MCP434X/436X                                            8.4.2.3 PCB Area Requirements

Figure 8-8 shows possible layout implementations for    In some applications, PCB area is a criteria for device
an application to support the quad and dual options on  selection. Table 8-2 shows the package dimensions
the same PCB.                                           and area for the different package options. The table
                                                        also shows the relative area factor compared to the
              Potentiometers Devices                    smallest area. For space critical applications, the QFN
                            MCP43X1                     package would be the suggested package.

                            MCP42X1                     TABLE 8-2: PACKAGE FOOTPRINT (1)

                                                            Package         Package Footprint

                                                        Pins             Dimensions
                                                                                                             Area (mm2)(mm)
                                                                                                                        Relative Area
                                                            Type  Code

                                                                         X  Y

            Rheostat Devices                            14 TSSOP ST 5.10 6.40 32.64 2.04
MCP42X2
                                                        20  QFN      ML  4.00 4.00 16.00 1
                        MCP43X2                                          6.60 6.40 42.24 2.64
                                                            TSSOP ST

                                                        Note 1: Does not include recommended land
                                                                    pattern dimensions.

FIGURE 8-8:       Layout to support Quad and            8.4.3 RESISTOR TEMPCO
Dual Devices.
                                                        Characterization curves of the resistor temperature
                                                        coefficient (Tempco) are shown in Figure 2-8,
                                                        Figure 2-19, Figure 2-29, and Figure 2-39.

                                                        These curves show that the resistor network is
                                                        designed to correct for the change in resistance as
                                                        temperature increases. This technique reduces the
                                                        end to end change is RAB resistance.

                                                        8.4.4 HIGH VOLTAGE TOLERANT PINS

                                                        High Voltage support (VIHH) on the Serial Interface pins
                                                        supports two features. These are:

                                                         In-Circuit Accommodation of split rail applications
                                                           and power supply sync issues

                                                         User configuration of the Non-Volatile EEPROM,
                                                           Write Protect, and WiperLock feature

                                                        Note:    In many applications, the High Voltage will
                                                                 only be present at the manufacturing
                                                                 stage so as to "lock" the Non-Volatile wiper
                                                                 value (after calibration) and the contents
                                                                 of the EEPROM. This ensures that since
                                                                 High Voltage is not present under normal
                                                                 operating conditions, these values can not
                                                                 be modified.

DS22233A-page 64                                                          2009 Microchip Technology Inc.
                                                                  MCP434X/436X

9.0 DEVELOPMENT SUPPORT                                        9.2 Technical Documentation

9.1 Development Tools                                          Several additional technical documents are available to
                                                               assist you in your design and development. These
Several development tools are available to assist in           technical documents include Application Notes,
your design and evaluation of the MCP43XX devices.             Technical Briefs, and Design Guides. Table 9-2 shows
The currently available tools are shown in Table 9-1.          some of these documents.
These boards may be purchased directly from the
Microchip web site at www.microchip.com.

TABLE 9-1: DEVELOPMENT TOOLS

Board Name                                             Part #     Supported Devices

20-pin TSSOP and SSOP Evaluation Board                 TSSOP20EV  MCP43XX
MCP4361 Evaluation Board (1)                           MCP43XXEV  MCP4361

MCP42XX Digital Potentiometer PICtail Plus Demo MCP42XXDM-PTPLS   MCP42XX
Board
MCP4XXX Digital Potentiometer Daughter Board (2) MCP4XXXDM-DB     MCP42XXX, MCP42XX, MCP4021,
                                                                  and MCP4011

Note 1: This Evaluation Board is planned to be available by March 2010. This board uses the TSSOP20EV PCB
            and requires the PICkit Serial Analyzer (see User's Guide for details). This kit also includes 1 blank
            TSSOP20EV PCB.

2: Requires the use of a PICDEM Demo board (see User's Guide for details)

TABLE 9-2:    TECHNICAL DOCUMENTATION                                                           Literature #
Application  Title
Note Number                                                                                    DS01080
AN1080       Understanding Digital Potentiometers Resistor Variations                          DS00737
AN737        Using Digital Potentiometers to Design Low-Pass Adjustable Filters                DS00692
AN692        Using a Digital Potentiometer to Optimize a Precision Single Supply Photo Detect  DS00691
AN691        Optimizing the Digital Potentiometer in Precision Circuits                        DS00219
AN219        Comparing Digital Potentiometers to Mechanical Potentiometers                     DS22017
--           Digital Potentiometer Design Guide                                                DS21825
--           Signal Chain Design Guide

2009 Microchip Technology Inc.                                                                DS22233A-page 65
MCP434X/436X

NOTES:

DS22233A-page 66   2009 Microchip Technology Inc.
10.0 PACKAGING INFORMATION                       MCP434X/436X

10.1 Package Marking Information                 Example

                       14-Lead TSSOP                   4362502E
                                                              0940
                          XXXXXXXX                               256
                                  YYWW
                                    NNN           Example
                                                             4361
                       20-Lead QFN (4x4)
                                 XXXXX                     502EML
                               XXXXXX                     ^e^3 0940
                               XXXXXX
                                                              256
                              YYWWNNN
                                                 Example
                       20-Lead TSSOP
                                                        MCP4361
                                  XXXXXXXX              EST ^e^3 256
                                  XXXXX NNN
                                                                 0940
                                           YYWW

Legend:  XX...X                   Customer-specific information
         Y                        Year code (last digit of calendar year)
         YY                       Year code (last 2 digits of calendar year)
         WW                       Week code (week of January 1 is week `01')
         NNN                      Alphanumeric traceability code
         e3                       Pb-free JEDEC designator for Matte Tin (Sn)
                                  This package is Pb-free. The Pb-free JEDEC designator ( e3 )
         *                        can be found on the outer packaging for this package.

Note: In the event the full Microchip part number cannot be marked on one line, it will
           be carried over to the next line, thus limiting the number of available
           characters for customer-specific information.

2009 Microchip Technology Inc.                                                                DS22233A-page 67
MCP434X/436X

    /HDG 3ODVWLF 7KLQ 6KULQN 6PDOO 2XWOLQH 67 PP %RG\ >76623@

   1RWH )RU WKH PRVW FXUUHQW SDFNDJH GUDZLQJV SOHDVH VHH WKH 0LFURFKLS 3DFNDJLQJ 6SHFLILFDWLRQ ORFDWHG DW
               KWWS ZZZ PLFURFKLS FRP SDFNDJLQJ

                                                  D
                                    N

                                                  E
                                           E1

       NOTE 1

                           12
                                                               e

                            b

                                                                  c                                    

       A                                   A2

          A1                                                             L1                             L

                                                                  8QLWV        0,//,0(7(56

                                    'LPHQVLRQ /LPLWV                     0,1   120          0$;

          1XPEHU RI 3LQV                                          1

          3LWFK                                                   H            %6&

          2YHUDOO +HLJKW                                          $           

          0ROGHG 3DFNDJH 7KLFNQHVV                                $

          6WDQGRII                                                $            

          2YHUDOO :LGWK                                           (            %6&

          0ROGHG 3DFNDJH :LGWK                                    (

          0ROGHG 3DFNDJH /HQJWK                                   '

          )RRW /HQJWK                                             /

          )RRWSULQW                                               /            5()

          )RRW $QJOH                                              I                        

          /HDG 7KLFNQHVV                                          F            

          /HDG :LGWK                                              E            

1RWHV

3LQ YLVXDO LQGH[ IHDWXUH PD\ YDU\ EXW PXVW EH ORFDWHG ZLWKLQ WKH KDWFKHG DUHD

'LPHQVLRQV ' DQG ( GR QRW LQFOXGH PROG IODVK RU SURWUXVLRQV 0ROG IODVK RU SURWUXVLRQV VKDOO QRW H[FHHG  PP SHU VLGH

'LPHQVLRQLQJ DQG WROHUDQFLQJ SHU $60( < 0

       %6& %DVLF 'LPHQVLRQ 7KHRUHWLFDOO\ H[DFW YDOXH VKRZQ ZLWKRXW WROHUDQFHV
       5() 5HIHUHQFH 'LPHQVLRQ XVXDOO\ ZLWKRXW WROHUDQFH IRU LQIRUPDWLRQ SXUSRVHV RQO\

                                                                               0LFURFKLS 7HFKQRORJ\ 'UDZLQJ &        %

DS22233A-page 68                                                                         2009 Microchip Technology Inc.
                                         MCP434X/436X

Note: For the most current package drawings, please see the Microchip Packaging Specification located at
            http://www.microchip.com/packaging

2009 Microchip Technology Inc.  DS22233A-page 69
MCP434X/436X

/HDG 3ODVWLF 4XDG )ODW 1R /HDG 3DFNDJH 0/ [ [ PP %RG\ >4)1@

1RWH )RU WKH PRVW FXUUHQW SDFNDJH GUDZLQJV SOHDVH VHH WKH 0LFURFKLS 3DFNDJLQJ 6SHFLILFDWLRQ ORFDWHG DW
            KWWS ZZZ PLFURFKLS FRP SDFNDJLQJ

                           D                                                            D2

                                                EXPOSED
                                                        PAD

                                                        E         E2                                        e
                                                2                                                      b
                                                1                       2
                                                                       1                                    K
                                                                                                 L
                                         N                 NOTE 1               N
                     TOP VIEW                                                  BOTTOM VIEW

                                                A

       A3                                   A1

                                                           8QLWV               0,//,0(7(56

                                            'LPHQVLRQ /LPLWV       0,1         120          0$;
                                                                                             
           1XPEHU RI 3LQV                                  1

           3LWFK                                           H                   %6&

           2YHUDOO +HLJKW                                  $

           6WDQGRII                                        $

           &RQWDFW 7KLFNQHVV                               $                   5()

           2YHUDOO :LGWK                                   (                   %6&

           ([SRVHG 3DG :LGWK                               (

           2YHUDOO /HQJWK                                  '                   %6&

           ([SRVHG 3DG /HQJWK                              '

           &RQWDFW :LGWK                                   E

           &RQWDFW /HQJWK                                  /

           &RQWDFW WR ([SRVHG 3DG                          .                  

1RWHV

3LQ YLVXDO LQGH[ IHDWXUH PD\ YDU\ EXW PXVW EH ORFDWHG ZLWKLQ WKH KDWFKHG DUHD

3DFNDJH LV VDZ VLQJXODWHG

'LPHQVLRQLQJ DQG WROHUDQFLQJ SHU $60( < 0

       %6& %DVLF 'LPHQVLRQ 7KHRUHWLFDOO\ H[DFW YDOXH VKRZQ ZLWKRXW WROHUDQFHV
       5() 5HIHUHQFH 'LPHQVLRQ XVXDOO\ ZLWKRXW WROHUDQFH IRU LQIRUPDWLRQ SXUSRVHV RQO\

                                                                               0LFURFKLS 7HFKQRORJ\ 'UDZLQJ &  %

DS22233A-page 70                                                                            2009 Microchip Technology Inc.
                                        MCP434X/436X

1RWH )RU WKH PRVW FXUUHQW SDFNDJH GUDZLQJV SOHDVH VHH WKH 0LFURFKLS 3DFNDJLQJ 6SHFLILFDWLRQ ORFDWHG DW
            KWWS ZZZ PLFURFKLS FRP SDFNDJLQJ

2009 Microchip Technology Inc.  DS22233A-page 71
MCP434X/436X

/HDG 3ODVWLF 7KLQ 6KULQN 6PDOO 2XWOLQH 67 PP %RG\ >76623@

1RWH )RU WKH PRVW FXUUHQW SDFNDJH GUDZLQJV SOHDVH VHH WKH 0LFURFKLS 3DFNDJLQJ 6SHFLILFDWLRQ ORFDWHG DW
            KWWS ZZZ PLFURFKLS FRP SDFNDJLQJ

                                                    D

                               N

                                                  E
                                           E1

       NOTE 1

                      12

                            b              e

                                                           c                                            

       A                                   A2

       A1                                                          L1                                     L

                                              8QLWV                            0,//,0(7(56

                                         'LPHQVLRQ /LPLWV     0,1              120          0$;

               1XPEHU RI 3LQV                  1

               3LWFK                           H                               %6&

               2YHUDOO +HLJKW                  $                             

               0ROGHG 3DFNDJH 7KLFNQHVV       $

               6WDQGRII                       $                                

               2YHUDOO :LGWK                   (                               %6&

               0ROGHG 3DFNDJH :LGWK           (

               0ROGHG 3DFNDJH /HQJWK           '

               )RRW /HQJWK                     /

               )RRWSULQW                      /                                5()

               )RRW $QJOH                      I                                           

               /HDG 7KLFNQHVV                  F                              

               /HDG :LGWK                      E                              

1RWHV

3LQ YLVXDO LQGH[ IHDWXUH PD\ YDU\ EXW PXVW EH ORFDWHG ZLWKLQ WKH KDWFKHG DUHD

'LPHQVLRQV ' DQG ( GR QRW LQFOXGH PROG IODVK RU SURWUXVLRQV 0ROG IODVK RU SURWUXVLRQV VKDOO QRW H[FHHG  PP SHU VLGH

'LPHQVLRQLQJ DQG WROHUDQFLQJ SHU $60( < 0

       %6& %DVLF 'LPHQVLRQ 7KHRUHWLFDOO\ H[DFW YDOXH VKRZQ ZLWKRXW WROHUDQFHV
       5() 5HIHUHQFH 'LPHQVLRQ XVXDOO\ ZLWKRXW WROHUDQFH IRU LQIRUPDWLRQ SXUSRVHV RQO\

                                                                               0LFURFKLS 7HFKQRORJ\ 'UDZLQJ &        %

DS22233A-page 72                                                                         2009 Microchip Technology Inc.
                                         MCP434X/436X

Note: For the most current package drawings, please see the Microchip Packaging Specification located at
            http://www.microchip.com/packaging

2009 Microchip Technology Inc.  DS22233A-page 73
MCP434X/436X

NOTES:

DS22233A-page 74   2009 Microchip Technology Inc.
                                      MCP434X/436X

APPENDIX A: REVISION HISTORY

Revision A (December 2009)

Original Release of this Document.

2009 Microchip Technology Inc.      DS22233A-page 75
MCP434X/436X

NOTES:

DS22233A-page 76   2009 Microchip Technology Inc.
                                                                          MCP434X/436X

PRODUCT IDENTIFICATION SYSTEM

To order or obtain information, e.g., on pricing or delivery, refer to the factory or the listed sales office.

PART NO.  -XXX                     X        /XX                           Examples:

Device Resistance Temperature Package                                     a) MCP4341-502E/XX: 5 k, 20-LD Device
                                                                          b) MCP4341T-502E/XX: T/R, 5 k, 20-LD Device
          Version                  Range                                  c) MCP4341-103E/XX: 10 k, 20-LD Device
                                                                          d) MCP4341T-103E/XX: T/R, 10 k, 20-LD Device
Device    MCP4341:                 Quad Non-Volatile 7-bit Potentiometer  e) MCP4341-503E/XX: 50 k, 20-LD Device
          MCP4341T:                Quad Non-Volatile 7-bit Potentiometer  f) MCP4341T-503E/XX: T/R, 50 k, 20-LD Device
                                   (Tape and Reel)                        g) MCP4341-104E/XX: 100 k, 20-LD Device
          MCP4342:                 Quad Non-Volatile 7-bit Rheostat       h) MCP4341T-104E/XX: T/R, 100 k,
          MCP4342T:                Quad Non-Volatile 7-bit Rheostat
                                   (Tape and Reel)                                                              20-LD Device
          MCP4361:                 Quad Non-Volatile 8-bit Potentiometer
          MCP4361T:                Quad Non-Volatile 8-bit Potentiometer  a) MCP4342-502E/XX: 5 k, 14-LD Device
                                   (Tape and Reel)                        b) MCP4342T-502E/XX: T/R, 5 k, 14-LD Device
          MCP4362:                 Quad Non-Volatile 8-bit Rheostat       c) MCP4342-103E/XX: 10 k, 14-LD Device
          MCP4362T:                Quad Non-Volatile 8-bit Rheostat       d) MCP4342T-103E/XX: T/R, 10 k, 14-LD Device
                                   (Tape and Reel)                        e) MCP4342-503E/XX: 50 k, 8LD Device
                                                                          f) MCP4342T-503E/XX: T/R, 50 k, 14-LD Device
Resistance Version: 502            = 5 k                                  g) MCP4342-104E/XX: 100 k, 14-LD Device
                              103  = 10 k                                 h) MCP4342T-104E/XX: T/R, 100 k,
                              503  = 50 k
                              104  = 100 k                                                                      14-LD Device

Temperature Range E = -40C to +125C (Extended)                          a) MCP4361-502E/XX: 5 k, 20-LD Device
                                                                          b) MCP4361T-502E/XX: T/R, 5 k, 20-LD Device
Package   ST = Plastic Thin Shrink Small Outline (TSSOP),                 c) MCP4361-103E/XX: 10 k, 20-LD Device
                    14/20-lead                                            d) MCP4361T-103E/XX: T/R, 10 k, 20-LD Device
                                                                          e) MCP4361-503E/XX: 50 k, 20-LD Device
          ML = Plastic Quad Flat No-lead (4x4 QFN), 20-lead               f) MCP4361T-503E/XX: T/R, 50 k, 20-LD Device
                                                                          g) MCP4361-104E/XX: 100 k, 20-LD Device
                                                                          h) MCP4361T-104E/XX: T/R, 100 k,

                                                                                                                20-LD Device

                                                                          a) MCP4362-502E/XX: 5 k, 14-LD Device
                                                                          b) MCP4362T-502E/XX: T/R, 5 k, 14-LD Device
                                                                          c) MCP4362-103E/XX: 10 k, 14-LD Device
                                                                          d) MCP4362T-103E/XX: T/R, 10 k, 14-LD Device
                                                                          e) MCP4362-503E/XX: 50 k, 14-LD Device
                                                                          f) MCP4362T-503E/XX: T/R, 50 k, 14-LD Device
                                                                          g) MCP4362-104E/XX: 100 k, 14-LD Device
                                                                          h) MCP4362T-104E/XX: T/R, 100 k,

                                                                                                                14-LD Device

                                                                          XX = ST for 14/20-lead TSSOP
                                                                                 = ML for 20-lead QFN

2009 Microchip Technology Inc.                                                                                DS22233A-page 77
MCP434X/436X

NOTES:

DS22233A-page 78   2009 Microchip Technology Inc.
Note the following details of the code protection feature on Microchip devices:
Microchip products meet the specification contained in their particular Microchip Data Sheet.

Microchip believes that its family of products is one of the most secure families of its kind on the market today, when used in the
      intended manner and under normal conditions.

There are dishonest and possibly illegal methods used to breach the code protection feature. All of these methods, to our
      knowledge, require using the Microchip products in a manner outside the operating specifications contained in Microchip's Data
      Sheets. Most likely, the person doing so is engaged in theft of intellectual property.

Microchip is willing to work with the customer who is concerned about the integrity of their code.

Neither Microchip nor any other semiconductor manufacturer can guarantee the security of their code. Code protection does not
      mean that we are guaranteeing the product as "unbreakable."

Code protection is constantly evolving. We at Microchip are committed to continuously improving the code protection features of our
products. Attempts to break Microchip's code protection feature may be a violation of the Digital Millennium Copyright Act. If such acts
allow unauthorized access to your software or other copyrighted work, you may have a right to sue for relief under that Act.

Information contained in this publication regarding device         Trademarks
applications and the like is provided only for your convenience
and may be superseded by updates. It is your responsibility to     The Microchip name and logo, the Microchip logo, dsPIC,
ensure that your application meets with your specifications.       KEELOQ, KEELOQ logo, MPLAB, PIC, PICmicro, PICSTART,
MICROCHIP MAKES NO REPRESENTATIONS OR                              rfPIC and UNI/O are registered trademarks of Microchip
WARRANTIES OF ANY KIND WHETHER EXPRESS OR                          Technology Incorporated in the U.S.A. and other countries.
IMPLIED, WRITTEN OR ORAL, STATUTORY OR
OTHERWISE, RELATED TO THE INFORMATION,                             FilterLab, Hampshire, HI-TECH C, Linear Active Thermistor,
INCLUDING BUT NOT LIMITED TO ITS CONDITION,                        MXDEV, MXLAB, SEEVAL and The Embedded Control
QUALITY, PERFORMANCE, MERCHANTABILITY OR                           Solutions Company are registered trademarks of Microchip
FITNESS FOR PURPOSE. Microchip disclaims all liability             Technology Incorporated in the U.S.A.
arising from this information and its use. Use of Microchip
devices in life support and/or safety applications is entirely at  Analog-for-the-Digital Age, Application Maestro, CodeGuard,
the buyer's risk, and the buyer agrees to defend, indemnify and    dsPICDEM, dsPICDEM.net, dsPICworks, dsSPEAK, ECAN,
hold harmless Microchip from any and all damages, claims,          ECONOMONITOR, FanSense, HI-TIDE, In-Circuit Serial
suits, or expenses resulting from such use. No licenses are        Programming, ICSP, Mindi, MiWi, MPASM, MPLAB Certified
conveyed, implicitly or otherwise, under any Microchip             logo, MPLIB, MPLINK, mTouch, Octopus, Omniscient Code
intellectual property rights.                                      Generation, PICC, PICC-18, PICDEM, PICDEM.net, PICkit,
                                                                   PICtail, PIC32 logo, REAL ICE, rfLAB, Select Mode, Total
                                                                   Endurance, TSHARC, UniWinDriver, WiperLock and ZENA
                                                                   are trademarks of Microchip Technology Incorporated in the
                                                                   U.S.A. and other countries.

                                                                   SQTP is a service mark of Microchip Technology Incorporated
                                                                   in the U.S.A.

                                                                   All other trademarks mentioned herein are property of their
                                                                   respective companies.

                                                                   2009, Microchip Technology Incorporated, Printed in the
                                                                   U.S.A., All Rights Reserved.

                                                                        Printed on recycled paper.

2009 Microchip Technology Inc.                                   Microchip received ISO/TS-16949:2002 certification for its worldwide
                                                                   headquarters, design and wafer fabrication facilities in Chandler and
                                                                   Tempe, Arizona; Gresham, Oregon and design centers in California
                                                                   and India. The Company's quality system processes and procedures
                                                                   are for its PIC MCUs and dsPIC DSCs, KEELOQ code hopping
                                                                   devices, Serial EEPROMs, microperipherals, nonvolatile memory and
                                                                   analog products. In addition, Microchip's quality system for the design
                                                                   and manufacture of development systems is ISO 9001:2000 certified.

                                                                                                                          DS22233A-page 79
                              WORLDWIDE SALES AND SERVICE

AMERICAS                      ASIA/PACIFIC                ASIA/PACIFIC             EUROPE

Corporate Office              Asia Pacific Office         India - Bangalore        Austria - Wels
2355 West Chandler Blvd.      Suites 3707-14, 37th Floor  Tel: 91-80-3090-4444     Tel: 43-7242-2244-39
Chandler, AZ 85224-6199       Tower 6, The Gateway        Fax: 91-80-3090-4080     Fax: 43-7242-2244-393
Tel: 480-792-7200             Harbour City, Kowloon                                Denmark - Copenhagen
Fax: 480-792-7277             Hong Kong                   India - New Delhi        Tel: 45-4450-2828
Technical Support:            Tel: 852-2401-1200          Tel: 91-11-4160-8631     Fax: 45-4485-2829
http://support.microchip.com  Fax: 852-2401-3431          Fax: 91-11-4160-8632
Web Address:                                                                       France - Paris
www.microchip.com             Australia - Sydney          India - Pune             Tel: 33-1-69-53-63-20
                              Tel: 61-2-9868-6733         Tel: 91-20-2566-1512     Fax: 33-1-69-30-90-79
Atlanta                       Fax: 61-2-9868-6755         Fax: 91-20-2566-1513
Duluth, GA                                                                         Germany - Munich
Tel: 678-957-9614             China - Beijing             Japan - Yokohama         Tel: 49-89-627-144-0
Fax: 678-957-1455             Tel: 86-10-8528-2100        Tel: 81-45-471- 6166     Fax: 49-89-627-144-44
                              Fax: 86-10-8528-2104        Fax: 81-45-471-6122
Boston                                                                             Italy - Milan
Westborough, MA               China - Chengdu             Korea - Daegu            Tel: 39-0331-742611
Tel: 774-760-0087             Tel: 86-28-8665-5511        Tel: 82-53-744-4301      Fax: 39-0331-466781
Fax: 774-760-0088             Fax: 86-28-8665-7889        Fax: 82-53-744-4302
                                                                                   Netherlands - Drunen
Chicago                       China - Hong Kong SAR       Korea - Seoul            Tel: 31-416-690399
Itasca, IL                    Tel: 852-2401-1200          Tel: 82-2-554-7200       Fax: 31-416-690340
Tel: 630-285-0071             Fax: 852-2401-3431          Fax: 82-2-558-5932 or
Fax: 630-285-0075                                         82-2-558-5934            Spain - Madrid
                              China - Nanjing                                      Tel: 34-91-708-08-90
Cleveland                     Tel: 86-25-8473-2460        Malaysia - Kuala Lumpur  Fax: 34-91-708-08-91
Independence, OH              Fax: 86-25-8473-2470        Tel: 60-3-6201-9857
Tel: 216-447-0464                                         Fax: 60-3-6201-9859      UK - Wokingham
Fax: 216-447-0643             China - Qingdao                                      Tel: 44-118-921-5869
                              Tel: 86-532-8502-7355       Malaysia - Penang        Fax: 44-118-921-5820
Dallas                        Fax: 86-532-8502-7205       Tel: 60-4-227-8870
Addison, TX                                               Fax: 60-4-227-4068
Tel: 972-818-7423             China - Shanghai
Fax: 972-818-2924             Tel: 86-21-5407-5533        Philippines - Manila
                              Fax: 86-21-5407-5066        Tel: 63-2-634-9065
Detroit                                                   Fax: 63-2-634-9069
Farmington Hills, MI          China - Shenyang
Tel: 248-538-2250             Tel: 86-24-2334-2829        Singapore
Fax: 248-538-2260             Fax: 86-24-2334-2393        Tel: 65-6334-8870
                                                          Fax: 65-6334-8850
Kokomo                        China - Shenzhen
Kokomo, IN                    Tel: 86-755-8203-2660       Taiwan - Hsin Chu
Tel: 765-864-8360             Fax: 86-755-8203-1760       Tel: 886-3-6578-300
Fax: 765-864-8387                                         Fax: 886-3-6578-370
                              China - Wuhan
Los Angeles                   Tel: 86-27-5980-5300        Taiwan - Kaohsiung
Mission Viejo, CA             Fax: 86-27-5980-5118        Tel: 886-7-536-4818
Tel: 949-462-9523                                         Fax: 886-7-536-4803
Fax: 949-462-9608             China - Xiamen
                              Tel: 86-592-2388138         Taiwan - Taipei
Santa Clara                   Fax: 86-592-2388130         Tel: 886-2-2500-6610
Santa Clara, CA                                           Fax: 886-2-2508-0102
Tel: 408-961-6444             China - Xian
Fax: 408-961-6445             Tel: 86-29-8833-7252        Thailand - Bangkok
                              Fax: 86-29-8833-7256        Tel: 66-2-694-1351
Toronto                                                   Fax: 66-2-694-1350
Mississauga, Ontario,         China - Zhuhai
Canada                        Tel: 86-756-3210040
Tel: 905-673-0699             Fax: 86-756-3210049
Fax: 905-673-6509

DS22233A-page 80                                                                                                      03/26/09

                                                                                    2009 Microchip Technology Inc.
This datasheet has been downloaded from:
            datasheet.eeworld.com.cn

                 Free Download
           Daily Updated Database
      100% Free Datasheet Search Site
  100% Free IC Replacement Search Site
     Convenient Electronic Dictionary

               Fast Search System
             www.EEworld.com.cn

                                                 All Datasheets Cannot Be Modified Without Permission
                                                                Copyright Each Manufacturing Company
小广播

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z
搜索索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2021 EEWORLD.com.cn, Inc. All rights reserved