电子工程世界电子工程世界电子工程世界

产品描述

搜索
 

MBM29F080AC-55PF

器件型号:MBM29F080AC-55PF
厂商名称:FUJITSU
厂商官网:http://edevice.fujitsu.com/fmd/en/index.html
下载文档

器件描述

8M (1M X 8) BIT

MBM29F080AC-55PF器件文档内容

FUJITSU SEMICONDUCTOR                                                                                   DS05-20850-2E
          DATA SHEET

  FLASH MEMORY

   CMOS

8M (1M 8) BIT

MBM29F080A-55/-70/-90

s FEATURES

Single 5.0 V read, write, and erase
    Minimizes system level power requirements

Compatible with JEDEC-standard commands
    Pinout and software compatible with single-power supply Flash
    Superior inadvertent write protection

48-pin TSOP(I) (Package Suffix: PFTN-Normal Bend Type, PFTR-Reverse Bend Type)
    40-pin TSOP(I) (Package Suffix: PTN-Normal Bend Type, PTR-Reversed Bend Type)
    44-pin SOP (Package Suffix: PF)

Minimum 100,000 write/erase cycles
High performance

    55 ns maximum access time
Sector erase architecture

    Uniform sectors of 64 K bytes each
    Any combination of sectors can be erased. Also supports full chip erase.
Embedded EraseTM Algorithms
    Automatically pre-programs and erases the chip or any sector
Embedded ProgramTM Algorithms
    Automatically programs and verifies data at specified address
Data Polling and Toggle Bit feature for detection of program or erase cycle completion
Ready/Busy output (RY/BY)
    Hardware method for detection of program or erase cycle completion
Low VCC write inhibit  3.2 V
Hardware RESET pin
    Resets internal state machine to the read mode
Erase Suspend/Resume
    Supports reading or programming data to a sector not being erased
Sector group protection
    Hardware method that disables any combination of sector groups from write or erase operation (a sector group
    consists of 2 adjacent sectors of 64 K bytes each)
Temporary sector groups unprotection
    Temporary sector unprotection via the RESET pin

Embedded EraseTM, Embedded ProgramTM and ExpressFlashTM are trademarks of Advanced Micro Devices, Inc.
MBM29F080A-55/-70/-90                                                                       48-pin plastic TSOP(I)

s PACKAGE                                                                                 Marking Side

                          48-pin plastic TSOP(I)                                                (FPT-48P-M20)
                                                                                            40-pin plastic TSOP(I)
                                                        Marking Side
                                                                                          Marking Side
                               (FPT-48P-M19)
                          40-pin plastic TSOP(I)                                                (FPT-40P-M07)

                                                      Marking Side

                               (FPT-40P-M06)

                                                                      44-pin plastic SOP

                                                                     (FPT-44P-M16)
2
                                          MBM29F080A-55/-70/-90

s GENERAL DESCRIPTION

    The MBM29F080A is a 8 M-bit, 5.0 V-Only Flash memory organized as 1 M bytes of 8 bits each. The 1 M bytes
    of data is divided into 16 sectors of 64 K bytes for flexible erase capability. The 8 bit of data will appear on DQ0
    to DQ7. The MBM29F080A is offered in a 48-pin TSOP(I), 40-pin TSOP, and 44-pin SOP packages. This device
    is designed to be programmed in-system with the standard system 5.0 V VCC supply. A 12.0 V VPP is not required
    for program or erase operations. The device can also be reprogrammed in standard EPROM programmers.

    The standard MBM29F080A offers access times between 55 ns and 90 ns allowing operation of high-speed
    microprocessors without wait states. To eliminate bus contention the device has separate chip enable (CE), write
    enable (WE), and output enable (OE) controls.

    The MBM29F080A is command set compatible with JEDEC standard E2PROMs. Commands are written to the
    command register using standard microprocessor write timings. Register contents serve as input to an internal
    state-machine which controls the erase and programming circuitry. Write cycles also internally latch addresses
    and data needed for the programming and erase operations. Reading data out of the device is similar to reading
    from 12.0 V Flash or EPROM devices.

    The MBM29F080A is programmed by executing the program command sequence. This will invoke the Embedded
    Program Algorithm which is an internal algorithm that automatically times the program pulse widths and verifies
    proper cell margin. Each sector can be programmed and verified in less than 0.5 seconds. Erase is accomplished
    by executing the erase command sequence. This will invoke the Embedded Erase Algorithm which is an internal
    algorithm that automatically preprograms the array if it is not already programmed before executing the erase
    operation. During erase, the device automatically times the erase pulse widths and verifies proper cell margin.

    This device also features a sector erase architecture. The sector erase mode allows for sectors of memory to
    be erased and reprogrammed without affecting other sectors. A sector is typically erased and verified within 1
    second (if already completely preprogrammed). The MBM29F080A is erased when shipped from the factory.

    The MBM29F080A device also features hardware sector group protection. This feature will disable both program
    and erase operations in any combination of eight sector groups of memory. A sector group consists of four
    adjacent sectors grouped in the following pattern: sectors 0-1, 2-3, 4-5, 6-7, 8-9, 10-11, 12-13, and 14-15.

    Fujitsu has implemented an Erase Suspend feature that enables the user to put erase on hold for any period of
    time to read data from or program data to a non-busy sector. Thus, true background erase can be achieved.

    The device features single 5.0 V power supply operation for both read and program functions. Internally generated
    and regulated voltages are provided for the program and erase operations. A low VCC detector automatically
    inhibits write operations during power transitions. The end of program or erase is detected by Data Polling of
    DQ7, or by the Toggle Bit I feature on DQ6 or RY/BY output pin. Once the end of a program or erase cycle has
    been completed, the device automatically resets to the read mode.

    The MBM29F080A also has a hardware RESET pin. When this pin is driven low, execution of any Embedded
    Program or Embedded Erase operations will be terminated. The internal state machine will then be reset into
    the read mode. The RESET pin may be tied to the system reset circuity. Therefore, if a system reset occurs
    during the Embedded Program or Embedded Erase operation, the device will be automatically reset to a read
    mode. This will enable the system microprocessor to read the boot-up firmware from the Flash memory.

    Fujitsu's Flash technology combines years of EPROM and E2PROM experience to produce the highest levels
    of quality, reliability, and cost effectiveness. The MBM29F080A memory electrically erases all bits within a sector
    simultaneously via Fowler-Nordheim tunneling. The bytes are programmed one byte at a time using the EPROM
    programming mechanism of hot electron injection.

                                                                                                                                                        3
   MBM29F080A-55/-70/-90

   s FLEXIBLE SECTOR-ERASE ARCHITECTURE

    Thirty two 64 K byte sectors                        SA15  64 K byte         0FFFFFH  Sector
    8 sector groups each of which consists of 2         SA14  64 K byte         0EFFFFH  Group 7
                                                                                 0DFFFFH
     adjacent sectors in the following pattern; sectors
     0-1, 2-3, 4-5, 6-7, 8-9, 10-11, 12-13, and 14-15
    Individual-sector or multiple-sector erase
     capability
    Sector group protection is user-definable

                                                                                 0CFFFFH

                                                                                 0BFFFFH

                                                                                 0AFFFFH

                                                                                 09FFFFH

                                                                                 08FFFFH

                                                                                 07FFFFH

                                                               16 Sectors Total

                                                                                 06FFFFH

                                                                                 05FFFFH

                                                                                 04FFFFH

                                                                                 03FFFFH

                                                                                 02FFFFH

                                                         SA1   64 K byte         01FFFFH  Sector
                                                                                 00FFFFH  Group 0
                                                         SA0   64 K byte         000000H

4
                                                                     MBM29F080A-55/-70/-90

s PRODUCT LINE UP

           Part No.                                                  MBM29F080A

                   VCC = 5.0 V 5%          -55                      --                 --
                   VCC = 5.0 V 10%
Ordering Part No.

                                                      --             -70                -90

Max. Address Access Time (ns)                         55             70                 90

Max. CE Access Time (ns)                              55             70                 90

Max. OE Access Time (ns)                              30             30                 40

s BLOCK DIAGRAM

    VCC            RY/BY             RY/BY                                               DQ0 to DQ7
    VSS            Buffer
                                                                                        Input/Output
     WE                                               Erase Voltage                        Buffers
RESET                                                   Generator

   CE                 State          Program Voltage
   OE               Control              Generator

                   Command
                    Register

                                                                      Chip Enable       STB Data Latch
                                                                     Output Enable

                                                                           Logic

                                                          STB        Y-Decoder           Y-Gating
                                                                                        Cell Matrix
                   Low VCC Detector      Timer for             Address
                                     Program/Erase              Latch

                                                                             X-Decoder

A0 to A19

                                                                                                        5
   MBM29F080A-55/-70/-90

   s CONNECTION DIAGRAMS

   N.C. 1                       TSOP(I)    48 N.C.
                                           47 N.C.
   N.C. 2                  (Marking Side)  46 N.C.
                                           45 N.C.
   A19  3                  MBM29F080A      44 WE
                          Standard Pinout  43 OE
   A18  4                                  42 RY/BY
                            FPT-48P-M19    41 DQ7
   A17  5                                  40 DQ6
                           (Marking Side)  39 DQ5
   A16  6                                  38 DQ4
                           MBM29F080A      37 VCC
   A15  7                 Reverse Pinout   36 VSS
                                           35 VSS
   A14  8                   FPT-48P-M20    34 DQ3
                                           33 DQ2
   A13  9                                  32 DQ1
                                           31 DQ0
   A12 10                                  30 A0
                                           29 A1
   CE 11                                   28 A2
                                           27 A3
   VCC 12                                  26 N.C.
                                           25 N.C.
   N.C. 13

   RESET 14

   A11 15

   A10 16

   A9 17

   A8 18

   A7 19

   A6 20

   A5 21

   A4 22

   N.C. 23

   N.C. 24

   N.C. 24                                 25 N.C.

   N.C. 23                                 26 N.C.

   A4 22                                   27  A3

   A5 21                                   28  A2

   A6 20                                   29  A1

   A7 19                                   30  A0

   A8 18                                   31  DQ0

   A9 17                                   32  DQ1

   A10  16                                 33  DQ2

   A11  15                                 34  DQ3

   RESET 14                                35  VSS

   N.C. 13                                 36  VSS

   VCC  12                                 37  VCC

   CE 11                                   38  DQ4

   A12  10                                 39  DQ5

   A13  9                                  40  DQ6

   A14  8                                  41  DQ7

   A15  7                                  42 RY/BY

   A16  6                                  43 OE

   A17  5                                  44 WE

   A18  4                                  45 N.C.

   A19  3                                  46 N.C.

   N.C. 2                                  47 N.C.

   N.C. 1                                  48 N.C.

6
                           MBM29F080A-55/-70/-90

A19  1          TSOP(I)    40 N.C.                SOP
                           39 N.C.            (Top View)
A18  2      Marking Side

A17  3     MBM29F080A      38 WE
          Standard Pinout
A16  4                     37 OE     N.C. 1   44 VCC
            FPT-40P-M06    36 RY/BY
A15  5
            Marking Side
A14  6                     35 DQ7    RESET 2  43 CE
           MBM29F080A
A13  7    Reverse Pinout   34 DQ6    A11 3    42 A12
                           33 DQ5
A12  8      FPT-40P-M07

CE 9                       32 DQ4    A10 4    41 A13
                           31 VCC
VCC  10

N.C. 11                    30 VSS    A9 5     40 A14

RESET 12                   29 VSS    A8 6     39 A15
A11                        28 DQ3
     13
A10                        27 DQ2
     14                    26 DQ1    A7 7     38 A16
A9
     15
A8                         25 DQ0    A6 8     37 A17
     16                    24 A0     A5 9     36 A18
A7                         23 A1     A4 10    35 A19
     17                    22 A2
A6                         21 A3
     18
A5
     19
A4
     20

                                     N.C. 11  34 N.C.

                                     N.C. 12  33 N.C.

                                     A3 13    32 N.C.

                                     A2 14    31 N.C.

                                     A1 15    30 WE

A4 20                      21 A3       A0 16  29 OE
                           22 A2     DQ0 17   28 RY/BY
A5 19                      23 A1     DQ1 18   27 DQ7
                           24 A0     DQ2 19   26 DQ6
A6 18                      25 DQ0    DQ3 20   25 DQ5
                           26 DQ1     VSS 21  24 DQ4
A7 17                      27 DQ2     VSS 22  23 VCC
                           28 DQ3
A8 16                      29 VSS
                           30 VSS
A9 15                      31 VCC
                           32 DQ4
A10  14                    33 DQ5
                           34 DQ6
A11  13                    35 DQ7
                           36 RY/BY
RESET 12                   37 OE
                           38 WE
N.C. 11                    39 N.C.
                           40 N.C.
VCC  10

CE 9

A12  8                               FPT-44P-M16

A13  7

A14  6

A15  5

A16  4

A17  3

A18  2

A19  1

                                                          7
   MBM29F080A-55/-70/-90

   s LOGIC SYMBOL

                                                     Table 1 MBM29F080A Pin Configuration

                                                  Pin                    Function

   20                                             A0 to A19              Address Inputs

             A 0 to A 19               8          DQ0 to DQ7             Data Inputs/Outputs

                          DQ0 to DQ7

                                                  CE                     Chip Enable

             CE                                   OE                     Output Enable
             OE
             WE                                   WE                     Write Enable
             RESET
                          RY/BY                   RY/BY                      Ready/Busy Output
                                                  RESET
                                                                 Hardware Reset Pin/Sector Protection
                                                    N.C.                             Unlock

                                                                           No Internal Connection

                                                  VSS                    Device Ground

                                                  VCC                   Device Power Supply
                                                                             (5.0 V 10%)

                                Table 2 MBM29F080A User Bus Operations

             Operation                    CE OE WE A0 A1 A6              A9 DQ0 to DQ7 RESET

   Auto-Select Manufacturer Code (1)      L  L    H           L  L   L   VID  Code                      H

   Auto-Select Device Code (1)            L LHHL L                       VID  Code                      H

   Read (3)                               L  L    H          A0  A1  A6  A9   DOUT                      H

   Standby                                HXXXXX                         X HIGH-Z                       H

   Output Disable                         L HHX X X                      X HIGH-Z                       H

   Write (Program/Erase)                  L  H    L          A0  A1  A6  A9   DIN                       H

   Enable Sector Group Protection (2)     L  VID              XXX        VID       X                    H

   Verify Sector Group Protection (2)     L LHLHL                        VID  Code                      H

   Temporary Sector Group Unprotection X X X X X X                       X         X                    VID

   Reset (Hardware)                       XXXXXX                         X HIGH-Z                       L

   Legend: L = VIL, H = VIH, X = VIL or VIH, = Pulse Input. See DC Characteristics for voltage levels.

   Notes: 1. Manufacturer and device codes may also be accessed via a command register write sequence. Refer to
               Table 6.

            2. Refer to the section on Sector Group Protection.

            3. WE can be VIL if OE is VIL, OE at VIH initiates the write operations.

8
                                          MBM29F080A-55/-70/-90

s ORDERING INFORMATION
Standard Products

    Fujitsu standard products are available in several packages. The order number is formed by a combination of:

     MBM29F080A -55 PFTN

                                                                                 PACKAGE TYPE
                                                                                 PFTN = 48-Pin Thin Small Outline Package

                                                                                                (TSOP) Standard Pinout
                                                                                 PFTR = 48-Pin Thin Small Outline Package

                                                                                                (TSOP) Reverse Pinout
                                                                                 PTN = 40-Pin Thin Small Outline Package

                                                                                                (TSOP) Standard Pinout
                                                                                 PTR = 40-Pin Thin Small Outline Package

                                                                                                (TSOP) Reverse Pinout
                                                                                 PF = 44-Pin Small Outline Package

                                                                                                (SOP) Standard Pinout
                                                                                 SPEED OPTION
                                                                                 See Product Selector Guide

                                 DEVICE NUMBER/DESCRIPTION
                                 MBM29F080A
                                 8 Mega-bit (1 M 8-Bit) CMOS Flash Memory
                                 5.0 V-only Read, Write, and Erase
                                 64 K Byte (16 Sectors)

                                                                                                                                                        9
  MBM29F080A-55/-70/-90

   s FUNCTIONAL DESCRIPTION

   Read Mode

        The MBM29F080A has two control functions which must be satisfied in order to obtain data at the outputs. CE
        is the power control and should be used for a device selection. OE is the output control and should be used to
        gate data to the output pins if a device is selected.

        Address access time (tACC) is equal to the delay from stable addresses to valid output data. The chip enable
        access time (tCE) is the delay from stable addresses and stable CE to valid data at the output pins. The output
        enable access time is the delay from the falling edge of OE to valid data at the output pins (assuming the
        addresses have been stable for at least tACC-tOE time).

   Standby Mode

        There are two ways to implement the standby mode on the MBM29F080A device, one using both the CE and
        RESET pins; the other via the RESET pin only.

        When using both pins, a CMOS standby mode is achieved with CE and RESET inputs both held at VCC 0.3 V.
        Under this condition the current consumed is less than 5 A. A TTL standby mode is achieved with CE and
        RESET pins held at VIH. Under this condition the current is reduced to approximately 1 mA. During Embedded
        Algorithm operation, VCC Active current (ICC2) is required even CE = VIH. The device can be read with standard
        access time (tCE) from either of these standby modes.

        When using the RESET pin only, a CMOS standby mode is achieved with RESET input held at VSS 0.3 V (CE
        = "H" or "L"). Under this condition the current consumed is less than 5 A. A TTL standby mode is achieved with
        RESET pin held at VIL (CE = "H" or "L"). Under this condition the current required is reduced to approximately
        1 mA. Once the RESET pin is taken high, the device requires 500 ns of wake up time before outputs are valid
        for read access.

        In the standby mode the outputs are in the high impedance state, independent of the OE input.

   Output Disable

        With the OE input at a logic high level (VIH), output from the device is disabled. This will cause the output pins
        to be in a high impedance state.

   Autoselect

        The autoselect mode allows the reading out of a binary code from the device and will identify its manufacturer
        and type. This mode is intended for use by programming equipment for the purpose of automatically matching
        the device to be programmed with its corresponding programming algorithm. This mode is functional over the
        entire temperature range of the device.

        To activate this mode, the programming equipment must force VID (11.5 V to 12.5 V) on address pin A9. Two
        identifier bytes may then be sequenced from the device outputs by toggling address A0 from VIL to VIH. All
        addresses are don't cares except A0, A1, and A6. (See Table 3.)

        The manufacturer and device codes may also be read via the command register, for instances when the
        MBM29F080A is erased or programmed in a system without access to high voltage on the A9 pin. The command
        sequence is illustrated in Table 6. (Refer to Autoselect Command section.)

        Byte 0 (A0 = VIL) represents the manufacturer's code (Fujitsu = 04H) and byte 1 (A0 = VIH) represents the device
        identifier code for MBM29F080A = D5H. These two bytes are given in the table 3. All identifiers for manufactures
        and device will exhibit odd parity with DQ7 defined as the parity bit. In order to read the proper device codes
        when executing the Autoselect, A1 must be VIL. (See Table 3.)

        The Autoselect mode also facilitates the determination of sector group protection in the system. By performing
        a read operation at the address location XX02H with the higher order address bits A17, A18 and A19 set to the
        desired sector group address, the device will return 01H for a protected sector group and 00H for a non-protected
        sector group.

10
                                                      MBM29F080A-55/-70/-90

               Table 3 MBM29F080A Sector Protection Verify Autoselect Codes

        Type   A17 to A19    A6       A1  A0   Code   DQ7  DQ6  DQ5  DQ4  DQ3  DQ2                 DQ1  DQ0
                                               (HEX)
Manufacture's
Code           X X X VIL VIL VIL 04H 0 0 0 0 0 1 0 0

Device Code    X X X VIL VIL VIH D5H 1 0 1 0 1 1 0 1

Sector Group   Sector Group  VIL VIH VIL 01H*         0    0    0    0    0                     0  0    1
Protection      Addresses

* : Outputs 01H at protected sector addresses and outputs 00H at unprotected sector addresses.

                             Table 4 Sector Address Table

               A19               A18           A17         A16           Address Range
                                                                     000000H to 00FFFFH
SA0            0                 0             0           0         010000H to 01FFFFH
SA1                                                                  020000H to 02FFFFH
SA2            0                 0             0           1         030000H to 03FFFFH
SA3                                                                  040000H to 04FFFFH
SA4            0                 0             1           0         050000H to 05FFFFH
SA5                                                                  060000H to 06FFFFH
SA6            0                 0             1           1         070000H to 07FFFFH
SA7                                                                  080000H to 08FFFFH
SA8            0                 1             0           0         090000H to 09FFFFH
SA9                                                                  0A0000H to 0AFFFFH
SA10           0                 1             0           1         0B0000H to 0BFFFFH
SA11                                                                 0C0000H to 0CFFFFH
SA12           0                 1             1           0         0D0000H to 0DFFFFH
SA13                                                                 0E0000H to 0EFFFFH
SA14           0                 1             1           1         0F0000H to 0FFFFFH
SA15
               1                 0             0           0

               1                 0             0           1

               1                 0             1           0

               1                 0             1           1

               1                 1             0           0

               1                 1             0           1

               1                 1             1           0

               1                 1             1           1

                             Table 5 Sector Group Addresses

                  A19                     A18              A17               Sectors
                                                                           SA0 to SA1
SGA0                0                     0                0               SA2 to SA3
SGA1                                                                       SA4 to SA5
SGA2                0                     0                1               SA6 to SA7
SGA3                                                                       SA8 to SA9
SGA4                0                     1                0              SA10 to SA11
SGA5                                                                      SA12 to SA13
SGA6                0                     1                1              SA14 to SA15
SGA7
                    1                     0                0

                    1                     0                1

                    1                     1                0

                    1                     1                1

                                                                                                             11
  MBM29F080A-55/-70/-90

   Write

        Device erasure and programming are accomplished via the command register. The contents of the register serve
        as inputs to the internal state machine. The state machine outputs dictate the function of the device.
        The command register itself does not occupy any addressable memory location. The register is a latch used to
        store the commands, along with the address and data information needed to execute the command. The
        command register is written by bringing WE to VIL, while CE is at VIL and OE is at VIH. Addresses are latched on
        the falling edge of WE or CE, whichever happens later; while data is latched on the rising edge of WE or CE,
        whichever happens first. Standard microprocessor write timings are used.
        Refer to AC Write Characteristics and the Erase/Programming Waveforms for specific timing parameters.

   Sector Group Protection

        The MBM29F080A features hardware sector group protection. This feature will disable both program and erase
        operations in any combination of eight sector groups of memory. Each sector group consists of four adjacent
        sectors grouped in the following pattern: sectors 0-1, 2-3, 4-5, 6-7, 8-9, 10-11, 12-13, and 14-15 (see Table 5).
        The sector group protection feature is enabled using programming equipment at the user's site. The device is
        shipped with all sector groups unprotected.
        To activate this mode, the programming equipment must force VID on address pin A9 and control pin OE, (suggest
        VID = 11.5 V), CE = VIL. The sector addresses (A19, A18, and A17) should be set to the sector to be protected.
        Tables 4 and 5 define the sector address for each of the thirty two (16) individual sectors, and the sector group
        address for each of the eight (8) individual group sectors. Programming of the protection circuitry begins on the
        falling edge of the WE pulse and is terminated with the rising edge of the same. Sector addresses must be held
        constant during the WE pulse. See figures 14 and 21 for sector protection waveforms and algorithm.
        To verify programming of the protection circuitry, the programming equipment must force VID on address pin A9
        with CE and OE at VIL and WE at VIH. Scanning the sector addresses (A19, A18, and A17) while (A6, A1, A0) = (0,
        1, 0) will produce a logical "1" code at device output DQ0 for a protected sector. Otherwise the device will produce
        00H for unprotected sector. In this mode, the lower order addresses, except for A0, A1, and A6 are DON'T CARES.
        Address locations with A1 = VIL are reserved for Autoselect manufacturer and device codes.
        It is also possible to determine if a sector group is protected in the system by writing an Autoselect command.
        Performing a read operation at the address location XX02H, where the higher order addresses (A19, A18, and
        A17) are the desired sector group address will produce a logical "1" at DQ0 for a protected sector group. See
        Table 3 for Autoselect codes.

12
                                                      MBM29F080A-55/-70/-90

Temporary Sector Group Unprotection

    This feature allows temporary unprotection of previously protected sector groups of the MBM29F080A device
    in order to change data. The Sector Group Unprotection mode is activated by setting the RESET pin to high
    voltage (12 V). During this mode, formerly protected sector groups can be programmed or erased by selecting
    the sector group addresses. Once the 12 V is taken away from the RESET pin, all the previously protected sector
    groups will be protected again. Refer to Figures 14 and 21.

                                          Table 6 MBM29F080A Command Definitions

Command       Bus      First Bus Second Bus Third Bus       Fourth Bus  Fifth Bus           Sixth Bus
Sequence      Write   Write Cycle Write Cycle Write Cycle   Read/Write    Write            Write Cycle
                                                                          Cycle            Addr. Data
                                                                Cycle

              Cycles
              Req'd
                                                                               Dat
                      Addr. Data  Addr.  Data  Addr.  Data  Addr.  Data Addr.   a

Read/Reset*   1 XXXH F0H -- -- -- -- -- -- -- -- -- --

Reset/Read*   3 555H AAH 2AAH 55H 555H F0H RA RD -- -- -- --

Manufacture Code 3 555H AAH 2AAH 55H 555H 90H 00H 04H -- -- -- --

Device Code   3 555H AAH 2AAH 55H 555H 90H 01H 05H -- -- -- --

Byte Program  4 555H AAH 2AAH 55H 555H A0H PA PD -- -- -- --

Chip Erase    6 555H AAH 2AAH 55H 555H 80H 555H AAH 2AAH 55H 555H 10H

Sector Erase  6 555H AAH 2AAH 55H 555H 80H 555H AAH 2AAH 55H SA 30H

Sector Erase Suspend Erase can be suspended during sector erase with Addr ("H" or "L"), Data (B0H)

Sector Erase Resume Erase can be resumed after suspend with Addr ("H" or "L"), Data (30H)

Notes: 1. Address bits A11 to A19 = X = "H" or "L" for all address commands except or Program Address (PA) and
            Sector Address (SA).

         2. Bus operations are defined in Table 2.
         3. RA = Address of the memory location to be read.

            PA = Address of the memory location to be programmed. Addresses are latched on the falling edge of
                    the WE pulse.

            SA = Address of the sector to be erased. The combination of A19, A18, A17, and A16 will uniquely select
                    any sector.

         4. RD = Data read from location RA during read operation.
            PD = Data to be programmed at location PA. Data is latched on the rising edge of WE.

         5. Read and Byte program functions to non-erasing sectors are allowed in the Erase Suspend mode.
         6. The system should generate the following address pattens: 555H or 2AAH to addresses A0 to A10.

*: Either of the two reset commands will reset the device.

Command Definitions

    Device operations are selected by writing specific address and data sequences into the command register.
    Writing incorrect address and data values or writing them in the improper sequence will reset the device to the
    read mode. Table 6 defines the valid register command sequences. Note that the Erase Suspend (B0H) and
    Erase Resume (30H) commands are valid only while the Sector Erase operation is in progress. Moreover, both
    Read/Reset commands are functionally equivalent, resetting the device to the read mode.

                                                                                                                                                       13
  MBM29F080A-55/-70/-90

   Read/Reset Command

        The read or reset operation is initiated by writing the read/reset command sequence into the command register.
        Microprocessor read cycles retrieve array data from the memory. The device remains enabled for reads until the
        command register contents are altered.

        The device will automatically power-up in the read/reset state. In this case, a command sequence is not required
        to read data. Standard microprocessor read cycles will retrieve array data. This default value ensures that no
        spurious alteration of the memory content occurs during the power transition. Refer to the AC Read
        Characteristics and Waveforms for the specific timing parameters.

   Autoselect Command

        Flash memories are intended for use in applications where the local CPU alters memory contents. As such,
        manufacture and device codes must be accessible while the device resides in the target system. PROM
        programmers typically access the signature codes by raising A9 to a high voltage. However, multiplexing high
        voltage onto the address lines is not generally desirable system design practice.

        The device contains an autoselect command operation to supplement traditional PROM programming
        methodology. The operation is initiated by writing the autoselect command sequence into the command register.
        Following the command write, a read cycle from address XX00H retrieves the manufacture code of 04H. A read
        cycle from address XX01H returns the device code D5H. (See Table 3).

        All manufacturer and device codes will exhibit odd parity with the DQ7 defined as the parity bit.

        Sector state (protection or unprotection) will be informed by address XX02H.

        Scanning the sector group addresses (A17, A18, A19) while (A6, A1, A0) = (0, 1, 0) will produce a logical "1" at
        device output DQ0 for a protected sector group.

        To terminate the operation, it is necessary to write the read/reset command sequence into the register and also
        to write the Autoselect command during the operation, execute it after writing Read/Reset command sequence.

   Byte Programming

        The device is programmed on a byte-by-byte basis. Programming is a four bus cycle operation. There are two
        "unlock" write cycles. These are followed by the program set-up command and data write cycles. Addresses are
        latched on the falling edge of CE or WE, whichever happens later and the data is latched on the rising edge of
        CE or WE, whichever happens first. The rising edge of CE or WE (whichever happens first) begins programming.
        Upon executing the Embedded Program Algorithm command sequence, the system is not required to provide
        further controls or timings. The device will automatically provide adequate internally generated program pulses
        and verify the programmed cell margin.

        This automatic programming operation is completed when the data on DQ7 is equivalent to data written to this
        bit at which time the device returns to the read mode and addresses are no longer latched. (See Table 7, Hardware
        Sequence Flags.) Therefore, the device requires that a valid address to the device be supplied by the system
        at this particular instance of time. Data Polling must be performed at the memory location which is being
        programmed.

        Any commands written to the chip during this period will be ignored. If a hardware reset occurs during the
        programming operation, it is impossible to guarantee the data are being written.

        Programming is allowed in any sequence and across sector boundaries. Beware that a data "0" cannot be
        programmed back to a "1". Attempting to do so may either hang up the device or result in an apparent success
        according to the data polling algorithm but a read from reset/read mode will show that the data is still "0". Only
        erase operations can convert "0"s to "1"s.

        Figure 16 illustrates the Embedded ProgrammingTM Algorithm using typical command strings and bus operations.
14
                                          MBM29F080A-55/-70/-90

Chip Erase

    Chip erase is a six bus cycle operation. There are two "unlock" write cycles. These are followed by writing the
    "set-up" command. Two more "unlock" write cycles are then followed by the chip erase command.
    Chip erase does not require the user to program the device prior to erase. Upon executing the Embedded Erase
    Algorithm command sequence the device will automatically program and verify the entire memory for an all zero
    data pattern prior to electrical erase. The system is not required to provide any controls or timings during these
    operations.
    The automatic erase begins on the rising edge of the last WE pulse in the command sequence and terminates
    when the data on DQ7 is "1" (see Write Operation Status section) at which time the device returns to read the
    mode.
    Figure 17 illustrates the Embedded EraseTM Algorithm using typical command strings and bus operations.

Sector Erase

    Sector erase is a six bus cycle operation. There are two "unlock" write cycles. These are followed by writing the
    "set-up" command. Two more "unlock" write cycles are then followed by the Sector Erase command. The sector
    address (any address location within the desired sector) is latched on the falling edge of WE, while the command
    (Data = 30H) is latched on the rising edge of WE. After time-out of 50 s from the rising edge of the last sector
    erase command, the sector erase operation will begin.
    Multiple sectors may be erased concurrently by writing the six bus cycle operations on Table 6. This sequence
    is followed with writes of the Sector Erase command to addresses in other sectors desired to be concurrently
    erased. The time between writes must be less than 50 s otherwise that command will not be accepted and
    erasure will start. It is recommended that processor interrupts be disabled during this time to guarantee this
    condition. The interrupts can be re-enabled after the last Sector Erase command is written. A time-out of 50 s
    from the rising edge of the last WE will initiate the execution of the Sector Erase command(s). If another falling
    edge of the WE occurs within the 50 s time-out window the timer is reset. (Monitor DQ3 to determine if the
    sector erase timer window is still open, see section DQ3, Sector Erase Timer.) Any command other than Sector
    Erase or Erase Suspend during this time-out period will reset the device to the read mode, ignoring the previous
    command string. Resetting the device once execution has begun will corrupt the data in that sector. In that case,
    restart the erase on those sectors and allow them to complete. (Refer to the Write Operation Status section for
    DQ3, Sector Erase Timer operation.) Loading the sector erase buffer may be done in any sequence and with
    any number of sectors (0 to 15).
    Sector erase does not require the user to program the device prior to erase. The device automatically programs
    all memory locations in the sector(s) to be erased prior to electrical erase. When erasing a sector or sectors the
    remaining unselected sectors are not affected. The system is not required to provide any controls or timings
    during these operations.
    The automatic sector erase begins after the 50 s time out from the rising edge of the WE pulse for the last
    sector erase command pulse and terminates when the data on DQ7 is "1" (see Write Operation Status section)
    at which time the device returns to the read mode. Data polling must be performed at an address within any of
    the sectors being erased.
    Figure 17 illustrates the Embedded EraseTM Algorithm using typical command strings and bus operations.

                                                                                                                                                       15
  MBM29F080A-55/-70/-90

   Erase Suspend

        The Erase Suspend command allows the user to interrupt a Sector Erase operation and then perform data reads
        from or programs to a sector not being erased. This command is applicable ONLY during a Sector Erase operation
        which includes the time-out period for sector erase. The Erase Suspend command will be ignored if written
        during the Chip Erase operation or Embedded Program Algorithm. Writing the Erase Suspend command during
        the Sector Erase time-out results in immediate termination of the time-out period and suspension of the erase
        operation.
        Any other command written during the Erase Suspend mode will be ignored except the Erase Resume command.
        Writing the Erase Resume command resumes the erase operation. The addresses are DON'T CARES when
        writing the Erase Suspend or Erase Resume command.
        When the Erase Suspend command is written during the Sector Erase operation, the device will take a maximum
        of 15 s to suspend the erase operation. When the device has entered the erase-suspended mode, the RY/BY
        output pin and the DQ7 bit will be at logic "1", and DQ6 will stop toggling. The user must use the address of the
        erasing sector for reading DQ6 and DQ7 to determine if the erase operation has been suspended. Further writes
        of the Erase Suspend command are ignored.
        When the erase operation has been suspended, the device defaults to the erase-suspend-read mode. Reading
        data in this mode is the same as reading from the standard read mode except that the data must be read from
        sectors that have not been erase-suspended. Successively reading from the erase-suspended sector while the
        device is in the erase-suspend-read mode will cause DQ2 to toggle. (See the section on DQ2.)
        After entering the erase-suspend-read mode, the user can program the device by writing the appropriate
        command sequence for Byte Program. This program mode is known as the erase-suspend-program mode.
        Again, programming in this mode is the same as programming in the regular Byte Program mode except that
        the data must be programmed to sectors that are not erase-suspended. Successively reading from the erase-
        suspended sector while the device is in the erase-suspend-program mode will cause DQ2 to toggle. The end of
        the erase-suspended program operation is detected by the RY/BY output pin, Data polling of DQ7, or by the
        Toggle Bit I (DQ6) which is the same as the regular Byte Program operation. Note that DQ7 must be read from
        the Byte Program address while DQ6 can be read from any address.
        To resume the operation of Sector Erase, the Resume command (30H) should be written. Any further writes of
        the Resume command at this point will be ignored. Another Erase Suspend command can be written after the
        chip has resumed erasing.

16
                                                      MBM29F080A-55/-70/-90

Write Operation Status

                                Table 7 Hardware Sequence Flags

                        Status                        DQ7        DQ6  DQ5  DQ3  DQ2

             Embedded Program Algorithm               DQ7 Toggle      0    0    1

             Embedded Erase Algorithm                 0 Toggle 0           1 Toggle

                        Erase Suspend Read            1          1    0    0    Toggle
                        (Erase Suspended Sector)                                (Note 1)
In Progress
                        Erase Suspend Read
             Erase      (Non-Erase Suspended Sector)  Data Data Data       Data Data
             Suspended
             Mode       Erase Suspend Program
                        (Non-Erase Suspended Sector)
                                                      DQ7  Toggle     0    0        1
                                                           (Note 2)             (Note 3)

             Embedded Program Algorithm               DQ7 Toggle      1    0    1

Exceeded Embedded Erase Algorithm                     0 Toggle 1           1    N/A

Time Limits  Erase
             Suspended
             Mode       Erase Suspend Program         DQ7 Toggle      1    0    N/A
                        (Non-Erase Suspended Sector)

Notes: 1. Performing successive read operations from the erase-suspended sector will cause DQ2 to toggle.
         2. Performing successive read operations from any address will cause DQ6 to toggle.
         3. Reading the byte address being programmed while in the erase-suspend program mode will indicate logic
            "1" at the DQ2 bit. However, successive reads from the erase-suspended sector will cause DQ2 to toggle.

DQ7

Data Polling

    The MBM29F080A device features Data Polling as a method to indicate to the host that the embedded algorithms
    are in progress or completed. During the Embedded Program Algorithm, an attempt to read the device will
    produce the complement of the data last written to DQ7. Upon completion of the Embedded Program Algorithm,
    an attempt to read the device will produce the true data last written to DQ7. During the Embedded EraseTM
    Algorithm, an attempt to read the device will produce a "0" at the DQ7 output. Upon completion of the Embedded
    Erase Algorithm an attempt to read the device will produce a "1" at the DQ7 output. The flowchart for Data Polling
    (DQ7) is shown in Figure 18.

    Data polling will also flag the entry into Erase Suspend. DQ7 will switch "0" to "1" at the start of the Erase Suspend
    mode. Please note that the address of an erasing sector must be applied in order to observe DQ7 in the Erase
    Suspend Mode.

    During Program in Erase Suspend, Data polling will perform the same as in regular program execution outside
    of the suspend mode.

    For chip erase, the Data Polling is valid after the rising edge of the sixth WE pulse in the six write pulse sequence.
    For sector erase, the Data Polling is valid after the last rising edge of the sector erase WE pulse. Data Polling
    must be performed at sector address within any of the sectors being erased and not a sector that is within a
    protected sector group. Otherwise, the status may not be valid.

                                                                                          17
  MBM29F080A-55/-70/-90

        Just prior to the completion of Embedded Algorithm operation DQ7 may change asynchronously while the output
        enable (OE) is asserted low. This means that the device is driving status information on DQ7 at one instant of
        time and then that byte's valid data at the next instant of time. Depending on when the system samples the DQ7
        output, it may read the status or valid data. Even if the device has completed the Embedded Algorithm operations
        and DQ7 has a valid data, the data outputs on DQ0 to DQ6 may be still invalid. The valid data on DQ0 to DQ7 will
        be read on the successive read attempts.
        The Data Polling feature is only active during the Embedded Programming Algorithm, Embedded Erase
        Algorithm, Erase Suspend, erase-suspend-program mode, or sector erase time-out. (See Table 7.)
        See Figure 9 for the Data Polling timing specifications and diagrams.

   DQ6

    Toggle Bit I
        The MBM29F080A also features the "Toggle Bit I" as a method to indicate to the host system that the embedded
        algorithms are in progress or completed.
        During an Embedded Program or Erase Algorithm cycle, successive attempts to read (OE toggling) data from
        the device at any address will result in DQ6 toggling between one and zero. Once the Embedded Program or
        Erase Algorithm cycle is completed, DQ6 will stop toggling and valid data will be read on the next successive
        attempts. During programming, the Toggle Bit I is valid after the rising edge of the fourth WE pulse in the four
        write pulse sequence. For chip erase, and sector erase the Toggle Bit I is valid after the rising edge of the sixth
        WE pulse in the six write pulse sequence. For Sector Erase, the Toggle Bit I is valid after the last rising edge of
        the sector erase WE pulse. The Toggle Bit I is active during the sector erase time out.
        In programming, if the sector being written to is protected, the Toggle Bit I will toggle for about 2 s and then
        stop toggling without the data having changed. In erase, the device will erase all the selected sectors except for
        the ones that are protected. If all selected sectors are protected, the chip will toggle the Toggle Bit I for about
        100 s and then drop back into read mode, having changed none of the data.
        Either CE or OE toggling will cause the DQ6 to toggle. In addition, an Erase Suspend/Resume command will
        cause DQ6 to toggle.
        See Figure 10 for the Toggle Bit I timing specifications and diagrams.

   DQ5

    Exceeded Timing Limits
        DQ5 will indicate if the program or erase time has exceeded the specified limits (internal pulse count). Under
        these conditions DQ5 will produce a "1". This is a failure condition which indicates that the program or erase
        cycle was not successfully completed. Data Polling DQ7, DQ6 is the only operating function of the device under
        this condition. The CE circuit will partially power down the device under these conditions (to approximately 2
        mA). The OE and WE pins will control the output disable functions as described in Table 2.
        The DQ5 failure condition may also appear if a user tries to program a 1 to a location that is previously programmed
        to 0. In this case the device locks out and never completes the Embedded Algorithm operation. Hence, the
        system never reads a valid data on DQ7 bit and DQ6 never stops toggling. Once the device has exceeded timing
        limits, the DQ5 bit will indicate a "1." Please note that this is not a device failure condition since the device was
        incorrectly used. If this occurs, reset the device.

18
                                   MBM29F080A-55/-70/-90

DQ3

Sector Erase Timer

    After the completion of the initial sector erase command sequence the sector erase time-out will begin. DQ3 will
    remain low until the time-out is complete. Data Polling and Toggle Bit I are valid after the initial sector erase
    command sequence.

    If Data Polling or the Toggle Bit I indicates the device has been written with a valid erase command, DQ3 may
    be used to determine if the sector erase timer window is still open. If DQ3 is high ("1") the internally controlled
    erase cycle has begun; attempts to write subsequent commands (other than Erase Suspend) to the device will
    be ignored until the erase operation is completed as indicated by Data Polling or Toggle Bit I. If DQ3 is low ("0"),
    the device will accept additional sector erase commands. To insure the command has been accepted, the system
    software should check the status of DQ3 prior to and following each subsequent sector erase command. If DQ3
    were high on the second status check, the command may not have been accepted.

    Refer to Table 7: Hardware Sequence Flags.

DQ2

Toggle Bit II

    This toggle bit II, along with DQ6, can be used to determine whether the device is in the Embedded EraseTM
    Algorithm or in Erase Suspend.

    Successive reads from the erasing sector will cause DQ2 to toggle during the Embedded EraseTM Algorithm. If
    the device is in the erase-suspended-read mode, successive reads from the erase-suspended sector will cause
    DQ2 to toggle. When the device is in the erase-suspended-program mode, successive reads from the byte
    address of the non-erase suspended sector will indicate a logic "1" at the DQ2 bit.

                   Mode     DQ7      DQ6      DQ2
Program                     DQ7    toggles      1
Erase                              toggles
Erase Suspend Read (1)        0             toggles
(Erase-Suspended Sector)      1        1    toggles
Erase Suspend Program     DQ7 (2)  toggles
                                             1 (2)

Notes: 1. These status flags apply when outputs are read from a sector that has been erase-suspended.
         2. These status flags apply when outputs are read from the byte address of the non-erase suspended sector.

    DQ6 is different from DQ2 in that DQ6 toggles only when the standard program or Erase, or Erase Suspend
    Program operation is in progress. The behavior of these two status bits, along with that of DQ7, is summarized
    as follows:

    For example, DQ2 and DQ6 can be used together to determine the erase-suspend-read mode (DQ2 toggles while
    DQ6 does not). See also Table 7 and Figure 15.

    Furthermore, DQ2 can also be used to determine which sector is being erased. When the device is in the erase
    mode, DQ2 toggles if this bit is read from the erasing sector.

                                                                                                                          19
  MBM29F080A-55/-70/-90

   RY/BY

    Ready/Busy
        The MBM29F080A provides a RY/BY open-drain output pin as a way to indicate to the host system that the
        Embedded Algorithms are either in progress or has been completed. If the output is low, the device is busy with
        either a program or erase operation. If the output is high, the device is ready to accept any read/write or erase
        operation. When the RY/BY pin is low, the device will not accept any additional program or erase commands
        with the exception of the Erase Suspend command. If the MBM29F080A is placed in an Erase Suspend mode,
        the RY/BY output will be high, by means of connecting with a pull-up resistor to VCC.
        During programming, the RY/BY pin is driven low after the rising edge of the fourth WE pulse. During an erase
        operation, the RY/BY pin is driven low after the rising edge of the sixth WE pulse. The RY/BY pin will indicate a
        busy condition during RESET pulse. Refer to Figure 11 for a detailed timing diagram. The RY/BY pin is pulled
        high in standby mode.
        Since this is an open-drain output, several RY/BY pins can be tied together in parallel with a pull-up resistor to VCC.

   RESET

    Hardware Reset
        The MBM29F080A device may be reset by driving the RESET pin to VIL. The RESET pin must be kept low (VIL)
        for at least 500 ns. Any operation in progress will be terminated and the internal state machine will be reset to
        the read mode 20 s after the RESET pin is driven low. If a hardware reset occurs during a program operation,
        the data at that particular location will be indeterminate.
        When the RESET pin is low and the internal reset is complete, the device goes to standby mode and cannot be
        accessed. Also, note that all the data output pins are tri-stated for the duration of the RESET pulse. Once the
        RESET pin is taken high, the device requires tRH of wake up time until outputs are valid for read access.
        The RESET pin may be tied to the system reset input. Therefore, if a system reset occurs during the Embedded
        Program or Erase Algorithm, the device will be automatically reset to read mode and this will enable the system's
        microprocessor to read the boot-up firmware from the Flash memory.

20
                                          MBM29F080A-55/-70/-90

Data Protection

    The MBM29F080A is designed to offer protection against accidental erasure or programming caused by spurious
    system level signals that may exist during power transitions. During power up the device automatically resets
    the internal state machine in the Read mode. Also, with its control register architecture, alteration of the memory
    contents only occurs after successful completions of specific multi-bus cycle command sequences.
    The device also incorporates several features to prevent inadvertent write cycles resulting from VCC power-up
    and power-down transitions or system noise.

Low VCC Write Inhibit

    To avoid initiation of a write cycle during VCC power-up and power-down, a write cycle is locked out for VCC less
    than 3.2 V (typically 3.7 V). If VCC < VLKO, the command register is disabled and all internal program/erase circuits
    are disabled. Under this condition the device will reset to the read mode. Subsequent writes will be ignored until
    the VCC level is greater than VLKO. It is the users responsibility to ensure that the control pins are logically correct
    to prevent unintentional writes when VCC is above 3.2 V.

Write Pulse "Glitch" Protection

    Noise pulses of less than 5 ns (typical) on OE, CE, or WE will not initiate a write cycle.

Logical Inhibit

    Writing is inhibited by holding any one of OE = VIL, CE = VIH or WE = VIH. To initiate a write cycle CE and WE
    must be a logical zero while OE is a logical one.

Power-Up Write Inhibit

    Power-up of the device with WE = CE = VIL and OE = VIH will not accept commands on the rising edge of WE.
    The internal state machine is automatically reset to the read mode on power-up.

                                                                                                                                                       21
  MBM29F080A-55/-70/-90

   s ABSOLUTE MAXIMUM RATINGS

             Storage Temperature ........................................................................................55C to +125C
             Ambient Temperature with Power Applied ........................................................40C to +85C
             Voltage with Respect to Ground All pins except A9, OE, and RESET (Note 1).2.0 V to +7.0 V
             VCC (Note 1) ......................................................................................................2.0 V to +7.0 V
             A9, OE, and RESET (Note 2) ............................................................................2.0 V to +13.5 V
    Notes: 1. Minimum DC voltage on input or I/O pins is 0.5 V. During voltage transitions, inputs may negative

                 overshoot VSS to 2.0 V for periods of up to 20 ns. Maximum DC voltage on output and I/O pins is VCC
                 +0.5 V. During voltage transitions, outputs may positive overshoot to VCC +2.0 V for periods up to 20 ns.
              2. Minimum DC input voltage on A9, OE, and RESET pins are 0.5 V. During voltage transitions, A9, OE,
                 and RESET pins may negative overshoot VSS to 2.0 V for periods of up to 20 ns. Maximum DC input
                 voltage on A9, OE, and RESET are +13.0 V which may overshoot to 14.0 V for periods up to 20 ns. Voltage
                 difference between input voltage and power supply. (VIN VCC) do not exceed 9 V.
    WARNING: Semiconductor devices can be permanently damaged by application of stress (voltage, current,

                     temperature, etc.) in excess of absolute maximum ratings. Do not exceed these ratings.

   s RECOMMENDED OPERATING RANGES

        Ambient Temperature (TA)
           MBM29F080A-55.......................................................................................... 20C to +70C
           MBM29F080A-70/-90.................................................................................... 40C to +85C

        VCC Supply Voltages.........................................................................................
           MBM29F080A-55.......................................................................................... +4.75 V to +5.25 V
           MBM29F080A-70/-90.................................................................................... +4.50 V to +5.50 V

        Operating ranges define those limits between which the functionality of the device is guaranteed.
    WARNING: The recommended operating conditions are required in order to ensure the normal operation of the

                     semiconductor device. All of the device's electrical characteristics are warranted when the device is
                     operated within these ranges.
                     Always use semiconductor devices within their recommended operating condition ranges. Operation
                     outside these ranges may adversely affect reliability and could result in device failure.
                     No warranty is made with respect to uses, operating conditions, or combinations not represented on
                     the data sheet. Users considering application outside the listed conditions are advised to contact their
                     FUJITSU representatives beforehand.

22
                                   MBM29F080A-55/-70/-90

s MAXIMUM OVERSHOOT

+0.8 V               20 ns         20 ns
0.5 V
2.0 V

                            20 ns

            Figure 1 Maximum Negative Overshoot Waveform

                            20 ns

VCC +2.0 V           20 ns         20 ns
VCC +0.5 V

    +2.0 V

            Figure 2 Maximum Positive Overshoot Waveform 1

                            20 ns

   +14.0 V           20 ns         20 ns
   +13.0 V
VCC +0.5 V

Note: This waveform is applied for A9, OE, and RESET.

                        Figure 3 Maximum Positive Overshoot Waveform 2

                                                                        23
    MBM29F080A-55/-70/-90

    s DC CHARACTERISTICS

    Parameter  Parameter Description              Test Conditions                   Min.     Max. Unit
     Symbol

    ILI        Input Leakage Current              VIN = VSS to VCC, VCC = VCC Max.  --       1.0  A

    ILO        Output Leakage Current             VOUT = VSS to VCC,                --       1.0  A
                                                  VCC = VCC Max.

    ILIT       A9, OE, RESET Inputs Leakage VCC = VCC Max.                          --       50    A

               Current                            A9, OE, RESET = 12.5 V

    ICC1       VCC Active Current (Note 1)        CE = VIL, OE = VIH                --       40    mA

    ICC2       VCC Active Current (Note 2)        CE = VIL, OE = VIH                --       45    mA

                                                  VCC = VCC Max., CE = VIH          --       1     mA
                                                  RESET = VIH

    ICC3       VCC Current (Standby)

                                                  VCC = VCC Max., CE = VCC 0.3 V,  --       5     A
                                                  RESET = VCC 0.3 V

                                                  VCC = VCC Max.                    --       1     mA

                                                  RESET = VIL

    ICC4       VCC Current (Standby, Reset)

                                                  VCC = VCC Max.                    --       5     A

                                                  RESET = VSS 0.3 V

    VIL        Input Low Level                                    --                0.5     0.8   V

    VIH        Input High Level                                   --                2.0      VCC+0.5 V
                                                                                    11.5
               Voltage for Autoselect and Sector

    VID        Protection (A9, OE, RESET)                         --                         12.5  V

               (Note 3, 4)

    VOL        Output Low Voltage Level           IOL = 12.0 mA, VCC = VCC Min.     --       0.45  V
    VOH1       Output High Voltage Level
    VOH2                                          IOH = 2.5 mA, VCC = VCC Min.     2.4      --    V

                                                  IOH = 100 A                     VCC0.4  --    V

    VLKO       Low VCC Lock-Out Voltage                           --                3.2      4.2   V

    Notes: 1. The ICC current listed includes both the DC operating current and the frequency dependent component
                (at 6 MHz). The frequency component typically is 2 mA/MHz, with OE at VIH.

             2. ICC active while Embedded Algorithm (program or erase) is in progress.
             3. Applicable to sector protection function.
             4. (VID VCC) do not exceed 9 V.

24
                                                              MBM29F080A-55/-70/-90

s AC CHARACTERISTICS

Read Only Operations Characteristics

     Parameter  Description                            Test Setup             -55      -70      -90       Unit
      Symbols                                                              (Note1)  (Note2)  (Note2)
JEDEC Standard

tAVAV  tRC      Read Cycle Time                        -- Min. 55                     70     90 ns

tAVQV  tACC     Address to Output Delay           CE = VIL           Max.  55         70     90 ns
                                                  OE = VIL

tELQV  tCE      Chip Enable to Output Delay       OE = VIL Max. 55                    70     90 ns

tGLQV  tOE      Output Enable to Output Delay          -- Max. 30                     30     40 ns

tEHQZ  tDF      Chip Enable to Output HIGH-Z           -- Max. 20                     20     20 ns

tGHQZ  tDF      Output Enable to Output HIGH-Z         -- Max. 20                     20     20 ns

tAXQX  tOH      Output Hold Time From Addresses,       -- Min. 0                      0      0            ns
                CE or OE, Whichever Occurs First

--     tREADY   RESET Pin Low to Read Mode             -- Max. 20                     20     20 s

Note: 1. Test Conditions:                         Note: 2. Test Conditions:
        Output Load: 1 TTL gate and 30 pF                 Output Load: 1 TTL gate and 100 pF
        Input rise and fall times: 5 ns                   Input rise and fall times: 5 ns
        Input pulse levels: 0.0 V to 3.0 V                Input pulse levels: 0.45 V to 2.4 V
        Timing measurement reference level                Timing measurement reference level
                               Input: 1.5 V                                      Input: 0.8 V and 2.0 V
                               Output: 1.5 V                                     Output: 0.8 V and 2.0 V

                                                              5.0 V

                                               IN3064         2.7 k
                                               or Equivalent

                Device                          6.2 k
                Under
                 Test

                                     CL

                                                                     Diodes = IN3064
                                                                     or Equivalent

       Notes: 1. MBM29F080A-55: CL = 30 pF including jig capacitance
                 2. MBM29F080A-70/-90: CL = 100 pF including jig capacitance

                                                  Figure 4 Test Conditions

                                                                                                                25
    MBM29F080A-55/-70/-90

    Write/Erase/Program Operations

    Parameter Symbols                                                            MBM29F080A
    JEDEC Standard
                                           Description                      -55  -70         -90  Unit

    tAVAV   tWC        Write Cycle Time                               Min.  55   70          90 ns
    tAVWL   tAS                                                       Min.
    tWLAX   tAH        Address Setup Time                             Min.  0    0           0    ns
    tDVWH   tDS                                                       Min.
    tWHDX   tDH        Address Hold Time                              Min.  40   45          45 ns
            tOES                                                      Min.
      --               Data Setup Time                                Min.  25   30          45 ns
            tOEH                                                      Min.
      --               Data Hold Time                                 Min.  0    0           0    ns
            tGHWL                                                     Min.
    tGHWL              Output Enable Setup Time                       Min.  0    0           0    ns
                                                                      Min.
                       Output Enable Read                             Min.  0    0           0    ns
                                                                      Min.
                       Hold Time       Toggle Bit I and Data Polling  Min.  10   10          10 ns
                                                                      Min.
                       Read Recover Time Before Write                 Min.  0    0           0    ns
                                                                      Min.
    tGHEL   tGHEL Read Recover Time Before Write                      Typ.  0    0           0    ns
                                                                      Typ.
    tELWL   tCS        CE Setup Time                                  Max.  0    0           0    ns
                                                                      Min.
    tWLEL   tWS        WE Setup Time                                  Min.  0    0           0    ns
                                                                      Min.
    tWHEH   tCH        CE Hold Time                                   Min.  0    0           0    ns
                                                                      Min.
    tEHWH   tWH        WE Hold Time                                   Min.  0    0           0    ns
                                                                      Min.
    tWLWH   tWP        Write Pulse Width                                    30   35          45 ns

    tELEH   tCP        Write Pulse Width                                    30   35          45 ns

    tWHWL   tWPH Write Pulse Width High                                     20   20          20 ns

    tEHEL   tCPH Write Pulse Width High                                     20   20          20 ns

    tWHWH1  tWHWH1 Byte Programming Operation                               8    8           8    s

    tWHWH2  tWHWH2 Sector Erase Operation (Note 1)                          1    1           1 sec

                                                                            8    8           8 sec

    --      tVCS       VCC Setup Time                                       50   50          50 s

    --      tVIDR Rise Time to VID                                          500 500 500 ns

    --      tVLHT Voltage Transition Time (Note 2)                          4    4           4    s

    --      tWPP Write Pulse Width (Note 2)                                 100  100         100 s

    --      tOESP OE Setup Time to WE Active (Note 2)                       4    4           4    s

    --      tCSP CE Setup Time to WE Active (Note 2)                        4    4           4    s

    --      tRB        Recover Time from RY/BY                              0    0           0    ns

                                                                                             (Continued)

26
                                                             MBM29F080A-55/-70/-90

(Continued)

Parameter Symbols                                                      MBM29F080A
JEDEC Standard
                                      Description            -55       -70         -90  Unit

--           tRP   RESET Pulse Width                         Min. 500  500         500 ns

--           tRH   RESET Hold Time Before Read               Min. 50   50          50 ns

--           tBUSY Program/Erase Valid to RY/BY Delay        Max. 55   70          90 ns

--           tEOE                                            Max. 30   30          40 ns

Notes: 1. This does not include the preprogramming time.
         2. This timing is for Sector Protection operation.

                                                                                              27
MBM29F080A-55/-70/-90

s SWITCHING WAVEFORMS                                                  INPUTS       OUTPUTS

Key to Switching Waveforms                                           Must Be      Will Be
                                                                       Steady       Steady
                                                             WAVEFORM
                                                                       May          Will Be
                                                                       Change       Changing
                                                                       from H to L  from H to L

                                                                       May          Will Be
                                                                       Change       Changing
                                                                       from L to H  from L to H

                                                                       "H" or "L"   Changing,
                                                                       Any Change   State
                                                                       Permitted    Unknown

                                                                       Does Not     Center Line is
                                                                       Apply        High-
                                                                                    Impedance
                                                                                    "Off" State

              Addresses                                                               t RC
              CE                                                           Addresses Stable
              OE
              WE                                                       t ACC
              DQ 0 to DQ 7
                                                                       t OE                                      t DF
28
                            t OEH

                                                           t CE                                            t OH        High-Z
                            High-Z                                                           Output Valid

                            Figure 5.1 AC Waveforms for Read Operations
                      MBM29F080A-55/-70/-90

Addresses                                                t RC
RESET
DQ 0 to DQ 7                               Addresses Stable

                                    t ACC
              t RH

              High-Z                                                                          t OH

                                                               Output Valid

              Figure 5.2 AC Waveforms for Read Operations

                                                                                                    29
    MBM29F080A-55/-70/-90

               3rd Bus Cycle                 Data Polling

    Addresses  555H                 PA                     PA

               tWC                    tAH                            tRC
                              tAS

                              tCH

    CE

                     tGHWL

    OE

                              tWP            tWHWH1

    WE

               tCS            tWPH

                       A0H          tDH                    DQ7 DOUT                              tDF
               tDS                       PD                          tOE

    Data                                                                           DOUT
    5.0 V
                                                                                               tOH

                                                                           tCE

        Notes: 1. PA is address of the memory location to be programmed.
                 2. PD is data to be programmed at byte address.
                 3. DQ7 is the output of the complement of the data written to the device.
                 4. DOUT is the output of the data written to the device.
                 5. Figure indicates last two bus cycles of four bus cycle sequence.

               Figure 6 AC Waveforms for Alternate WE Controlled Program Operations

30
                                        MBM29F080A-55/-70/-90

           3rd Bus Cycle                Data Polling
                                                              PA
Addresses  555H           PA
   WE        tWC
   OE                         tAH
   CE                tAS
   Data           tWH
   5.0 V
                  tGHEL

                          tCP           tWHWH1
                                                 DQ7 DOUT
           tWS    tCPH

                   A0H         tDH
           tDS                      PD

Notes: 1. PA is address of the memory location to be programmed.
         2. PD is data to be programmed at byte address.
         3. DQ7 is the output of the complement of the data written to the device.
         4. DOUT is the output of the data written to the device.
         5. Figure indicates last two bus cycles of four bus cycle sequence.

Figure 7 AC Waveforms for Alternate CE Controlled Program Operations

                                                                                    31
    MBM29F080A-55/-70/-90

    Addresses                  555H           2AAH       555H  555H  2AAH            SA*
           CE
           OE                  t WC           t AS t AH
           WE
           Data          t CS        t CH
           V CC
                 t GHWL        t WP  t WPH

                               t DS                 55H  80H   AAH   55H             10H/
                                        t DH                                         30H

                                AAH

                 t VCS

    * : SA is the sector address for Sector Erase. Addresses = 555H for Chip Erase.

                 Figure 8 AC Waveforms Chip/Sector Erase Operations

32
                                               MBM29F080A-55/-70/-90

                                tCH

CE

                                                                                                                           tDF
                                                                  tOE

OE

                                            tOEH

WE                          tCE

                                                             *

DQ7         Data                          DQ7                          DQ7 =                                                    High-Z
                                                                    Valid Data                                                  High-Z

                            tWHWH1 or 2                      tEOE

DQ0 to DQ6  Data                          DQ0 to DQ6 = Output Flug  DQ0 to DQ7
                                                                    Valid Data

* : DQ7 = Valid Data (The device has completed the Embedded operation.)
     Figure 9 AC Waveforms for Data Polling During Embedded Algorithm Operations

CE

WE                    tOEH
OE          tOES

DQ6         Data            DQ6 = Toggle  DQ6 = Toggle  *                                                                       DQ0 to DQ7
                                                                                                                                    Valid
                                                                 DQ6 =
                                                            Stop Toggling

                                                        tOE

* : DQ6 stops toggling (The device has completed the Embedded operation.)
     Figure 10 AC Waveforms for Toggle Bit I during Embedded Algorithm Operations

                                                                                                                                            33
    MBM29F080A-55/-70/-90

      CE                                The rising edge of the last WE signal
      WE                                        Entire programming
    RY/BY                                       or erase operations

                                         tBUSY

    Figure 11 RY/BY Timing Diagram During Program/Erase Operations

      WE                   tRP
    RESET
    RY/BY                       tREADY            tRB

           Figure 12 RESET, RY/BY Timing Diagram

34
                                                                  MBM29F080A-55/-70/-90

Addresses                           SGAx                                                            SGAy
           A0

A1

      A6                            t VLHT

V ID                                t VLHT         t OESP  t WPP  t VLHT  t VLHT
5V
                                            t CSP
       A9
V ID
5V

     OE

     WE

     CE

Data                                                                                           01H
                             t VCS                                                t OE

VCC

SGAx = Sector Group Address for initial sector
SGAy = Sector Group Address for next sector

             Figure 13 AC Waveforms for Sector Group Protection Timing Diagram

                                                                                                          35
    MBM29F080A-55/-70/-90

        VCC                    tVIDR

         VID            tVCS                                                                     tVLHT
         5V                                                                                                              5V
    RESET
         CE

        WE                             tVLHT         Program or Erase Command Sequence           tVLHT
    RY/BY

                                                                                      Unprotection period

                        Figure 14 Temporary Sector Group Unprotection Timing Diagram

                 Enter          Erase             Enter Erase                             Erase
              Embedded        Suspend         Suspend Program                           Resume

               Erasing

    WE                  Erase         Erase Suspend  Erase                       Erase Suspend   Erase        Erase
                                                                                       Read                Complete
                                       Read          Suspend

                                                     Program

    DQ6

    DQ2
                                    Toggle

                                DQ2 and DQ6
                                   with OE

            Note: DQ2 is read from the erase-suspended sector.

                                                          Figure 15 DQ2 vs. DQ6

36
                     MBM29F080A-55/-70/-90

EMBEDDED ALGORITHMS

                                 Start

                     Write Program Command
                               Sequence

                             (See Below)

                        Data Polling Device

Increment Address    No
                                Last Address
                                       ?
                                            Yes

                       Programming Completed

                     Program Command Sequence (Address/Command):

                     555H/AAH

                     2AAH/55H

                                   555H/A0H
                     Program Address/Program Data

Figure 16 Embedded ProgramTM Algorithm

                                                                  37
    MBM29F080A-55/-70/-90

                  Start

       Write Erase Command
              Sequence
             (See Below)

    Data Polling or Toggle Bit I
     Successfully Completed

              Erasure Completed

                           Individual Sector/Multiple Sector
    Chip Erase Command Sequence Erase Command Sequence
    (Address/Command):
                           (Address/Command):

    555H/AAH                     555H/AAH

    2AAH/55H                     2AAH/55H

    555H/80H                      555H/80H

    555H/AAH                     555H/AAH

    2AAH/55H                     2AAH/55H

    555H/10H                     Sector Address/30H

                                 Sector Address/30H  Additional sector
                                 Sector Address/30H  erase commands
                                                     are optional.

    Note: To insure the command has been accepted, the system software should check the status
            of DQ3 prior to and following each subsequent sector erase command. If DQ3 were high on
            the second status check, the command may not have been accepted.

                                      Figure 17 Embedded EraseTM Algorithm

38
                             MBM29F080A-55/-70/-90

    Start

     Read Byte                     VA = Address for programming
    (DQ0 to DQ7)                        = Any of the sector addresses
                                           within the sector being erased
     Addr. = VA                            during sector erase or multiple
                                           erases operation.
    DQ7 = Data? Yes                     = Any of the sector group
                                           addresses within the sector not
    No                                     being protected during sector
                                           erase or multiple sector erases
No  DQ5 = 1?                               operation.

                Yes

     Read Byte
    (DQ0 to DQ7)

     Addr. = VA

                        Yes  Pass
    DQ7 = Data?

                No
         Fail

Note: DQ7 is rechecked even if DQ5 = "1" because DQ7 may change simultaneously with DQ5.

Figure 18 Data Polling Algorithm

                                                                                          39
    MBM29F080A-55/-70/-90

                           Start

            Read Byte
          (DQ0 to DQ7)
        Addr. = "H" or "L"

                             No
        DQ6 = Toggle

               ?

                  Yes

    No                     DQ5 = 1

                           ?

                              Yes

            Read Byte
          (DQ0 to DQ7)
        Addr. = "H" or "L"

                             No     Pass
        DQ6 = Toggle

               ?
                    Yes

              Fail

    Note: DQ6 is rechecked even if DQ5 = "1" because DQ6 may stop toggling at the same time as DQ5
            changing to "1".

    Figure 19 Toggle Bit I Algorithm

40
                     MBM29F080A-55/-70/-90

                                   Start

                     Setup Sector Group Addr.
                              (A19, A18, A17)

                              PLSCNT = 1

                           OE = VID, A9 = VID,
                       CE = VIL, RESET = VIH

Increment PLSCNT     Activate WE Pulse
                      Time out 100 s

                     WE = VIH, CE = OE = VIL,
                      (A9 should remain VID)

                No              Read from Sector Group
     PLSCNT = 25?                   Addr. (A19, A18, A17)
                                    A1 = 1, A0 = A6 = 0
                Yes
Remove VID from A9  No
Write Reset Command                     Data = 01H?

      Device Failed                               Yes
                                                                      Yes

                                 Protect Another Sector
                                            Group?
                                                  No

                                    Remove VID from A9
                                  Write Reset Command

                     Sector Protection
                        Completed

Figure 20 Sector Group Protection Algorithm

                                                                           41
  MBM29F080A-55/-70/-90

                                                                                              Start
                                                                                         RESET = VID

                                                                                            (Note 1)
                                                                                       Perform Erase or
                                                                                    Program Operations

                                                                                         RESET = VIH
                                                                                 Temporary Sector Group
                                                                                 Unprotection Completed

                                                                                            (Note 2)

                        Notes: 1. All Protected sector groups unprotected.
                                  2. All previously protected sector groups are protected once again.
                                    Figure 21 Temporary Sector Group Unprotection Algorithm

42
                                                                     MBM29F080A-55/-70/-90

s ERASE AND PROGRAMMING PERFORMANCE

                                              Limits

      Parameter                                                         Unit         Comments

                              Min.            Typ.             Max.

Sector Erase Time              --                    1         8        sec     Excludes 00H programming
                                                                                prior to erasure

Byte Programming Time          --                    8         150      s      Excludes system-level
                                                                                overhead

Chip Programming Time          --                    8.4       20       sec     Excludes system-level
                                                                                overhead

Erase/Program Cycle    100,000                       --        --       cycles

s TSOP(I) PIN CAPACITANCE

Parameter      Parameter Description                        Test Setup        Typ.   Max.              Unit
Symbol
CIN       Input Capacitance                         VIN = 0                    8    10                pF
COUT      Output Capacitance                        VOUT = 0
CIN2      Control Pin Capacitance                   VIN = 0                    8    10                pF

                                                                                9    10                pF

Note: Test conditions TA = 25C, f = 1.0 MHz

s SOP PIN CAPACITANCE

Parameter          Parameter Description                  Test Setup          Typ.   Max.              Unit
Symbol

CIN        Input Capacitance                         VIN = 0                    8    10.5              pF

COUT       Output Capacitance                        VOUT = 0                   8    10                pF

CIN2       Control Pin Capacitance                   VIN = 0                    9.5  11                pF

Notes: 1. Sampled, not 100% tested.
          2. Test conditions TA = 25C, f = 1.0 MHz

                                                                                                             43
MBM29F080A-55/-70/-90

   s PACKAGE DIMENSIONS                                                                                                             * Resin Protrusion. (Each Side: 0.15 (.006)Max)

         48-pin plastic TSOP(I)                                                                            48  Details of "A" part
             (FPT-48P-M19)
                                                                                      "A"                                               0.15(.006)
                 LEAD No.                                                                                                                  MAX

                                  1                                                                            0.15(.006)                           0.35(.014)
                                                                                                                                                       MAX
                                            INDEX
                                                                                                                                       0.25(.010)
                                 24
                                                                                           25                                                                   1.10  +0.10
                                                                         20.000.20                                                                                   -0.05
                                                                        (.787.008)                                     * 12.000.20
                                                                       * 18.400.20                                       (.472.008)                                 +.004
                                                                        (.724.008)                                        11.50REF                                   -.002
                                                                                                                              (.460)
                                                                          0.10(.004)
                                                                                                                                                                .043
                                                                         19.000.20
                                                                        (.748.008)                                                                             (Mounting height)

               C 1996 FUJITSU LIMITED F48029S-2C-2                                                      0.50(.0197)                  0.200.10           0.05(0.02)MIN
          48-pin plastic TSOP(I)                                                                             TYP                    (.008.004)           STAND OFF

             (FPT-48P-M20)                                                                  0.150.05                                               0.10(.004) M
                                                                                           (.006.002)
                  LEAD No.
                                                                                            0.500.10
                                   1                                                       (.020.004)

                                             INDEX                                                                                                  Dimensions in mm (inches)

                                  24                                                                                                * Resin Protrusion. (Each Side: 0.15 (.006)Max)

                                                                         19.000.20        48
                                                                         (.748.008)
                                                                                                        Details of "A" part
                                                                          0.10(.004)
                                                                                                                                        0.15(.006)
                                                                        * 18.400.20                                                       MAX
                                                                         (.724.008)
                                                                         20.000.20   "A"                                               0.35(.014)
                                                                         (.787.008)                                                       MAX

             C 1996 FUJITSU LIMITED F48030S-2C-2                                                               0.15(.006)           0.25(.010)

44                                                                                         25                                        0.200.10   0.10(.004) M
                                                                                                                                    (.008.004)
                                                                                            0.500.10                                                 0.05(0.02)MIN
                                                                                           (.020.004)                                                 STAND OFF

                                                                                              0.150.10
                                                                                             (.006.002)

                                                                                                       0.50(.0197)
                                                                                                            TYP

                                                                                                                                                                1.10  +0.10
                                                                                                                                                                      -0.05

                                                                                                                     11.50(.460)REF                             .043  +.004
                                                                                                               * 12.000.20(.472.008)                                -.002

                                                                                                                                                    (Mounting height)

                                                                                                                                                    Dimensions in mm (inches)

                                                                                                                                                                  (Continued)
                                                                                     MBM29F080A-55/-70/-90

40-pin plastic TSOP(I)                                                                                    * Resin Protrusion. (Each Side: 0.15 (.006)Max)
   (FPT-40P-M06)
                                                                                40   Details of "A" part
      LEAD No. 1
                                                               "A"                                                      0.15(.006)
                                        INDEX
                                                                                                                           MAX
                                                                                                                             0.35(.014)

                                                                                                                                MAX

                                                                                     0.15(.006)           0.25(.010)

              20                                               21

             0.150.05                                                                                                  0.05(.002)MIN
             (.006.002)                                                                                                (STAND OFF)

                                               20.000.20                            10.000.20                         1.10  +0.10  .043  +.004
                                               (.787.008)                           (.394.008)                              0.05        .002
                                               18.400.20
                                               (.724.008)                                                              (Mounting height)

                                                   0.10(.004)         0.50(.0197)    9.50(.374)
                                                                           TYP
                                               19.000.20                            REF.
                                               (.748.008)     0.500.10
                                                               (.020.004)           0.200.10            0.10(.004) M
                                                                                     (.008.004)

C 1994 FUJITSU LIMITED F40007S-1C-1                                                                                     Dimensions in mm (inches)

40-pin plastic TSOP(I)                                                                                    * Resin Protrusion. (Each Side: 0.15 (.006)Max)
   (FPT-40P-M07)
                                                                                 40  Details of "A" part
     LEAD No. 1
                                                               "A"                                                      0.15(.006)
                                       INDEX
                                                                                                                           MAX
                                                                                                                             0.35(.014)

                                                                                                                                MAX

                                                                                     0.15(.006)           0.25(.010)

             20                                                21

                                                                                     0.200.10            0.10(.004) M
                                                                                     (.008.004)
                                               19.000.20      0.500.10
0.150.05                                      (.748.008)     (.020.004)           9.50(.374)                         0.05(.002)MIN
(.006.002)                                                                             REF.                            (STAND OFF)
                                                 0.10(.004)           0.50(.0197)
                                                                          TYP
                                               18.400.20
                                               (.724.008)                                                              1.10  +0.10  .043  +.004
                                               20.000.20                                                                     0.05        .002
                                               (.787.008)
                                                                                     10.000.20                         (Mounting height)
                                                                                     (.394.008)

C 1994 FUJITSU LIMITED F40008S-1C-1                                                                                     Dimensions in mm (inches)

                                                                                                                                      (Continued)
                                                                                                                                                       45
    MBM29F080A-55/-70/-90

    (Continued)

         44-pin plastic SOP
            (FPT-44P-M16)

                                         28.45  +0.25  1.120  +.010                                                  2.50(.098)MAX
                                                -0.20         -.008                                                 (M(Moouunnttiinng hheeigighht)t)

    44                                                                                23                                     0.800.20
                                                                                                                            (.031.008)

                                                                                          13.000.10 16.000.20     14.400.20
                                                                                          (.512.004) (.630.008)   (.567.008)

                INDEX
                                                                  "A"

    LEAD No. 1               1.27(.050)TYP                                            22                            0.150.05

                                                                                                                    (.006.002)

                0.10(.004)                             0.40  +0.10     0.13(.005) M      0.05(.002)MIN
                                                             -0.05                          ((SSTtAaNnDd OoFffF) )

                                                       .016  +.004
                                                             -.002

                                         26.67(1.050)REF

    C 1995 FUJITSU LIMITED F44023S-3C-3                                                                             Dimensions in mm (inches)

46
                                            MBM29F080A-55/-70/-90

FUJITSU LIMITED                            All Rights Reserved.

For further information please contact:     The contents of this document are subject to change without
                                            notice. Customers are advised to consult with FUJITSU sales
Japan                                       representatives before ordering.
FUJITSU LIMITED
Corporate Global Business Support Division  The information and circuit diagrams in this document are
Electronic Devices                          presented as examples of semiconductor device applications,
KAWASAKI PLANT, 4-1-1, Kamikodanaka         and are not intended to be incorporated in devices for actual use.
Nakahara-ku, Kawasaki-shi                   Also, FUJITSU is unable to assume responsibility for
Kanagawa 211-8588, Japan                    infringement of any patent rights or other rights of third parties
Tel: 81(44) 754-3763                        arising from the use of this information or circuit diagrams.
Fax: 81(44) 754-3329
                                            FUJITSU semiconductor devices are intended for use in
http://www.fujitsu.co.jp/                   standard applications (computers, office automation and other
                                            office equipment, industrial, communications, and measurement
North and South America                     equipment, personal or household devices, etc.).
FUJITSU MICROELECTRONICS, INC.              CAUTION:
Semiconductor Division                      Customers considering the use of our products in special
3545 North First Street                     applications where failure or abnormal operation may directly
San Jose, CA 95134-1804, USA                affect human lives or cause physical injury or property damage,
Tel: (408) 922-9000                         or where extremely high levels of reliability are demanded (such
Fax: (408) 922-9179                         as aerospace systems, atomic energy controls, sea floor
                                            repeaters, vehicle operating controls, medical devices for life
Customer Response Center                    support, etc.) are requested to consult with FUJITSU sales
Mon. - Fri.: 7 am - 5 pm (PST)              representatives before such use. The company will not be
Tel: (800) 866-8608                         responsible for damages arising from such use without prior
Fax: (408) 922-9179                         approval.

http://www.fujitsumicro.com/                Any semiconductor devices have an inhereut chance of
                                            failure. You must protect against injury, damage or loss from
Europe                                      such failures by incorporating safety design measures into your
FUJITSU MIKROELEKTRONIK GmbH                facility and equipment such as redundancy, fire protection, and
Am Siebenstein 6-10                         prevention of over-current levels and other abnormal operating
D-63303 Dreieich-Buchschlag                 conditions.
Germany
Tel: (06103) 690-0                          If any products described in this document represent goods or
Fax: (06103) 690-122                        technologies subject to certain restrictions on export under the
                                            Foreign Exchange and Foreign Trade Law of Japan, the prior
http://www.fujitsu-ede.com/                 authorization by Japanese government will be required for
                                            export of those products from Japan.
Asia Pacific
FUJITSU MICROELECTRONICS ASIA PTE LTD                                                                             47
#05-08, 151 Lorong Chuan
New Tech Park
Singapore 556741
Tel: (65) 281-0770
Fax: (65) 281-0220

http://www.fmap.com.sg/

F9811
FUJITSU LIMITED Printed in Japan
This datasheet has been downloaded from:
             www.EEworld.com.cn

                 Free Download
           Daily Updated Database
      100% Free Datasheet Search Site
  100% Free IC Replacement Search Site
     Convenient Electronic Dictionary

               Fast Search System
             www.EEworld.com.cn

                                                 All Datasheets Cannot Be Modified Without Permission
                                                                Copyright Each Manufacturing Company
小广播

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z
搜索索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2021 EEWORLD.com.cn, Inc. All rights reserved