电子工程世界电子工程世界电子工程世界

产品描述

搜索
 

M2GL005S-1VFG400

器件型号:M2GL005S-1VFG400
器件类别:半导体    可编程逻辑器件   
文件大小:20582.15KB,共10页
厂商名称:Microsemi
厂商官网:https://www.microsemi.com
下载文档 在线购买

M2GL005S-1VFG400在线购买

供应商 器件名称 价格 最低购买 库存  
M2GL005S-1VFG400 - - 点击查看 点击购买

器件描述

FPGA - Field Programmable Gate Array IGLOO 2

参数
产品种类
Product Category
FPGA - Field Programmable Gate Array
制造商
Manufacturer
Microsemi
RoHSDetails
Moisture SensitiveYes
工厂包装数量
Factory Pack Quantity
90

M2GL005S-1VFG400器件文档内容

DS0128

Datasheet

IGLOO2 FPGA and SmartFusion2 SoC FPGA
                                      Microsemi makes no warranty, representation, or guarantee regarding the information contained herein or the suitability of

                                      its products and services for any particular purpose, nor does Microsemi assume any liability whatsoever arising out of the

                                      application or use of any product or circuit. The products sold hereunder and any other products sold by Microsemi have

                                      been subject to limited testing and should not be used in conjunction with mission-critical equipment or applications. Any

                                      performance specifications are believed to be reliable but are not verified, and Buyer must conduct and complete all

Microsemi Corporate Headquarters      performance and other testing of the products, alone and together with, or installed in, any end-products. Buyer shall not

One Enterprise, Aliso Viejo,          rely on any data and performance specifications or parameters provided by Microsemi. It is the Buyer's responsibility to

                                      independently determine suitability of any products and to test and verify the same. The information provided by Microsemi

CA 92656 USA                          hereunder is provided “as is, where is” and with all faults, and the entire risk associated with such information is entirely

Within the USA: +1 (800) 713-4113     with the Buyer. Microsemi does not grant, explicitly or implicitly, to any party any patent rights, licenses, or any other IP

Outside the USA: +1 (949) 380-6100    rights, whether with regard to such information itself or anything described by such information. Information provided in this

Fax: +1 (949) 215-4996                document is proprietary to Microsemi, and Microsemi reserves the right to make any changes to the information in this

Email: sales.support@microsemi.com    document or to any products and services at any time without notice.

www.microsemi.com                     About Microsemi

© 2016 Microsemi Corporation. All     Microsemi Corporation (Nasdaq: MSCC) offers a comprehensive portfolio of semiconductor and system solutions for

rights reserved. Microsemi and the    aerospace & defense, communications, data center and industrial markets. Products include high-performance and

Microsemi logo are trademarks of      radiation-hardened analog mixed-signal integrated circuits, FPGAs, SoCs and ASICs; power management products;

Microsemi Corporation. All other      timing and synchronization devices and precise time solutions, setting the world's standard for time; voice processing

trademarks and service marks are the  devices; RF solutions; discrete components; enterprise storage and communication solutions, security technologies and

                                      scalable anti-tamper products; Ethernet solutions; Power-over-Ethernet ICs and midspans; as well as custom design

property of their respective owners.  capabilities and services. Microsemi is headquartered in Aliso Viejo, California, and has approximately 4,800 employees

                                      globally. Learn more at www.microsemi.com.

                                                                                                            51700128. 11.0 10/16
Contents

1  Revision History .    ..   .  .   .  .  ..   .  .   .  .  .   .  .  .   .  .  .   .  .  .   .  .  .   .  .  .   .  .  .   .  .  .   .  .  .   .  .  .   .  .  .   .  .  .   .  .  .   .  .  .   1

   1.1   Revision 11.0   ...  .  ..  .  .  ...  .  ..  .  .  ..  .  .  ..  .  .  ..  .  .  ..  .  .  ..  .  .  ..  .  .  ..  .  .  ..  .  .  ..  .  .  ..  .  .  ..  .  .  ..  .  .  ..  .  .  ..  1

   1.2   Revision 10.0   ...  .  ..  .  .  ...  .  ..  .  .  ..  .  .  ..  .  .  ..  .  .  ..  .  .  ..  .  .  ..  .  .  ..  .  .  ..  .  .  ..  .  .  ..  .  .  ..  .  .  ..  .  .  ..  .  .  ..  1

   1.3   Revision 9.0 .  ...  .  ..  .  .  ...  .  ..  .  .  ..  .  .  ..  .  .  ..  .  .  ..  .  .  ..  .  .  ..  .  .  ..  .  .  ..  .  .  ..  .  .  ..  .  .  ..  .  .  ..  .  .  ..  .  .  ..  1

   1.4   Revision 8.0 .  ...  .  ..  .  .  ...  .  ..  .  .  ..  .  .  ..  .  .  ..  .  .  ..  .  .  ..  .  .  ..  .  .  ..  .  .  ..  .  .  ..  .  .  ..  .  .  ..  .  .  ..  .  .  ..  .  .  ..  2

   1.5   Revision 7.0 .  ...  .  ..  .  .  ...  .  ..  .  .  ..  .  .  ..  .  .  ..  .  .  ..  .  .  ..  .  .  ..  .  .  ..  .  .  ..  .  .  ..  .  .  ..  .  .  ..  .  .  ..  .  .  ..  .  .  ..  2

   1.6   Revision 6.0 .  ...  .  ..  .  .  ...  .  ..  .  .  ..  .  .  ..  .  .  ..  .  .  ..  .  .  ..  .  .  ..  .  .  ..  .  .  ..  .  .  ..  .  .  ..  .  .  ..  .  .  ..  .  .  ..  .  .  ..  2

   1.7   Revision 5.0 .  ...  .  ..  .  .  ...  .  ..  .  .  ..  .  .  ..  .  .  ..  .  .  ..  .  .  ..  .  .  ..  .  .  ..  .  .  ..  .  .  ..  .  .  ..  .  .  ..  .  .  ..  .  .  ..  .  .  ..  2

   1.8   Revision 4.0 .  ...  .  ..  .  .  ...  .  ..  .  .  ..  .  .  ..  .  .  ..  .  .  ..  .  .  ..  .  .  ..  .  .  ..  .  .  ..  .  .  ..  .  .  ..  .  .  ..  .  .  ..  .  .  ..  .  .  ..  2

   1.9   Revision 3.0 .  ...  .  ..  .  .  ...  .  ..  .  .  ..  .  .  ..  .  .  ..  .  .  ..  .  .  ..  .  .  ..  .  .  ..  .  .  ..  .  .  ..  .  .  ..  .  .  ..  .  .  ..  .  .  ..  .  .  ..  3

   1.10  Revision 2.0 .  ...  .  ..  .  .  ...  .  ..  .  .  ..  .  .  ..  .  .  ..  .  .  ..  .  .  ..  .  .  ..  .  .  ..  .  .  ..  .  .  ..  .  .  ..  .  .  ..  .  .  ..  .  .  ..  .  .  ..  3

   1.11  Revision 1.0 .  ...  .  ..  .  .  ...  .  ..  .  .  ..  .  .  ..  .  .  ..  .  .  ..  .  .  ..  .  .  ..  .  .  ..  .  .  ..  .  .  ..  .  .  ..  .  .  ..  .  .  ..  .  .  ..  .  .  ..  3

2  IGLOO2 FPGA and SmartFusion2 SoC FPGA . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4

   2.1   Device Status . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4

   2.2   References . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5

   2.3   Electrical Specifications . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5

         2.3.1   Operating Conditions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5

         2.3.2   Power Consumption                    . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12

         2.3.3   Average Fabric Temperature and Voltage Derating Factors . . . . . . . . . . . . . . . . . . . . . . . . . . 14

         2.3.4   Timing Model . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15

         2.3.5   User I/O Characteristics                    . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17

         2.3.6   Logic Element Specifications . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 75

         2.3.7   Global Resource Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 78

         2.3.8   FPGA Fabric SRAM                     . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 79

         2.3.9   Programming Times                    . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 94

         2.3.10  Math Block Timing Characteristics                               . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 103

         2.3.11  Embedded NVM (eNVM) Characteristics                                          . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 104

         2.3.12  SRAM PUF            . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 105

         2.3.13  Non-Deterministic Random Bit Generator (NRBG) Characteristics . . . . . . . . . . . . . . . . . . . . 106

         2.3.14  Cryptographic Block Characteristics                             . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 106

         2.3.15  Crystal Oscillator        . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 107

         2.3.16  On-Chip Oscillator . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 109

         2.3.17  Clock Conditioning Circuits (CCC)                               . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 110

         2.3.18  JTAG    . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 112

         2.3.19  System Controller SPI Characteristics                                  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 113

         2.3.20  Power-up to Functional Times . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 114

         2.3.21  DEVRST_N Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 116

         2.3.22  DEVRST_N to Functional Times . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 116

         2.3.23  Flash*Freeze Timing Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 119

         2.3.24  DDR Memory Interface Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 120

         2.3.25  SFP Transceiver Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 120

         2.3.26  SerDes Electrical and Timing AC and DC Characteristics                                                      . . . . . . . . . . . . . . . . . . . . . . . . . . 121

         2.3.27  SmartFusion2 Specifications . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 123

         2.3.28  CAN Controller Characteristics                           . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 128

         2.3.29  USB Characteristics                  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 128

         2.3.30  MMUART Characteristics                         . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 129

         2.3.31  IGLOO2 Specifications                    . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 129

                                                DS0128 Datasheet Revision 11.0                                                                                                                     iii
Figures

Figure  1   High Temperature Data Retention (HTR)       ............................................9

Figure  2   Timing Model  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15

Figure  3   Input Buffer AC Loading  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17

Figure  4   Output Buffer AC Loading . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18

Figure  5   Tristate Buffer for Enable Path Test Point  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19

Figure  6   Timing Model for Input Register  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 65

Figure  7   I/O Register Input Timing Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 66

Figure  8   Timing Model for Output/Enable Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 68

Figure  9   I/O Register Output Timing Diagram  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 69

Figure  10  Input DDR Module   . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 70

Figure  11  Input DDR Timing Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 71

Figure  12  Output DDR Module  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 73

Figure  13  Output DDR Timing Diagram        . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 74

Figure  14  LUT-4  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 75

Figure  15  Sequential Module  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 76

Figure  16  Sequential Module Timing Diagram    . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 77

Figure  17  Power-up to Functional Timing Diagram for SmartFusion2   . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 115

Figure  18  Power-up to Functional Timing Diagram for IGLOO2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 116

Figure  19  DEVRST_N to Functional Timing Diagram for SmartFusion2   . . . . . . . . . . . . . . . . . . . . . . . . . . . 117

Figure  20  DEVRST_N to Functional Timing Diagram for IGLOO2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 119

Figure  21  I2C Timing Parameter Definition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 125

Figure  22  SPI Timing for a Single Frame Transfer in Motorola Mode (SPH = 1)  . . . . . . . . . . . . . . . . . . . . . 128

Figure  23  SPI Timing for a Single Frame Transfer in Motorola Mode (SPH = 1)  . . . . . . . . . . . . . . . . . . . . . 131

                                     DS0128 Datasheet Revision 11.0                                                                                                  iv
Tables

Table 1   IGLOO2 and SmartFusion2 Design Security Densities      ................................                                                                 .  .4

Table 2   IGLOO2 and SmartFusion2 Data Security Densities        ..................................                                                               .  .4

Table 3   Absolute Maximum Ratings  .....................................................                                                                         .  .5

Table 4   Recommended Operating Conditions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .                            .  .6

Table 5   FPGA Operating Limits . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .                 .  .7

Table 6   Embedded Operating Flash Limits  ................................................                                                                       .  .8

Table 7   Device Storage Temperature and Retention     ........................................                                                                   .  .8

Table 8   High Temperature Data Retention (HTR) Lifetime   ....................................                                                                   .  .8

Table 9   Package Thermal Resistance of SmartFusion2 and IGLOO2 Devices          ....................                                                             .  10

Table 10  Quiescent Supply Current Characteristics  ..........................................                                                                    .  12

Table 11  SmartFusion2 and IGLOO2 Quiescent Supply Current (VDD = 1.2 V) – Typical Process          ......                                                        .  12

Table 12  Currents During Program Cycle, 0 °C < = TJ

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z
搜索索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2021 EEWORLD.com.cn, Inc. All rights reserved