电子工程世界电子工程世界电子工程世界

产品描述

搜索

DS1010S-150

器件型号:DS1010S-150
器件类别:半导体    模拟混合信号IC   
厂商名称:Maxim Integrated
厂商官网:https://www.maximintegrated.com/en.html
下载文档 在线购买

DS1010S-150在线购买

供应商 器件名称 价格 最低购买 库存  
DS1010S-150 - - 点击查看 点击购买

器件描述

Delay Lines / Timing Elements

参数
参数名称属性值
Manufacturer:Maxim Integrated
Series:DS1010S
Function:Active Tapped Delay Line
Supply Voltage - Max:5.25 V
Supply Voltage - Min:4.75 V
Maximum Operating Temperature:+ 70 C
Minimum Operating Temperature:0 C
Mounting Style:SMD/SMT
Package / Case:SOIC-Wide-16
Brand:Maxim Integrated
Height:2.35 mm
Length:10.5 mm
Width:7.6 mm
Part # Aliases:DS1010S
Unit Weight:0.016709 oz

DS1010S-150器件文档内容

                                                                                                   DS1010

                                                                     10-Tap Silicon Delay Line

www.dalsemi.com

FEATURES                                                      PIN ASSIGNMENT

All-silicon time delay

10 taps equally spaced                                 IN1        1      14  VCC

Delays are stable and precise                          NC         2      13  TAP 1

Leading and trailing edge accuracy                                                         IN1  1       16  VCC

                                                       TAP 2      3      12  TAP 3         NC   2       15  NC

Delay tolerance ±5% or ±2 ns, whichever is             TAP 4      4      11  TAP 5         NC   3       14  TAP 1

greater                                                                                  TAP 2  4       13  TAP 3

Economical                                             TAP 6      5      10  TAP 7       TAP 4  5       12  TAP 5

Auto-insertable, low profile                           TAP 8      6      9   TAP 9       TAP 6  6       11  TAP 7

Standard 14-pin DIP or 16-pin SOIC                                                       TAP 8  7       10  TAP 9

                                                       GND        7      8   TAP 10      GND    8       9   TAP 10

Low-power CMOS                                         DS1010 14-Pin DIP (300-mil)         DS1010S 16-Pin SOIC

TTL/CMOS-compatible                                    See Mech. Drawings Section               (300-mil)

Vapor phase, IR and wave solderable                                                      See Mech. Drawings Section

Custom delays available

Fast turn prototypes

                                                              PIN DESCRIPTION

                                                              TAP 1 - TAP 10      - TAP Output Number

                                                              VCC                 - 5 Volts

                                                              GND                 - Ground

                                                              NC                  - No Connection

                                                              IN                  - Input

DESCRIPTION

The DS1010 series delay line has ten equally spaced taps providing delays from 5 ns to 500 ns. The

devices  are  offered  in  a  standard    14-pin  DIP  which         is  pin-compatible  with   hybrid  delay    lines.

Alternatively, a 16-pin SOIC is available for surface mount technology which reduces PC board area.

Since the DS1010 is an all-silicon solution, better economy is achieved when compared to older methods

using hybrid techniques. The DS1010 series delay lines provide a nominal accuracy of ±5% or ±2 ns,

whichever is greater. The DS1010 reproduces the input logic state at the TAP 10 output after a fixed

delay as specified by the dash number extension of the part number. The DS1010 is designed to produce

both leading and trailing edge with equal precision.   Each tap is capable of driving up to 10 74LS type

loads.   Dallas Semiconductor can customize standard products to meet special needs. For special requests

and rapid delivery, call (972) 371-4348.

                                                      1 of 6                                                111799
                                                                         DS1010

LOGIC DIAGRAM Figure 1

PART NUMBER DELAY         TABLE  (tPHL, tPLH) Table  1

CATALOG P/N                      TOTAL DELAY            DELAY/TAP  (ns)

DS1010-50                        50                     5

DS1010-60                        60                     6

DS1010-75                        75                     7.5

DS1010-80                        80                     8

DS1010-100                       100                    10

DS1010-125                       125                    12.5

DS1010-150                       150                    15

DS1010-175                       175                    17.5

DS1010-200                       200                    20

DS1010-250                       250                    25

DS1010-300                       300                    30

DS1010-350                       350                    35

DS1010-400                       400                    40

DS1010-450                       450                    45

DS1010-500                       500                    50

Custom delays available.

                                 2 of 6
                                                                                                           DS1010

ABSOLUTE MAXIMUM RATINGS*

Voltage on Any Pin Relative to Ground                                -1.0V to +7.0V

Operating Temperature                                                0°C to 70°C

Storage Temperature                                                  -55°C to +125°C

Soldering Temperature                                                260°C for 10 seconds

Short Circuit Output Current                                         50 mA for 1 second

* This is a stress rating only and functional operation of the device at these or any other conditions above

those  indicated  in  the  operation  sections  of  this  specification  is  not  implied.   Exposure  to  absolute

maximum rating conditions for extended periods of time may affect reliability.

DC ELECTRICAL              CHARACTERISTICS                               (0°C     to 70°C;   VCC = 5.0V ± 5%)

PARAMETER                  SYM          TEST                 MIN     TYP             MAX     UNITS         NOTES

                                      CONDITION

Supply Voltage             VCC                                 4.75  5.00            5.25    V             1

High Level Input           VIH                                 2.2                VCC + 0.5  V             1

Voltage

Low Level Input            VIL                                 -0.5                  0.8     V             1

Voltage

Input Leakage              II         0.0V ≤ VI ≤ VCC          -1.0                  1.0     µA

Current

Active Current             ICC          VCC=Max;                         40          150     mA            2

                                      Period=Min.

High Level Output          IOH          VCC=Min.                                     -1.0    mA

Current                                 VOH=4

Low Level Output           IOL          VCC=Min.               12                            mA

Current                                 VOL=0.5

AC ELECTRICAL              CHARACTERISTICS                                   (TA     = 25°C; VCC = 5V ± 5%)

PARAMETER                       SYMBOL              MIN                  TYP         MAX     UNITS         NOTES

Input Pulse Width               tWI     40% of TAP 10 tPLH                                   ns            8

Input to Tap Delay              tPLH                                 Table 1                 ns        3, 4, 5, 6,

(leading edge)                                                                                             7, 9

Input to Tap Delay              tPHL                                 Table 1                 ns        3, 4, 5, 6,

(trailing edge)                                                                                            7, 9

Power-up Time                   tPU                                                   100    ms

                                Period              4 (tWI)                                  ns            8

CAPACITANCE                                                                                      (TA = 25°C)

PARAMETER                       SYMBOL              MIN                  TYP         MAX     UNITS         NOTES

Input Capacitance               CIN                                      5            10     pF

                                                       3 of 6
                                                                                                     DS1010

NOTES:

1.  All voltages are referenced to ground.

2.  Measured with outputs open.

3.  VCC = 5V @ 25°C.       Input-to-tap delays accurate on both rising and falling edges within ±2 ns or ±5%

    whichever is greater.

4.  See “Test Conditions” section.

5.  For DS1010 delay lines with a TAP 10 delay of 100 ns or greater, temperature variations from 25°C

    to 0°C or 70°C may produce an additional input-to-tap delay shift of ±2ns or ±3%, whichever is

    greater.

6.  For DS1010 delay lines with a TAP 10 delay less than 100 ns, temperature variations from 25°C to

    0°C or 70°C may produce an additional input-to-tap delay shift of ±1 ns or ±9%, whichever is greater.

7.  All tap delays tend to vary unidirectionally with temperature or voltage changes. For example, if TAP

    1 slows down, all other taps will also slow down; TAP 3 can never be faster than TAP 2.

8.  Pulse width and period specifications may be exceeded; however, accuracy will be application-

    sensitive (decoupling, layout, etc.).

9.  Certain high-frequency applications not recommended for -50 in 16-pin package. Consult factory.

TIMING DIAGRAM: SILICON DELAY LINE Figure 2

                                            4 of 6
                                                                                                         DS1010

TEST CIRCUIT Figure 3

TERMINOLOGY

Period: The time elapsed  between  the  leading  edge    of  the  first  pulse  and  the  leading  edge  of  the

following pulse.

tWI (Pulse Width): The elapsed time on the pulse between the 1.5V point on the leading edge and the

1.5V point on the trailing edge, or the 1.5V point on the trailing edge and the 1.5V point on the leading

edge.

tRISE (Input Rise Time): The elapsed time between the 20% and the 80% point on the leading edge of the

input pulse.

tFALL (Input Fall Time): The elapsed time between the 80% and the 20% point on the trailing edge of the

input pulse.

tPLH (Time Delay Rising): The elapsed time between the 1.5V point on the leading edge of the input

pulse and the 1.5V point on the leading edge of any tap output pulse.

tPHL (Time Delay, Falling): The elapsed time between the 1.5V point on the trailing edge of the input

pulse and the 1.5V point on the trailing edge of any tap output pulse.

                                                 5 of 6
                                                                                                  DS1010

TEST SETUP DESCRIPTION

Figure 3 illustrates the hardware configuration used for measuring the timing parameters on the DS1010.

The input waveform is produced by a precision pulse generator under software control. Time delays are

measured by a time interval counter (20 ps resolution) connected between the input and each tap. Each

tap is selected and connected to the counter by a VHF switch control unit. All measurements are fully

automated, with each instrument controlled by a central computer over an IEEE 488 bus.

TEST CONDITIONS

INPUT:

Ambient Temperature:             25°C ± 3°C

Supply Voltage (VCC):            5.0V ± 0.1V

Input Pulse:                     High = 3.0V ± 0.1V

                                 Low = 0.0V ± 0.1V

Source Impedance:                50 ohm max.

Rise and Fall Time:              3.0 ns max.

Pulse Width:                     500 ns (1 µs for -500)

Period:                          1 µs ( 2 µs for -500)

OUTPUT:

Each output is loaded with the equivalent of one 74FO4 input gate.    Delay   is measured at the  1.5V   level

on the rising and falling edge.

NOTE:

Above conditions are for test only and do not restrict the operation  of the  device under other  data   sheet

conditions.

                                                        6 of 6
Mouser Electronics

Authorized Distributor

Click to View Pricing, Inventory, Delivery & Lifecycle Information:

Maxim Integrated:

DS1010-300   DS1010S-400  DS1010S-300  DS1010S-500   DS1010S-60/T&R     DS1010S-125/T&R  DS1010S-50+T&R

DS1010-150   DS1010S-50   DS1010S-60  DS1010-100  DS1010S-200  DS1010S-350   DS1010-80   DS1010-500

DS1010S-175  DS1010S-250  DS1010-250   DS1010S-100   DS1010S-250/T&R    DS1010-125   DS1010-200  DS1010-

350  DS1010S-50+  DS1010S-125  DS1010-75   DS1010S-50/T&R   DS1010S-75  DS1010-1000  DS1010-50

DS1010S-100/T&R   DS1010S-400/T&R/    DS1010-175  DS1010S-100/T&R/207   DS1010S-150  DS1010S-450/T&R

DS1010S-350/T&R   DS1010S-50/T&R/701  DS1010S-125/T&R/213   DS1010S-500/T&R  DS1010S-100/T&R/702

DS1010S-450  DS1010-400   DS1010S-400/T&R  DS1010S-300/T&R  DS1010-450  DS1010-60    DS1010S-200/T&R

DS1010S-75/T&R    DS1010S-150/T&R   DS1010S-175/T&R
新增数据表(2021-06-17):    180-044J06-19-11-8S 180-044J06-19-11-8P 180-044J06-17-8-8S 180-044J06-15-97-8S 180-044J06-17-8-8P 180-044J06-15-5-8P 180-044J06-13-4-8S 180-044J06-15-97-8P 180-044J06-11-2-8S 180-044J06-13-4-8P 180-044J06-15-5-8S 180-044J06-11-2-8P 180-044B07-25-29-8S 180-044B07-25-20-8S 180-044B07-25-29-8P 180-044B07-25-20-8P 180-044B07-23-99-8P 180-044B07-23-99-8S 180-044B07-23-21-8S 180-044B07-23-21-8P 180-044B07-21-16-8P 180-044B07-21-16-8S 180-044B07-19-11-8S 180-044B07-19-11-8P 180-044B07-17-8-8S 180-044B07-17-8-8P 180-044B07-15-97-8S 180-044B07-15-97-8P 180-044B07-15-5-8P 180-044B07-15-5-8S 180-044B07-13-4-8P 180-044B07-13-4-8S 180-044B07-11-2-8S 180-044B07-11-2-8P 180-044B06-25-29-8P 180-044B06-25-29-8S 180-044B06-25-20-8S 180-044B06-25-20-8P 180-044B06-23-99-8S 180-044B06-23-99-8P 180-044B06-23-21-8P 180-044B06-23-21-8S 180-044B06-21-16-8P 180-044B06-21-16-8S 180-044B06-19-11-8S 180-044B06-17-8-8S 180-044B06-19-11-8P 180-044B06-17-8-8P 180-044B06-15-97-8P 180-044B06-15-97-8S 180-044B06-13-4-8S 180-044B06-13-4-8P 180-044B06-15-5-8S 180-044B06-15-5-8P 180-044B06-11-2-8S 180-044B06-11-2-8P 180-043C 18-6AWG 17JE-13370-37-FA 17JE-13250-37-FA 17JE-13370-37(D2A)-FA 17JE-13250-37(D2A)-FA 17JE-13150-37(D2A)-FA 17JE-13150-37-FA 17JE-13090-37(D2A)-FA 17JE-13090-37-FA 17HE-R13150-85-FA 17JE 17HE-R13150-84-FA 17HE-R13150-86-FA 17HE-R13150-83-FA 17HE-R13150-82-FA 17HE-R13150-81-FA 17HE-R13150-80-FA 17HE-R13150-76-FA 17HE-R13150-74-FA 17HE-R13150-75-FA 17HE-R13150-72-FA 17HE-R13150-70-FA 17HE-C13150-85-FA

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z
搜索索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2021 EEWORLD.com.cn, Inc. All rights reserved