电子工程世界电子工程世界电子工程世界

产品描述

搜索
 

AM29F160DB75EF

器件型号:AM29F160DB75EF
器件类别:存储   
厂商名称:SPANSION
厂商官网:http://www.spansion.com/
下载文档

器件描述

1M X 16 FLASH 5V PROM, 70 ns, PDSO48

1M × 16 FLASH 5V 可编程只读存储器, 70 ns, PDSO48

参数
参数名称属性值
功能数量1
端子数量48
最大工作温度85 Cel
最小工作温度-40 Cel
最大供电/工作电压5.25 V
最小供电/工作电压4.75 V
额定供电电压5 V
最大存取时间70 ns
加工封装描述铅 FREE, MO-142(B)DD, 塑料, TSOP -48
状态ACTIVE-UNCONFIRMED
工艺CMOS
包装形状矩形的
包装尺寸SMALL OUTLINE, THIN PROFILE
表面贴装Yes
端子形式GULL WING
端子间距0.5000 mm
端子涂层NOT SPECIFIED
端子位置
包装材料塑料/环氧树脂
温度等级INDUSTRIAL
内存宽度16
组织1M × 16
存储密度1.68E7 deg
操作模式ASYNC-锁定
位数1M
备用存储器宽度8
内存IC类型FLASH 5V 可编程只读存储器
串行并行并行

AM29F160DB75EF器件文档内容

Am29F160D

Data Sheet

The following document contains information on Spansion memory products.

Continuity of Specifications

There is no change to this data sheet as a result of offering the device as a Spansion product. Any
changes that have been made are the result of normal data sheet improvement and are noted in the
document revision summary.

For More Information

Please contact your local sales office for additional information about Spansion memory solutions.

                             Publication Number Am29F160D_00 Revision D Amendment 6 Issue Date November 2, 2006
THIS PAGE LEFT INTENTIONALLY BLANK.
DATA SHEET

Am29F160D

16 Megabit (2 M x 8-Bit/1 M x 16-Bit)
CMOS 5.0 Volt-only, Boot Sector Flash Memory

DISTINCTIVE CHARACTERISTICS                              Compatible with JEDEC standards
                                                            -- Pinout and software compatible with single-
5.0 Volt single power supply operation                         power supply Flash
    -- Minimizes system-level power requirements            -- Superior inadvertent write protection

High performance                                        Embedded Algorithms
    -- Access times as fast as 70 ns                        -- Embedded Erase algorithm automatically
                                                                preprograms and erases the entire chip or any
Manufactured on 0.23 m process technology                     combination of designated sectors
CFI (Common Flash Interface) compliant                     -- Embedded Program algorithm automatically
                                                                writes and verifies data at specified addresses
    -- Provides device-specific information to the
        system, allowing host software to easily         Erase Suspend/Erase Resume
        reconfigure for different Flash devices             -- Suspends an erase operation to read data from,
                                                                or program data to, a sector that is not being
Ultra low power consumption (typical values at                 erased, then resumes the erase operation
    5 MHz)
    -- 15 mA typical active read current                 Data# Polling and toggle bits
    -- 35 mA typical erase/program current                  -- Provides a software method of detecting
    -- 300 nA typical standby mode current                      program or erase operation completion

Flexible sector architecture                            Unlock Bypass Program command
    -- One 16 Kbyte, two 8 Kbyte, one 32 Kbyte, and         -- Reduces overall programming time when
        thirty-one 64 Kbyte sectors (byte mode)                 issuing multiple program command sequences
    -- One 8 Kword, two 4 Kword, one 16 Kword, and
        thirty-one 32 Kword sectors (word mode)          Ready/Busy# pin (RY/BY#)
    -- Supports full chip erase                             -- Provides a hardware method of detecting
    -- Sector Protection features:                              program or erase cycle completion
    -- Hardware method of locking a sector to prevent
        program or erase operations within that sector   Hardware reset pin (RESET#)
    -- Sectors can be locked in-system or via               -- Hardware method to reset the device for reading
        programming equipment                                   array data
    -- Temporary Sector Unprotect feature allows code
        changes in previously locked sectors             WP# input pin
                                                            -- At VIL, protects the 16 Kbyte boot sector from
Top boot or bottom boot configurations                         erasure regardless of sector protect/unprotect
    available                                                   status
                                                            -- At VIH, allows removal of boot sector protection
Minimum 1,000,000 write cycle guarantee
    per sector                                           Program and Erase Performance
                                                            -- Sector erase time: 1 s typical for each 64 Kbyte
20-year data retention at 125C                                sector
    -- Reliable operation for the life of the system        -- Byte program time: 7 s typical

Package options
    -- 48-pin TSOP

This Data Sheet states AMD's current technical specifications regarding the Product described herein. This Data  Publication# Am29F160D_00 Revision: D
Sheet may be revised by subsequent versions or modifications due to changes in technical specifications.         Amendment: 6 Issue Date: November 2, 2006
   DATA SHEET

GENERAL DESCRIPTION                                       The host system can detect whether a program or
                                                          erase operation is complete by observing the RY/BY#
The Am29F160D is a 16 Mbit, 5.0 Volt-only Flash           pin, by reading the DQ7 (Data# Polling), or DQ6
memory device organized as 2,097,152 bytes or             (toggle) status bits. After a program or erase cycle is
1,048,576 words. Data appears on DQ0-DQ7 or DQ0-          completed, the device is ready to read array data or
DQ15 depending on the data width selected. The            accept another command.
device is designed to be programmed in-system with
the standard system 5.0 volt VCC supply. A 12.0 volt      The sector erase architecture allows memory sectors
VPP is not required for program or erase operations.      to be erased and reprogrammed without affecting the
The device can also be programmed in standard             data contents of other sectors. The device is fully
EPROM programmers.                                        erased when shipped from the factory.

The device offers access times of 70 and 90 ns, allowing  Hardware data protection measures include a low
high speed microprocessors to operate without wait        VCC detector that automatically inhibits write operations
states. The device is offered in a 48-pin TSOP            during power transitions. The hardware sector protec-
package. To eliminate bus contention each device has      tion feature disables both program and erase operations
separate chip enable (CE#), write enable (WE#) and        in any combination of sectors of memory. This can be
output enable (OE#) controls.                             achieved in-system or via programming equipment.

Each device requires only a single 5.0 volt power         The Write Protect (WP#) feature protects the 16
supply for both read and write functions. Internally      Kbyte boot sector from erasure, by asserting a logic
generated and regulated voltages are provided for the     low on the WP# pin, whether or not the sector had
program and erase operations.                             been previously protected.

The device is entirely command set compatible with the    The Erase Suspend/Erase Resume feature enables
JEDEC single-power-supply Flash standard. Com-            the user to put erase on hold for any period of time to
mands are written to the command register using stan-     read data from, or program data to, any sector that is
dard microprocessor write timing. Register contents       not selected for erasure. True background erase can
serve as inputs to an internal state-machine that con-    thus be achieved.
trols the erase and programming circuitry. Write cycles
also internally latch addresses and data needed for the   The hardware RESET# pin terminates any operation
programming and erase operations. Reading data out        in progress and resets the internal state machine to
of the device is similar to reading from other Flash or   reading array data. The RESET# pin may be tied to the
EPROM devices.                                            system reset circuitry. A system reset would thus also
                                                          reset the device, enabling the system microprocessor
Device programming occurs by executing the program        to read boot-up firmware from the Flash memory device.
command sequence. This initiates the Embedded
Program algorithm--an internal algorithm that auto-       The device offers a standby mode as a power-saving
matically times the program pulse widths and verifies     feature. Once the system places the device into the
proper cell margin. The Unlock Bypass mode facili-        standby mode power consumption is greatly reduced.
tates faster programming times by requiring only two
write cycles to program data instead of four.             AMD's Flash technology combines years of Flash
                                                          memory manufacturing experience to produce the
Device erasure occurs by executing the erase              highest levels of quality, reliability and cost effective-
command sequence. This initiates the Embedded             ness. The device electrically erases all bits within a
Erase algorithm--an internal algorithm that automati-     sector simultaneously via Fowler-Nordheim tunnelling.
cally preprograms the array (if it is not already pro-    The data is programmed using hot electron injection.
grammed) before executing the erase operation.
During erase, the device automatically times the erase
pulse widths and verifies proper cell margin.

2  Am29F160D                                              Am29F160D_00_D6 November 2, 2006
                                  DATA SHEET

TABLE OF CONTENTS                                                               DQ7: Data# Polling . . . . . . . . . . . . . . . . . . . . . . . . . 23
                                                                                Figure 5. Data# Polling Algorithm . . . . . . . . . . . . . . 23
Product Selector Guide . . . . . . . . . . . . . . . . . . . . . 4              RY/BY#: Ready/Busy# . . . . . . . . . . . . . . . . . . . . . . 24
Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4         DQ6: Toggle Bit I . . . . . . . . . . . . . . . . . . . . . . . . . . 24
Connection Diagrams . . . . . . . . . . . . . . . . . . . . . . 5               DQ2: Toggle Bit II . . . . . . . . . . . . . . . . . . . . . . . . . . 24
Pin Configuration . . . . . . . . . . . . . . . . . . . . . . . . . . 6         Reading Toggle Bits DQ6/DQ2. . . . . . . . . . . . . . . . 24
Logic Symbol . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6          DQ5: Exceeded Timing Limits . . . . . . . . . . . . . . . . 25
Ordering Information . . . . . . . . . . . . . . . . . . . . . . . 7            DQ3: Sector Erase Timer . . . . . . . . . . . . . . . . . . . . 25
Device Bus Operations . . . . . . . . . . . . . . . . . . . . . 8               Figure 6. Toggle Bit Algorithm . . . . . . . . . . . . . . . . 25
Table 1. Am29F160D Device Bus Operations . . . . . 8                            Table 10. Write Operation Status . . . . . . . . . . . . . . 26
Word/Byte Configuration . . . . . . . . . . . . . . . . . . . . . 8             Absolute Maximum Ratings. . . . . . . . . . . . . . . . . 27
Requirements for Reading Array Data . . . . . . . . . . . 8                     Figure 7. Maximum Negative Overshoot Waveform 27
Writing Commands/Command Sequences . . . . . . . 9                              Figure 8. Maximum Positive Overshoot Waveform. 27
Program and Erase Operation Status . . . . . . . . . . . 9                      Operating Ranges . . . . . . . . . . . . . . . . . . . . . . . . . 27
Standby Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9        DC Characteristics . . . . . . . . . . . . . . . . . . . . . . . . 28
Automatic Sleep Mode . . . . . . . . . . . . . . . . . . . . . . . 9            TTL/NMOS Compatible. . . . . . . . . . . . . . . . . . . . . . 28
RESET#: Hardware Reset Pin . . . . . . . . . . . . . . . . . 9                  CMOS Compatible . . . . . . . . . . . . . . . . . . . . . . . . . 29
Output Disable Mode . . . . . . . . . . . . . . . . . . . . . . . . 9           Test Conditions. . . . . . . . . . . . . . . . . . . . . . . . . . . 30
Table 2. Am29F160DT Sector Address Table (Top                                   Figure 9. Test Setup . . . . . . . . . . . . . . . . . . . . . . . . 30
Boot) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10  Table 11. Test Specifications . . . . . . . . . . . . . . . . . 30
Table 3. Am29F160DB Sector Address Table (Bottom                                Key to Switching Waveforms. . . . . . . . . . . . . . . . 30
Boot) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11  AC Characteristics . . . . . . . . . . . . . . . . . . . . . . . . 31
Autoselect Mode . . . . . . . . . . . . . . . . . . . . . . . . . . 12          Figure 10. Read Operations Timings . . . . . . . . . . . 31
Table 4. Am29F160D Autoselect Codes (High Voltage                               Figure 11. RESET# Timings . . . . . . . . . . . . . . . . . . 32
Method) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12    Figure 12. BYTE# Timings for Read Operations . . 33
Sector Protection/Unprotection . . . . . . . . . . . . . . . 12                 Figure 13. BYTE# Timings for Write Operations. . . 33
Write Protect (WP#) . . . . . . . . . . . . . . . . . . . . . . . . 13          Figure 14. Program Operation Timings. . . . . . . . . . 35
Temporary Sector Unprotect . . . . . . . . . . . . . . . . . 13                 Figure 15. Chip/Sector Erase Operation Timings . . 36
Figure 1. Temporary Sector Unprotect Operation . 13                             Figure 16. Data# Polling Timings (During Embedded
                                                                                Algorithms) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37
In-System Sector Protect/Unprotect Algorithms                                   Figure 17. Toggle Bit Timings (During Embedded Algo-
14                                                                              rithms) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37
                                                                                Figure 18. DQ2 vs. DQ6 . . . . . . . . . . . . . . . . . . . . . 38
Common Flash Memory Interface (CFI) . . . . . . . 15                            Figure 19. Temporary Sector Unprotect Timing Dia-
Table 5. CFI Query Identification String . . . . . . . . . 15                   gram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38
Table 6. System Interface String . . . . . . . . . . . . . . 16                 Figure 20. Sector Protect/Unprotect
Table 7. Device Geometry Definition . . . . . . . . . . . 16                    Timing Diagram. . . . . . . . . . . . . . . . . . . . . . . . . . . . 39
Table 8. Primary Vendor-Specific Extended Query 17                              Figure 21. Alternate CE# Controlled Write Operation
Hardware Data Protection . . . . . . . . . . . . . . . . . . . 18               Timings . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41
Reading Array Data . . . . . . . . . . . . . . . . . . . . . . . . 18           Erase and Programming Performance . . . . . . . . 42
Reset Command . . . . . . . . . . . . . . . . . . . . . . . . . . 18            Latchup Characteristics . . . . . . . . . . . . . . . . . . . . 42
Autoselect Command Sequence . . . . . . . . . . . . . . 19                      TSOP and SO Pin Capacitance . . . . . . . . . . . . . . 42
Word/Byte Program Command Sequence. . . . . . . 19                              Data Retention. . . . . . . . . . . . . . . . . . . . . . . . . . . . 42
Figure 3. Program Operation . . . . . . . . . . . . . . . . . 20                Physical Dimensions . . . . . . . . . . . . . . . . . . . . . . 43
Chip Erase Command Sequence . . . . . . . . . . . . . 20                        Revision Summary . . . . . . . . . . . . . . . . . . . . . . . . 44
Sector Erase Command Sequence . . . . . . . . . . . . 20
Erase Suspend/Erase Resume Commands . . . . . 21
Figure 4. Erase Operation . . . . . . . . . . . . . . . . . . . 21
Command Definitions. . . . . . . . . . . . . . . . . . . . . . . 22
Table 9. Am29F160D Command Definitions . . . . . 22
Write Operation Status . . . . . . . . . . . . . . . . . . . . 23

November 2, 2006 Am29F160D_00_D6  Am29F160D                                     3
                                                   DATA SHEET

PRODUCT SELECTOR GUIDE

Family Part Number                                                                          Am29F160D

                                     VCC = 5.0 V 5%                              75
                                     VCC = 5.0 V 10%
Speed Option

                                                                                            70               90

Max access time, ns (tACC)                                                         70       70               90

Max CE# access time, ns (tCE)                                                      70       70               90

Max OE# access time, ns (tOE)                                                      30       30               35

Note:
See "AC Characteristics" for full specifications.

BLOCK DIAGRAM                                      Sector Switches                          DQ0DQ15 (A-1)

                          RY/BY#                     Erase Voltage                             Input/Output
        VCC                                            Generator                                  Buffers
         VSS

  RESET#

      WE#        State               PGM Voltage
      WP#       Control                Generator
   BYTE#
              Command
      CE#      Register
      OE#
                                                         Chip Enable                   STB      Data
                                                        Output Enable
                                                                                            Latch
                                                              Logic

                       VCC Detector  Timer                                 Y-DecoderAddress LatchY-Gating
   A0A19                                               STB                                 Cell Matrix

                                                                           X-Decoder

4                                                  Am29F160D                       Am29F160D_00_D6 November 2, 2006
CONNECTION DIAGRAMS               DATA SHEET

A15     1                                 48-Pin TSOP   48  A16
                                       Standard Pinout
A14     2                                               47  BYTE#

A13     3                                               46  VSS

A12     4                                               45  DQ15/A-1

A11     5                                               44  DQ7

A10     6                                               43  DQ14

A9      7                                               42  DQ6

A8      8                                               41  DQ13

A19     9                                               40  DQ5

NC      10                                              39  DQ12

WE#     11                                              38  DQ4

RESET#  12                                              37  VCC

NC      13                                              36  DQ11

WP#     14                                              35  DQ3

RY/BY#  15                                              34  DQ10

A18     16                                              33  DQ2

A17     17                                              32  DQ9

A7      18                                              31  DQ1

A6      19                                              30  DQ8

A5      20                                              29  DQ0

A4      21                                              28  OE#

A3      22                                              27  VSS

A2      23                                              26  CE#

A1      24                                              25  A0

November 2, 2006 Am29F160D_00_D6  Am29F160D                        5
                                      DATA SHEET

PIN CONFIGURATION                                        LOGIC SYMBOL

A0A19 = 20 address inputs

DQ0DQ14 = 15 data inputs/outputs                        20
                                                                      A0A19
DQ15/A-1 = DQ15 (data input/output, word mode),                                               16 or 8
                     A-1 (LSB address input, byte mode)
                                                                              DQ0DQ15
                                                                                       (A-1)

BYTE# = Select input for 8-bit or 16-bit mode

CE#  = Chip Enable input                                 CE#
                                                         OE#
OE#  = Output Enable input                               WE#
                                                         WP#
WE#  = Write Enable input                                RESET#
                                                         BYTE#
WP#  = Write Protect input

RESET# = Hardware reset input                                                 RY/BY#

RY/BY# = Ready/Busy# output

VCC  = +5.0 V single power supply

     (see Product Selector Guide for

     device speed ratings and voltage

     supply tolerances)

VSS  = Device ground

NC   = Pin not connected internally

6                                      Am29F160D                              Am29F160D_00_D6 November 2, 2006
                                                               DATA SHEET

ORDERING INFORMATION
Standard Products

AMD standard products are available in several packages and operating ranges. The order number (Valid Combination) is formed
by a combination of the elements below.

Am29F160D      T 75 E C

                                  TEMPERATURE RANGE

                                  C = Commercial (0C to +70C)

                                  I  = Industrial (40C to +85C)

                                  D = Commercial (0C to +70C) with Pb-free Package

                                  F = Industrial (40C to +85C) with Pb-free Package

                                  PACKAGE TYPE
                                  E = 48-Pin Thin Small Outline Package (TSOP)

                                                 Standard Pinout (TS 048)

                                  SPEED OPTION
                                  See Product Selector Guide and Valid Combinations

                                  BOOT CODE SECTOR ARCHITECTURE
                                  T = Top sector
                                  B = Bottom sector

               DEVICE NUMBER/DESCRIPTION

               Am29F160D
               16 Megabit (2 M x 8-Bit/1 M x 16-Bit) CMOS Boot Sector Flash Memory
               5.0 Volt-only Read, Program and Erase

Valid Combinations      Speed        Voltage                            Valid Combinations
                         (ns)        Range
Order Number               70          5.0 V  Valid Combinations list configurations planned to be sup-
                                        5%   ported in volume for this device. Consult the local AMD sales
AM29F160DT75,  EC, EI,     70                 office to confirm availability of specific valid combinations and
AM29F160DB75   ED, EF                  5.0 V  to check on newly released combinations.
                           90          10%
AM29F160DT70,  EC, EI
AM29F160DB70   ED, EF

AM29F160DT90,  EC, EI,
AM29F160DB90   ED, EF

November 2, 2006 Am29F160D_00_D6     Am29F160D                                          7
                                             DATA SHEET

DEVICE BUS OPERATIONS                                         the register serve as inputs to the internal state ma-
                                                              chine. The state machine outputs dictate the function of
This section describes the requirements and use of the        the device. The appropriate device bus operations
device bus operations, which are initiated through the        table lists the inputs and control levels required, and the
internal command register. The command register it-           resulting output. The following subsections describe
self does not occupy any addressable memory loca-             each of these operations in further detail.
tion. The register is composed of latches that store the
commands, along with the address and data informa-
tion needed to execute the command. The contents of

                              Table 1. Am29F160D Device Bus Operations

       Operation   CE#   OE#  WE#    WP#     RESET#              Addresses     DQ0    BYTE#   DQ8DQ15
Read                 L     L    H      X         H                 (Note 1)     DQ7     = VIH            BYTE#
Write                L    H     L                H                    AIN      DOUT     DOUT              = VIL
                                   (Note 3)                           AIN        DIN     DIN
Standby           VCC   X    X               VCC                                             DQ8DQ14 = High-Z,
                  0.5 V            (Note 4)    0.5 V                   X       High-Z  High-Z         DQ15 = A-1
Output Disable           H    H
Reset                L                 X         H                     X       High-Z  High-Z            High-Z
                     X   X    X        X          L                    X       High-Z  High-Z
Sector Protect                                                Sector Address,                            High-Z
(Note 2)                                                      A6 = L, A1 = H,                            High-Z
                                                                    A0 = L
Sector Unprotect  L      H    L    X         VID              Sector Address,  DIN     X       X
(Note 2)                                                      A6 = H, A1 = H,
                  L      H    L    X         VID                    A0 = L     DIN     X          X
Temporary Sector                                                                               High-Z
Unprotect         X      X    X (Note 3)     VID                      AIN      DIN     DIN

Legend:
L = Logic Low = VIL, H = Logic High = VIH, VID = 12.0 0.5 V, X = Don't Care, AIN = Address In, DIN = Data In, DOUT = Data Out
Notes:
1. Addresses are A19:A0 in word mode (BYTE# = VIH), A19:A-1 in byte mode (BYTE# = VIL).
2. The sector protect and sector unprotect functions may also be implemented via programming equipment. See the "Sector

    Protection/Unprotection" section.

3. The 16 Kbyte boot sector is protected from erasure when WP# = VIL.
4. In CMOS mode, WP# must be at VCC0.5 V or left floating.

Word/Byte Configuration                                       and gates array data to the output pins. WE# should re-
                                                              main at VIH.
The BYTE# pin controls whether the device data I/O
pins DQ15DQ0 operate in the byte or word configura-          The internal state machine is set for reading array
tion. If the BYTE# pin is set at logic `1', the device is in  data upon device power-up, or after a hardware reset.
word configuration, DQ15DQ0 are active and control-          This ensures that no spurious alteration of the mem-
led by CE# and OE#.                                           ory content occurs during the power transition. No
                                                              command is necessary in this mode to obtain array
If the BYTE# pin is set at logic `0', the device is in byte   data. Standard microprocessor read cycles that as-
configuration, and only data I/O pins DQ0DQ7 are ac-         sert valid addresses on the device address inputs
tive and controlled by CE# and OE#. The data I/O pins         produce valid data on the device data outputs. The
DQ8DQ14 are tri-stated, and the DQ15 pin is used as          device remains enabled for read access until the
an input for the LSB (A-1) address function.                  command register contents are altered.

Requirements for Reading Array Data                           See Reading Array Data, on page 18 for more informa-
                                                              tion. Refer to the AC Read Operations table for timing
To read array data from the outputs, the system must          specifications and to the Read Operations Timings di-
drive the CE# and OE# pins to VIL. CE# is the power           agram for the timing waveforms. ICC1 in the DC Char-
control and selects the device. OE# is the output control

8                                            Am29F160D                         Am29F160D_00_D6 November 2, 2006
                                  DATA SHEET

acteristics table represents the active current specifica-  The device also enters the standby mode when the RE-
tion for reading array data.                                SET# pin is driven low. Refer to the next section,
                                                            RESET#: Hardware Reset Pin, on page 9.
Writing Commands/Command Sequences
                                                            If the device is deselected during erasure or program-
To write a command or command sequence (which in-           ming, the device draws active current until the
cludes programming data to the device and erasing           operation is completed.
sectors of memory), the system must drive WE# and
CE# to VIL, and OE# to VIH.                                 In the DC Characteristics tables, ICC3 represents the
                                                            standby current specification.
An erase operation can erase one sector, multiple sec-
tors, or the entire device. The Sector Address Tables in-   Automatic Sleep Mode
dicate the address space that each sector occupies. A
"sector address" consists of the address bits required      The automatic sleep mode minimizes flash device
to uniquely select a sector. See the Command Defini-        energy consumption. The device automatically enables
tions, on page 18 section for details on erasing a sector   this mode when addresses remain stable for tACC + 30
or the entire chip, or suspending/resuming the erase        ns. The automatic sleep mode is independent of the
operation.                                                  CE#, WE#, and OE# control signals. Standard address
                                                            access timings provide new data when addresses are
After the system writes the autoselect command se-          changed. While in sleep mode, output data is latched
quence, the device enters the autoselect mode. The          and always available to the system.
system can then read autoselect codes from the inter-
nal register (which is separate from the memory array)      RESET#: Hardware Reset Pin
on DQ7DQ0. Standard read cycle timings apply in this
mode. Refer to the Autoselect Mode, on page 12 and          The RESET# pin provides a hardware method of reset-
Autoselect Command Sequence, on page 19 sections            ting the device to reading array data. When the system
for more information.                                       drives the RESET# pin low for at least a period of tRP,
                                                            the device immediately terminates any operation in
ICC2 in the DC Characteristics table represents the ac-     progress, tristates all data output pins, and ignores all
tive current specification for the write mode. The "AC      read/write attempts for the duration of the RESET#
Characteristics" section contains timing specification      pulse. The device also resets the internal state ma-
tables and timing diagrams for write operations.            chine to reading array data. The operation that was in-
                                                            terrupted should be reinitiated once the device is ready
Program and Erase Operation Status                          to accept another command sequence, to ensure data
                                                            integrity. Current is reduced for the duration of the RE-
During an erase or program operation, the system may        SET# pulse.
check the status of the operation by reading the status
bits on DQ7DQ0. Standard read cycle timings and ICC        The RESET# pin may be tied to the system reset cir-
read specifications apply. Refer to Write Operation         cuitry. A system reset would thus also reset the Flash
Status, on page 23 for more information, and to each        memory, enabling the system to read the boot-up firm-
AC Characteristics section for timing diagrams.             ware from the Flash memory.

Standby Mode                                                If RESET# is asserted during a program or erase oper-
                                                            ation, the RY/BY# pin remains a "0" (busy) until the in-
When the system is not reading or writing to the device,    ternal reset operation is complete, which requires a
it can place the device in the standby mode. In this        time of tREADY (during Embedded Algorithms). The
mode, current consumption is greatly reduced, and the       system can thus monitor RY/BY# to determine whether
outputs are placed in the high impedance state, inde-       the reset operation is complete. If RESET# is asserted
pendent of the OE# input.                                   when a program or erase operation is not executing
                                                            (RY/BY# pin is "1"), the reset operation is completed
The device enters the CMOS standby mode when the            within a time of tREADY (not during Embedded Algo-
CE# and RESET# are held at VCC 0.5 V. (Note that          rithms). The system can read data tRH after the RE-
this is a more restricted voltage range than VIH.) WP#      SET# pin returns to VIH.
must also either be held at VCC 0.5 V or left floating.
The device enters the TTL standby mode when CE#             Refer to the AC Characteristics tables for RESET# pa-
and RESET# pins are both held at VIH. The device re-        rameters and timing diagram.
quires standard access time (tCE) for read access when
the device is in either of these standby modes, before it   Output Disable Mode
is ready to read data.
                                                            When the OE# input is at VIH, output from the device is
                                                            disabled. The output pins are placed in the high imped-
                                                            ance state.

November 2, 2006 Am29F160D_00_D6  Am29F160D                 9
                           DATA SHEET

                  Table 2. Am29F160DT Sector Address Table (Top Boot)

                                                              Sector Size  Address Range (in hexadecimal)
                                                                (Kbytes/
Sector A19 A18 A17 A16 A15 A14 A13 A12                          Kwords)     Byte Mode (x8)  Word Mode (x16)
                                                                  64/32    00000000FFFF      0000007FFF
    SA0  0  0  0  0  0  X  X                               X      64/32    01000001FFFF      080000FFFF
                                                                  64/32    02000002FFFF      1000017FFF
    SA1  0  0  0  0  1  X  X                               X      64/32    03000003FFFF      180001FFFF
                                                                  64/32    04000004FFFF      2000027FFF
    SA2  0  0  0  1  0  X  X                               X      64/32    05000005FFFF      280002FFFF
                                                                  64/32    06000006FFFF      3000037FFF
    SA3  0  0  0  1  1  X  X                               X      64/32    07000007FFFF      380003FFFF
                                                                  64/32    08000008FFFF      4000047FFF
    SA4  0  0  1  0  0  X  X                               X      64/32    09000009FFFF      480004FFFF
                                                                  64/32    0A00000AFFFF      5000057FFF
    SA5  0  0  1  0  1  X  X                               X      64/32    0B00000BFFFF      580005FFFF
                                                                  64/32    0C00000CFFFF      6000067FFF
    SA6  0  0  1  1  0  X  X                               X      64/32    0D00000DFFFF      680006FFFF
                                                                  64/32    0E00000EFFFF      7000077FFF
    SA7  0  0  1  1  1  X  X                               X      64/32    0F00000FFFFF      780007FFFF
                                                                  64/32    10000010FFFF      8000087FFF
    SA8  0  1  0  0  0  X  X                               X      64/32    11000011FFFF      880008FFFF
                                                                  64/32    12000012FFFF      9000097FFF
    SA9  0  1  0  0  1  X  X                               X      64/32    13000013FFFF      980009FFFF
                                                                  64/32    14000014FFFF      A0000A7FFF
SA10     0  1  0  1  0  X  X                               X      64/32    15000015FFFF      A8000AFFFF
                                                                  64/32    16000016FFFF      B0000B7FFF
SA11     0  1  0  1  1  X  X                               X      64/32    17000017FFFF      B8000BFFFF
                                                                  64/32    18000018FFFF      C0000C7FFF
SA12     0  1  1  0  0  X  X                               X      64/32    19000019FFFF     C8000CFFFF
                                                                  64/32    1A00001AFFFF      D0000D7FFF
SA13     0  1  1  0  1  X  X                               X      64/32    1B00001BFFFF     D8000DFFFF
                                                                  64/32    1C00001CFFFF      E0000E7FFF
SA14     0  1  1  1  0  X  X                               X      64/32    1D00001DFFFF      E8000EFFFF
                                                                  64/32    1E00001EFFFF      F0000F7FFF
SA15     0  1  1  1  1  X  X                               X      32/16    1F00001F7FFF      F8000FBFFF
                                                                    8/4    1F80001F9FFF     FC000FCFFF
SA16     1  0  0  0  0  X  X                               X        8/4    1FA0001FBFFF     FD000FDFFF
                                                                   16/8    1FC0001FFFFF      FE000FFFFF
SA17     1  0  0  0  1  X  X                               X

SA18     1  0  0  1  0  X  X                               X

SA19     1  0  0  1  1  X  X                               X

SA20     1  0  1  0  0  X  X                               X

SA21     1  0  1  0  1  X  X                               X

SA22     1  0  1  1  0  X  X                               X

SA23     1  0  1  1  1  X  X                               X

SA24     1  1  0  0  0  X  X                               X

SA25     1  1  0  0  1  X  X                               X

SA26     1  1  0  1  0  X  X                               X

SA27     1  1  0  1  1  X  X                               X

SA28     1  1  1  0  0  X  X                               X

SA29     1  1  1  0  1  X  X                               X

SA30     1  1  1  1  0  X  X                               X

SA31     1  1  1  1  1  0  X                               X

SA32     1  1  1  1  1  1  0                               0

SA33     1  1  1  1  1  1  0                               1

SA34     1  1  1  1  1  1  1                               X

Note: Address range is A19:A-1 in byte mode and A19:A0 in
word mode. See "Word/Byte Configuration" section.

10                            Am29F160D                                    Am29F160D_00_D6 November 2, 2006
                                        DATA SHEET

               Table 3. Am29F160DB Sector Address Table (Bottom Boot)

                                                           Sector Size  Address Range (in hexadecimal)
                                                             (Kbytes/
Sector A19 A18 A17 A16 A15 A14 A13 A12                       Kwords)     Byte Mode (x8)  Word Mode (x16)
                                                                16/8    000000003FFF      0000001FFF
SA0   0  0  0  0                  0  0  0  X                     8/4    004000005FFF      0200002FFF
                                                                 8/4    006000007FFF      0300003FFF
SA1   0  0  0  0                  0  0  1  0                   32/16    00800000FFFF      0400007FFF
                                                               64/32    01000001FFFF      080000FFFF
SA2   0  0  0  0                  0  0  1  1                   64/32    02000002FFFF      1000017FFF
                                                               64/32    03000003FFFF      180001FFFF
SA3   0  0  0  0                  0  1  X  X                   64/32    04000004FFFF      2000027FFF
                                                               64/32    05000005FFFF      280002FFFF
SA4   0  0  0  0                  1  X  X  X                   64/32    06000006FFFF      3000037FFF
                                                               64/32    07000007FFFF      380003FFFF
SA5   0  0  0  1                  0  X  X  X                   64/32    08000008FFFF      4000047FFF
                                                               64/32    09000009FFFF      480004FFFF
SA6   0  0  0  1                  1  X  X  X                   64/32    0A00000AFFFF      5000057FFF
                                                               64/32    0B00000BFFFF      580005FFFF
SA7   0  0  1  0                  0  X  X  X                   64/32    0C00000CFFFF      6000067FFF
                                                               64/32    0D00000DFFFF      680006FFFF
SA8   0  0  1  0                  1  X  X  X                   64/32    0E00000EFFFF      7000077FFF
                                                               64/32    0F00000FFFFF      780007FFFF
SA9   0  0  1  1                  0  X  X  X                   64/32    10000010FFFF      8000087FFF
                                                               64/32    11000011FFFF      880008FFFF
SA10  0  0  1  1                  1  X  X  X                   64/32    12000012FFFF      9000097FFF
                                                               64/32    13000013FFFF      980009FFFF
SA11  0  1  0  0                  0  X  X  X                   64/32    14000014FFFF      A0000A7FFF
                                                               64/32    15000015FFFF      A8000AFFFF
SA12  0  1  0  0                  1  X  X  X                   64/32    16000016FFFF      B0000B7FFF
                                                               64/32    17000017FFFF      B8000BFFFF
SA13  0  1  0  1                  0  X  X  X                   64/32    18000018FFFF      C0000C7FFF
                                                               64/32    19000019FFFF     C8000CFFFF
SA14  0  1  0  1                  1  X  X  X                   64/32    1A00001AFFFF      D0000D7FFF
                                                               64/32    1B00001BFFFF     D8000DFFFF
SA15  0  1  1  0                  0  X  X  X                   64/32    1C00001CFFFF      E0000E7FFF
                                                               64/32    1D00001DFFFF      E8000EFFFF
SA16  0  1  1  0                  1  X  X  X                   64/32    1E00001EFFFF      F0000F7FFF
                                                               64/32    1F00001FFFFF      F8000FFFFF
SA17  0  1  1  1                  0  X  X  X

SA18  0  1  1  1                  1  X  X  X

SA19  1  0  0  0                  0  X  X  X

SA20  1  0  0  0                  1  X  X  X

SA21  1  0  0  1                  0  X  X  X

SA22  1  0  0  1                  1  X  X  X

SA23  1  0  1  0                  0  X  X  X

SA24  1  0  1  0                  1  X  X  X

SA25  1  0  1  1                  0  X  X  X

SA26  1  0  1  1                  1  X  X  X

SA27  1  1  0  0                  0  X  X  X

SA28  1  1  0  0                  1  X  X  X

SA29  1  1  0  1                  0  X  X  X

SA30  1  1  0  1                  1  X  X  X

SA31  1  1  1  0                  0  X  X  X

SA32  1  1  1  0                  1  X  X  X

SA33  1  1  1  1                  0  X  X  X

SA34  1  1  1  1                  1  X  X  X

Note: Address range is A19:A-1 in byte mode and A19:A0 in
word mode. See the Word/Byte Configuration, on page 8.
.

November 2, 2006 Am29F160D_00_D6           Am29F160D                                                    11
                                         DATA SHEET

Autoselect Mode                                            dress must appear on the appropriate highest order
                                                           address bits. Refer to the corresponding Sector Ad-
The autoselect mode provides manufacturer and de-          dress Tables. The Command Definitions table shows
vice identification, and sector protection verification,   the remaining address bits that are don't care. When all
through identifier codes output on DQ7DQ0. This           necessary bits are set as required, the programming
mode is primarily intended for programming equipment       equipment may then read the corresponding identifier
to automatically match a device to be programmed with      code on DQ7DQ0.
its corresponding programming algorithm. However,
the autoselect codes can also be accessed in-system        To access the autoselect codes in-system, the host
through the command register.                              system can issue the autoselect command via the
                                                           command register, as shown in the Command Defini-
When using programming equipment, the autoselect           tions table. This method does not require VID. See
mode requires VID (11.5 V to 12.5 V) on address pin        Command Definitions, on page 18 for details on using
A9. Address pins A6, A1, and A0 must be as shown in        the autoselect mode.
Autoselect Codes (High Voltage Method) table. In addi-
tion, when verifying sector protection, the sector ad-

                      Table 4. Am29F160D Autoselect Codes (High Voltage Method)

                                         A19 A11           A8                    A5        DQ8   DQ7
                                                                                             to   to
                                         to to             to                    to
                                                                                           DQ15  DQ0
    Description       Mode CE# OE# WE# A12 A10 A9 A7 A6 A2 A1 A0

Manufacturer ID: AMD            L  L  H  X                 X VID X  L            X   L  L  X     01h

Device ID:            Word L       L  H                                                    22h   D2h
Am29F160D
(Top Boot Block)                         X                 X VID X  L            X   L  H

                      Byte L       L  H                                                    X     D2h

Device ID:            Word L       L  H                                                    22h   D8h

Am29F160D                                X                 X VID X  L            X   L  H

(Bottom Boot Block)   Byte      L  L  H                                                    X     D8h

                                                                                           X 01h (protected)

Sector Protection Verification  L  L  H  SA X VID X                 L            X   H  L              00h
                                                                                                 (unprotected)
                                                                                           X

L = Logic Low = VIL, H = Logic High = VIH, SA = Sector Address, X = Don't care.

Sector Protection/Unprotection                             The primary method requires VID on the RESET# pin
                                                           only, and can be implemented either in-system or via
The hardware sector protection feature disables both       programming equipment. Figure 2, on page 14 shows
program and erase operations in any sector. The hard-      the algorithms and Figure 20, on page 39 shows the
ware sector unprotection feature re-enables both pro-      timing diagram. This method uses standard micropro-
gram and erase operations in previously protected          cessor bus cycle timing. For sector unprotect, all unpro-
sectors.                                                   tected sectors must first be protected prior to the first
                                                           sector unprotect write cycle.
The device is shipped with all sectors unprotected.
AMD offers the option of programming and protecting        The alternate method intended only for programming
sectors at its factory prior to shipping the device        equipment requires VID on address pin A9 and OE#.
through AMD's ExpressFlashTM Service. Contact an           This method is compatible with programmer routines
AMD representative for details.                            written for earlier 5.0 volt-only AMD flash devices. De-
                                                           tails on this method are provided in a supplement, pub-
It is possible to determine whether a sector is protected  lication number 22289. Contact an AMD representative
or unprotected. See Autoselect Mode, on page 12 for        to request a copy.
details.

Sector protection/unprotection can be implemented via
two methods.

12                                          Am29F160D                                Am29F160D_00_D6 November 2, 2006
                                  DATA SHEET

Write Protect (WP#)                                                                               START

The Write Protect function provides a hardware                                               RESET# = VID
method of protecting the 16 Kbyte boot sector from                                               (Note 1)
erasure without using VID.
                                                                                           Perform Erase or
If the system asserts VIL on the WP# pin, the device                                     Program Operations
disables erase functions for the 16 Kbyte boot sector
(SA34 for top boot device and SA0 for bottom boot de-                                        RESET# = VIH
vice) independently of whether those sectors were
protected or unprotected using the method described                                        Temporary Sector
in Sector Protection/Unprotection, on page 12.                                          Unprotect Completed

If the system asserts VIH on the WP# pin, the device                                             (Note 2)
reverts to whether the 16 Kbyte boot sector was previ-
ously set to be protected or unprotected using the         Notes:
method described in Sector Protection/Unprotection,        1. All protected sectors unprotected. However, boot sector
on page 12.
                                                               remains protected from erasure only if WP# is low.
Temporary Sector Unprotect                                 2. All previously protected sectors are protected once

This feature allows temporary unprotection of previ-           again.
ously protected sectors to change data in-system. The
Sector Unprotect mode is activated by setting the RE-      Figure 1. Temporary Sector Unprotect Operation
SET# pin to VID. During this mode, formerly protected
sectors can be programmed or erased by selecting the
sector addresses. However, note that the boot sector is
still protected from erasure only if WP# is asserted low.
Once VID is removed from the RESET# pin, all the pre-
viously protected sectors are protected again. Figure 2,
on page 14 shows the algorithm, and Figure 19, on
page 38 shows the timing diagrams, for this feature.

November 2, 2006 Am29F160D_00_D6  Am29F160D                13
                                                      DATA SHEET

                       START                                      Protect all sectors:          START
                    PLSCNT = 1                                    The indicated portion      PLSCNT = 1
                   RESET# = VID                                    of the sector protect    RESET# = VID

                      Wait 1 s                                      algorithm must be          Wait 1 s
                                                                     performed for all
Temporary Sector   No First Write                                 unprotected sectors       First Write No Temporary Sector
Unprotect Mode            Cycle = 60h?                            prior to issuing the     Cycle = 60h?
                                                                                                                    Unprotect Mode
                                                                        first sector
                             Yes                                    unprotect address       Yes

                   Set up sector                                                 Increment  No All sectors
                      address                                                     PLSCNT              protected?

                     Sector Protect:                                                                      Yes
                   Write 60h to sector
                                                                                            Set up first sector
                       address with                                                               address
                     A6 = 0, A1 = 1,
                                                                                            Sector Unprotect:
                           A0 = 0                                                           Write 60h to sector

                       Wait 150 s                                                              address with
                                                                                              A6 = 1, A1 = 1,
                      Verify Sector
                   Protect: Write 40h                                                               A0 = 0
                   to sector address
     Increment                                            Reset                             Wait 15 ms
      PLSCNT           with A6 = 0,                   PLSCNT = 1
                     A1 = 1, A0 = 0
              No                                                                              Verify Sector
      PLSCNT            Read from                                                           Unprotect: Write
                     sector address
        = 25?                                                                                 40h to sector
              Yes      with A6 = 0,                                                           address with
                     A1 = 1, A0 = 0                                                         A6 = 1, A1 = 1,
    Device failed
                                                                                                  A0 = 0

                   No                                                    No                          Read from         Set up
                          Data = 01h?                                                             sector address    next sector
                                                                  PLSCNT
                                    Yes                           = 1000?                           with A6 = 1,      address
                                                                                                  A1 = 1, A0 = 0
                                                 Yes                     Yes
                        Protect another                                                     No
                                                                                                    Data = 00h?
                              sector?
                                                                                                               Yes
                                    No
                          Remove VID                                                          Last sector No
                         from RESET#                                                           verified?

Sector Protect      Write reset                                            Device failed                Yes
   Algorithm         command
                                                                  Sector Unprotect          Remove VID
                   Sector Protect                                      Algorithm            from RESET#
                      complete
                                                                                             Write reset
                                                                                              command

                                                                                            Sector Unprotect
                                                                                                 complete

                   Figure 2. In-System Sector Protect/Unprotect Algorithms

14                                                    Am29F160D                             Am29F160D_00_D6 November 2, 2006
                                         DATA SHEET

COMMON FLASH MEMORY INTERFACE                             Table 7 on page 16, and Table 8 on page 17. In word
(CFI)                                                     mode, the upper address bits (A7MSB) must be all
                                                          zeros. To terminate reading CFI data, the system must
The Common Flash Interface (CFI) specification out-       write the reset command.
lines device and host system software interrogation
handshake, which allows specific vendor-specified         The system can also write the CFI query command
software algorithms to be used for entire families of     when the device is in the autoselect mode. The device
devices. Software support can then be device-indepen-     enters the CFI query mode, and the system can read
dent, JEDEC ID-independent, and forward- and back-        CFI data at the addresses given in Table 5 on page 15,
ward-compatible for the specified flash device families.  Table 6 on page 16, Table 7 on page 16, and Table 8
Flash vendors can standardize their existing interfaces   on page 17. The system must write the reset command
for long-term compatibility.                              to return the device to the autoselect mode.

This device enters the CFI Query mode when the            For further information, please refer to the CFI Specifi-
system writes the CFI Query command, 98h, to              cation and CFI Publication 100, available via the World
address 55h in word mode (or address AAh in byte          Wide Web at http://www.amd.com/products/nvd/over-
mode), any time the device is ready to read array data.   view/cfi.html. Alternatively, contact an AMD represen-
The system can read CFI information at the addresses      tative for copies of these documents.
given in Table 5 on page 15, Table 6 on page 16,

                                  Table 5. CFI Query Identification String

Addresses   Addresses            Data                                                Description
(Word Mode)  (Byte Mode)                 Query Unique ASCII string "QRY"
                                  0051h  Primary OEM Command Set
      10h          20h            0052h  Address for Primary Extended Table
      11h          22h            0059h  Alternate OEM Command Set (00h = none exists)
      12h          24h                   Address for Alternate OEM Extended Table (00h = none exists)
                                  0002h
      13h          26h            0000h
      14h          28h
                                  0040h
      15h         2Ah             0000h
      16h         2Ch
                                  0000h
      17h         2Eh             0000h
      18h          30h
                                  0000h
      19h          32h            0000h
      1Ah          34h

November 2, 2006 Am29F160D_00_D6         Am29F160D                                                     15
                                     DATA SHEET

                              Table 6. System Interface String

     Addresses   Addresses     Data                                               Description
    (Word Mode)  (Byte Mode)
                              0045h  VCC Min. (write/erase)
          1Bh          36h           D7D4: volt, D3D0: 100 millivolt
                              0055h
          1Ch          38h           VCC Max. (write/erase)
                              0000h  D7D4: volt, D3D0: 100 millivolt
          1Dh         3Ah     0000h
          1Eh         3Ch     0004h  VPP Min. voltage (00h = no VPP pin present)
          1Fh         3Eh     0000h  VPP Max. voltage (00h = no VPP pin present)
          20h          40h    000Ah  Typical timeout per single byte/word write 2N s
          21h          42h    0000h  Typical timeout for Min. size buffer write 2N s (00h = not supported)
          22h          44h    0005h  Typical timeout per individual block erase 2N ms
          23h          46h    0000h  Typical timeout for full chip erase 2N ms (00h = not supported)
          24h          48h    0004h  Max. timeout for byte/word write 2N times typical
          25h         4Ah     0000h  Max. timeout for buffer write 2N times typical
          26h         4Ch            Max. timeout per individual block erase 2N times typical
                                     Max. timeout for full chip erase 2N times typical (00h = not supported)

                              Table 7. Device Geometry Definition

     Addresses   Addresses     Data                                    Description
    (Word Mode)  (Byte Mode)
                              0015h  Device Size = 2N byte
          27h         4Eh
                              0002h  Flash Device Interface description (refer to CFI publication 100)
          28h          50h    0000h
          29h          52h           Max. number of byte in multi-byte write = 2N
                              0000h  (00h = not supported)
          2Ah          54h    0000h  Number of Erase Block Regions within device
          2Bh          56h
                              0004h  Erase Block Region 1 Information
          2Ch          58h           (refer to the CFI specification or CFI publication 100)
                              0000h
          2Dh         5Ah     0000h  Erase Block Region 2 Information
          2Eh         5Ch     0040h
          2Fh         5Eh     0000h  Erase Block Region 3 Information
          30h          60h
                              0001h  Erase Block Region 4 Information
          31h          62h    0000h
          32h          64h    0020h
          33h          66h    0000h
          34h          68h
                              0000h
          35h         6Ah     0000h
          36h         6Ch     0080h
          37h         6Eh     0000h
          38h          70h
                              001Eh
          39h          72h    0000h
          3Ah          74h    0000h
          3Bh          76h    0001h
          3Ch          78h

16                                   Am29F160D                         Am29F160D_00_D6 November 2, 2006
                                          DATA SHEET

                          Table 8. Primary Vendor-Specific Extended Query

Addresses   Addresses            Data                                     Description
(Word Mode)  (Byte Mode)

      40h    80h                  0050h
      41h
      42h    82h                  0052h   Query-unique ASCII string "PRI"
      43h
      44h    84h                  0049h
      45h
             86h                  0031h   Major version number, ASCII
      46h
             88h                  0031h   Minor version number, ASCII
      47h
             8Ah                  0000h   Address Sensitive Unlock
      48h                                 0 = Required, 1 = Not Required

      49h    8Ch                  0002h   Erase Suspend
                                          0 = Not Supported, 1 = To Read Only, 2 = To Read & Write
      4Ah
             8Eh                  0001h   Sector Protect
      4Bh                                 0 = Not Supported, X = Number of sectors per group

      4Ch    90h                  0001h   Sector Temporary Unprotect
      4Dh                                 00 = Not Supported, 01 = Supported
      4Eh
      4Fh                                 Sector Protect/Unprotect scheme

             92h                  0004h   01 = 29F040 mode, 02 = 29F016 mode,

                                          03 = 29F400 mode, 04 = 29LV800A mode

             94h                  0000h   Simultaneous Operation
                                          00 = Not Supported, 01 = Supported

             96h                  0000h   Burst Mode Type
                                          00 = Not Supported, 01 = Supported

             98h                  0000h   Page Mode Type
                                          00 = Not Supported, 01 = 4 Word Page, 02 = 8 Word Page

             9Ah                  0000h   ACC Supply Minimum

             9Ch                  0000h   ACC Supply Maximum

             9Eh                  0002h,  Top/Bottom Boot Sector Flag
                                  0003h   02 = bottom, 03 = top

November 2, 2006 Am29F160D_00_D6          Am29F160D                                                 17
    DATA SHEET

Hardware Data Protection                                   proper signals to the control pins to prevent uninten-
                                                           tional writes when VCC is greater than VLKO.
The command sequence requirement of unlock cycles
for programming or erasing provides data protection        Write Pulse "Glitch" Protection
against inadvertent writes (refer to the Command Defi-
nitions table). In addition, the following hardware data   Noise pulses of less than 5 ns (typical) on OE#, CE# or
protection measures prevent accidental erasure or pro-     WE# do not initiate a write cycle.
gramming, which might otherwise be caused by spuri-
ous system level signals during VCC power-up and           Logical Inhibit
power-down transitions, or from system noise.
                                                           Write cycles are inhibited by holding any one of OE# =
Low VCC Write Inhibit                                      VIL, CE# = VIH or WE# = VIH. To initiate a write cycle,
                                                           CE# and WE# must be a logical zero while OE# is a
When VCC is less than VLKO, the device does not ac-        logical one.
cept any write cycles. This protects data during VCC
power-up and power-down. The command register and          Power-Up Write Inhibit
all internal program/erase circuits are disabled, and the
device resets. Subsequent writes are ignored until VCC     If WE# = CE# = VIL and OE# = VIH during power up, the
is greater than VLKO. The system must provide the          device does not accept commands on the rising edge
                                                           of WE#. The internal state machine is automatically
                                                           reset to reading array data on power-up.

COMMAND DEFINITIONS                                        or while in the autoselect mode. See the Reset Com-
                                                           mand, on page 18 section, next.
Writing specific address and data commands or se-
quences into the command register initiates device op-     See also Requirements for Reading Array Data, on
erations. The Command Definitions table defines the        page 8 for more information. The Read Operations
valid register command sequences. Writing incorrect        table provides the read parameters, and Read Opera-
address and data values or writing them in the im-         tion Timings diagram shows the timing diagram.
proper sequence resets the device to reading array
data.                                                      Reset Command

All addresses are latched on the falling edge of WE# or    Writing the reset command to the device resets the de-
CE#, whichever happens later. All data is latched on       vice to reading array data. Address bits are don't care
the rising edge of WE# or CE#, whichever happens           for this command.
first. Refer to the appropriate timing diagrams in the
"AC Characteristics" section.                              The reset command may be written between the se-
                                                           quence cycles in an erase command sequence before
Reading Array Data                                         erasing begins. This resets the device to reading array
                                                           data. Once erasure begins, however, the device ig-
The device is automatically set to reading array data      nores reset commands until the operation is complete.
after device power-up. No commands are required to
retrieve data. The device is also ready to read array      The reset command may be written between the se-
data after completing an Embedded Program or Em-           quence cycles in a program command sequence be-
bedded Erase algorithm.                                    fore programming begins. This resets the device to
                                                           reading array data (also applies to programming in
After the device accepts an Erase Suspend command,         Erase Suspend mode). Once programming begins,
the device enters the Erase Suspend mode. The sys-         however, the device ignores reset commands until the
tem can read array data using the standard read tim-       operation is complete.
ings, except that if it reads at an address within erase-
suspended sectors, the device outputs status data.         The reset command may be written between the se-
After completing a programming operation in the Erase      quence cycles in an autoselect command sequence.
Suspend mode, the system may once again read array         Once in the autoselect mode, the reset command must
data with the same exception. See Erase Sus-               be written to return to reading array data (also applies
pend/Erase Resume Commands, on page 21 for more            to autoselect during Erase Suspend).
information on this mode.
                                                           If DQ5 goes high during a program or erase operation,
The system must issue the reset command to re-en-          writing the reset command returns the device to read-
able the device for reading array data if DQ5 goes high,   ing array data (also applies during Erase Suspend).

18  Am29F160D                                              Am29F160D_00_D6 November 2, 2006
                                              DATA SHEET

Autoselect Command Sequence                                 erated program pulses and verify the programmed cell
                                                            margin. The Command Definitions take shows the ad-
The autoselect command sequence allows the host             dress and data requirements for the byte program com-
system to access the manufacturer and devices codes,        mand sequence.
and determine whether or not a sector is protected.
The Command Definitions table shows the address             When the Embedded Program algorithm is complete,
and data requirements. This method is an alternative to     the device then returns to reading array data and ad-
that shown in the Autoselect Codes (High Voltage            dresses are no longer latched. The system can deter-
Method) table, which is intended for PROM program-          mine the status of the program operation by using DQ7,
mers and requires VID on address bit A9.                    DQ6, or RY/BY#. See "Write Operation Status" for in-
                                                            formation on these status bits.
The autoselect command sequence is initiated by
writing two unlock cycles, followed by the autoselect       Any commands written to the device during the Em-
command. The device then enters the autoselect              bedded Program Algorithm are ignored. Note that a
mode, and the system may read at any address any            hardware reset immediately terminates the program-
number of times, without initiating another command         ming operation. The program command sequence
sequence.                                                   should be reinitiated once the device resets to reading
                                                            array data, to ensure data integrity.
A read cycle at address XX00h retrieves the manufac-
turer code. A read cycle at address XX01h in word           Programming is allowed in any sequence and across
mode (or 02h in byte mode) returns the device code.         sector boundaries. A bit cannot be programmed
                                                            from a "0" back to a "1". Attempting to do so may halt
A read cycle containing a sector address (SA) and the       the operation and set DQ5 to "1", or cause the Data#
address 02h in word mode (or 04h in byte mode) re-          Polling algorithm to indicate the operation was suc-
turns 01h if that sector is protected, or 00h if it is un-  cessful. However, a succeeding read shows that the
protected. Refer to the Sector Address tables for valid     data is still "0". Only erase operations can convert a "0"
sector addresses. When a read occurs at an address          to a "1".
within the 16 Kbyte boot sector (SA34 for top boot de-
vices and SA0 for bottom boot devices), the input on        Unlock Bypass Command Sequence
WP# may determine what code is returned.
                                                            The unlock bypass feature allows the system to pro-
16Kb Sector  WP#                  Autoselect                gram words to the device faster than using the stan-
Protection  input                   Code                   dard program command sequence. The unlock bypass
                                                            command sequence is initiated by first writing two un-
protected    VIH                  01 (protected)            lock cycles. This is followed by a third write cycle con-
                                                            taining the unlock bypass command, 20h. The device
protected    VIL                  01 (protected)            then enters the unlock bypass mode. A two-cycle un-
                                                            lock bypass program command sequence is all that is
unprotected  VIH                  00 (unprotected)          required to program in this mode. The first cycle in this
                                   01 (protected)1          sequence contains the unlock bypass program com-
unprotected  VIL                                            mand, A0h; the second cycle contains the program
                                                            address and data. Additional data is programmed in
1 Sector is protected from erasure. Programing opera-       the same manner. This mode dispenses with the initial
tions within sector is still permitted.                     two unlock cycles required in the standard program
                                                            command sequence, resulting in faster total program-
The system must write the reset command to exit the         ming time. Table 9 on page 22 shows the require-
autoselect mode and return to reading array data.           ments for the command sequence.

Word/Byte Program Command Sequence                          During the unlock bypass mode, only the Unlock By-
                                                            pass Program and Unlock Bypass Reset commands
The system may program the device by byte or word,          are valid. To exit the unlock bypass mode, the system
on depending on the state of the BYTE# pin. Program-        must issue the two-cycle unlock bypass reset com-
ming is a four-bus-cycle operation. The program com-        mand sequence. The first cycle must contain the data
mand sequence is initiated by writing two unlock write      90h. The second cycle must contain the data 00h. The
cycles, followed by the program set-up command. The         device then returns to the read mode.
program address and data are written next, which in
turn initiate the Embedded Program algorithm. The
system is not required to provide further controls or tim-
ings. The device automatically provides internally gen-

November 2, 2006 Am29F160D_00_D6                    Am29F160D  19
                                                 DATA SHEET

                       START                             The system can determine the status of the erase
                                                         operation by using DQ7, DQ6, DQ2, or RY/BY#. See
                           Write Program                 Write Operation Status, on page 23 for information
                       Command Sequence                  on these status bits. When the Embedded Erase al-
                                                         gorithm is complete, the device returns to reading
    Embedded            Data Poll                        array data and addresses are no longer latched.
       Program         from System
      algorithm                                          Figure 4, on page 21 illustrates the algorithm for the
                                                         erase operation. See the Erase/Program Operations
    in progress                                          tables in "AC Characteristics" for parameters, and to
                                                         the Chip/Sector Erase Operation Timings for timing
                       Verify Data?              No      waveforms.

                       Yes                               Sector Erase Command Sequence

    Increment Address  No                                Sector erase is a six bus cycle operation. The sector
                                  Last Address?          erase command sequence is initiated by writing two un-
                                                         lock cycles, followed by a set-up command. Two addi-
                                  Yes                    tional unlock write cycles are then followed by the
                                                         address of the sector to be erased, and the sector
                       Programming                       erase command. The Command Definitions table
                         Completed                       shows the address and data requirements for the sec-
                                                         tor erase command sequence.
Note: See the appropriate Command Definitions table for
program command sequence.                                The device does not require the system to preprogram
                                                         the memory prior to erase. The Embedded Erase algo-
              Figure 3. Program Operation                rithm automatically programs and verifies the sector for
                                                         an all zero data pattern prior to electrical erase. The
Chip Erase Command Sequence                              system is not required to provide any controls or tim-
                                                         ings during these operations.
Chip erase is a six-bus-cycle operation. The chip erase
command sequence is initiated by writing two unlock      After the command sequence is written, a sector erase
cycles, followed by a set-up command. Two additional     time-out of 50 s begins. During the time-out period,
unlock write cycles are then followed by the chip erase  additional sector addresses and sector erase com-
command, which in turn invokes the Embedded Erase        mands may be written. Loading the sector erase buffer
algorithm. The device does not require the system to     may be done in any sequence, and the number of sec-
preprogram prior to erase. The Embedded Erase algo-      tors may be from one sector to all sectors. The time be-
rithm automatically preprograms and verifies the entire  tween these additional cycles must be less than 50 s,
memory for an all zero data pattern prior to electrical  otherwise the last address and command might not be
erase. The system is not required to provide any con-    accepted, and erasure may begin. It is recommended
trols or timings during these operations. The Command    that processor interrupts be disabled during this time to
Definitions table shows the address and data require-    ensure all commands are accepted. The interrupts can
ments for the chip erase command sequence.               be re-enabled after the last Sector Erase command is
                                                         written. If the time between additional sector erase
Any commands written to the chip during the Embed-       commands can be assumed to be less than 50 s, the
ded Erase algorithm are ignored. Note that a hardware    system need not monitor DQ3. Any command other
reset during the chip erase operation immediately ter-   than Sector Erase or Erase Suspend during the
minates the operation. The Chip Erase command se-        time-out period resets the device to reading array
quence should be reinitiated once the device returns to  data. The system must rewrite the command sequence
reading array data, to ensure data integrity.            and any additional sector addresses and commands.

                                                         The system can monitor DQ3 to determine if the sector
                                                         erase timer has timed out. (See the DQ3: Sector Erase
                                                         Timer, on page 25 section.) The time-out begins from
                                                         the rising edge of the final WE# pulse in the command
                                                         sequence.

                                                         Once the sector erase operation begins, only the Erase
                                                         Suspend command is valid. All other commands are ig-
                                                         nored. Note that a hardware reset during the sector
                                                         erase operation immediately terminates the operation.

20                                               Am29F160D   Am29F160D_00_D6 November 2, 2006
                                  DATA SHEET

The Sector Erase command sequence should be rein-          the status of the program operation using the DQ7 or
itiated once the device returns to reading array data, to  DQ6 status bits, just as in the standard program oper-
ensure data integrity.                                     ation. See Write Operation Status, on page 23 for
                                                           more information.
When the Embedded Erase algorithm is complete, the
device returns to reading array data and addresses are     The system may also write the autoselect command
no longer latched. The system can determine the sta-       sequence when the device is in the Erase Suspend
tus of the erase operation by using DQ7, DQ6, DQ2, or      mode. The device allows reading autoselect codes
RY/BY#. Refer to Write Operation Status, on page 23        even at addresses within erasing sectors, since the
for information on these status bits.                      codes are not stored in the memory array. When the
                                                           device exits the autoselect mode, the device reverts to
Figure 4, on page 21 illustrates the algorithm for the     the Erase Suspend mode, and is ready for another
erase operation. Refer to the Erase/Program Opera-         valid operation. See Autoselect Command Sequence,
tions tables in the AC Characteristics, on page 31 for     on page 19 for more information.
parameters, and to the Sector Erase Operations Tim-
ing diagram for timing waveforms.                          The system must write the Erase Resume command
                                                           (address bits are "don't care") to exit the erase suspend
Erase Suspend/Erase Resume Commands                        mode and continue the sector erase operation. Further
                                                           writes of the Resume command are ignored. Another
The Erase Suspend command allows the system to in-         Erase Suspend command can be written after the de-
terrupt a sector erase operation and then read data        vice resumes erasing.
from, or program data to, any sector not selected for
erasure. This command is valid only during the sector      START
erase operation, including the 50 s time-out period
during the sector erase command sequence. The                   Write Erase
Erase Suspend command is ignored if written during         Command Sequence
the chip erase operation or Embedded Program algo-
rithm. Writing the Erase Suspend command during the                     Data Poll   Embedded
Sector Erase time-out immediately terminates the                       from System  Erase
time-out period and suspends the erase operation. Ad-                               algorithm
dresses are "don't-cares" when writing the Erase Sus-      No                       in progress
pend command.                                                          Data = FFh?

When the Erase Suspend command is written during a                        Yes
sector erase operation, the device requires a maximum      Erasure Completed
of 20 s to suspend the erase operation. However,
when the Erase Suspend command is written during           1. See the appropriate Command Definitions table for erase
the sector erase time-out, the device immediately ter-         command sequence.
minates the time-out period and suspends the erase
operation.                                                 2. See DQ3: Sector Erase Timer, on page 25 for more infor-
                                                               mation.
After the erase operation is suspended, the system can
read array data from or program data to any sector not                     Figure 4. Erase Operation
selected for erasure. (The device "erase suspends" all
sectors selected for erasure.) Normal read and write
timings and command definitions apply. Reading at any
address within erase-suspended sectors produces sta-
tus data on DQ7DQ0. The system can use DQ7, or
DQ6 and DQ2 together, to determine if a sector is ac-
tively erasing or is erase-suspended. See Write Oper-
ation Status, on page 23 for information on these status
bits.

After an erase-suspended program operation is com-
plete, the system can once again read array data within
non-suspended sectors. The system can determine

November 2, 2006 Am29F160D_00_D6  Am29F160D                                                      21
                                                                            DATA SHEET

Command Definitions

                                                              Table 9. Am29F160D Command Definitions

                CommandAutoselect (Note 8)                                             Bus Cycles (Notes 25)
                 Sequence                         Cycles
                                                                 First      Second     Third      Fourth         Fifth      Sixth
                  (Note 1)
Read (Note 6)                                                    Addr Data Addr Data   Addr Data Addr Data       Addr Data Addr Data
Reset (Note 7)
                                                              1 RA RD
      Manufacturer ID
                                                              1 XXX F0
      Device ID,
      Top Boot Block                                    Word  4  555    AA  2AA  55    555    90 X00 01
      Device ID,                                        Byte                           AAA
      Bottom Boot Block                                 Word     AAA        555        555             X01 22D2
                                                        Byte                           AAA    90
                                                        Word  4  555    AA  2AA  55    555
                                                        Byte                           AAA             X02 D2
                                                                 AAA        555                        X01 22D8
                                                                                       555    90
                                                              4  555    AA  2AA  55                    X02 D8
                                                                                       AAA            (SA) XX00
                                                                 AAA        555                        X02 XX01
                                                                                              90
    Sector Protect Verify                               Word     555        2AA                       (SA) 00
    (Note 9)                                            Byte                                           X04 01
                                                              4         AA       55

                                                                 AAA        555

CFI Query (Note 10)                                     Word  1  555    98
                                                        Byte
                                                                 AAA

Program                        Word                           4  555    AA  2AA  55    555    A0 PA PD
                               Byte                                                    AAA    20
                                                                 AAA        555        555
                                                                                       AAA
Unlock Bypass                  Word                           3  555    AA  2AA  55
                               Byte
                                                                 AAA        555

Unlock Bypass Program (Note 11)                               2 XXX A0 PA PD

Unlock Bypass Reset (Note 12)                                 2 XXX 90 XXX 00

Chip Erase                     Word                           6  555    AA  2AA  55    555    80  555  AA        2AA    55  555    10
                               Byte                                                    AAA
                                                                 AAA        555        555        AAA            555        AAA
                                                                                       AAA
Sector Erase                                            Word  6  555    AA  2AA  55           80  555  AA        2AA    55 SA 30
                                                        Byte
                                                                 AAA        555                   AAA            555

Erase Suspend (Note 13)                                       1 XXX B0

Erase Resume (Note 14)                                        1 XXX 30

Legend:                                                                              PD = Data to be programmed at location PA. Data latches on the
X = Don't care                                                                       rising edge of WE# or CE# pulse, whichever happens first.
RA = Address of the memory location to be read.
RD = Data read from location RA during read operation.                               SA = Address of the sector to be verified (in autoselect mode) or
PA = Address of the memory location to be programmed. Addresses                      erased. Address bits A19A12 uniquely select any sector.
latch on the falling edge of the WE# or CE# pulse, whichever
happens later.

Notes:                                                                               9. The data is 00h for an unprotected sector and 01h for a protected
1. See Table 1 on page 8 for description of bus operations.                               sector. See Autoselect Command Sequence, on page 19 for
2. All values are in hexadecimal.                                                         more information.
3. Except when reading array or autoselect data, all bus cycles are
                                                                                     10. Command is valid when device is ready to read array data or
     write operations.                                                                    when device is in autoselect mode.
4. Data bits DQ15DQ8 are don't cares for unlock and command
                                                                                     11. The Unlock Bypass command is required prior to the Unlock
     cycles.                                                                              Bypass Program command.
5. Address bits A19A11 are don't cares for unlock and command
                                                                                     12. The Unlock Bypass Reset command is required to return to
     cycles, unless SA or PA required.                                                    reading array data when the device is in the unlock bypass mode.
6. No unlock or command cycles required when reading array data.
7. The Reset command is required to return to reading array data                     13. The system may read and program in non-erasing sectors, or
                                                                                          enter the autoselect mode, when in the Erase Suspend mode.
     when device is in the autoselect mode, CFI query mode, or if                         The Erase Suspend command is valid only during a sector erase
     DQ5 goes high (while the device is providing status data).                           operation.
8. The fourth cycle of the autoselect command sequence is a read
     cycle.                                                                          14. The Erase Resume command is valid only during the
                                                                                         Erase Suspend mode.

22                                                                          Am29F160D             Am29F160D_00_D6 November 2, 2006
                                  DATA SHEET

WRITE OPERATION STATUS                                     Table 10 on page 26 shows the outputs for Data# Poll-
                                                           ing on DQ7. Figure 5 shows the Data# Polling algo-
The device provides several bits to determine the sta-     rithm.
tus of a write operation: DQ2, DQ3, DQ5, DQ6, DQ7,
and RY/BY#. Table 10 on page 26 and the following                                START
subsections describe the functions of these bits. DQ7,
RY/BY#, and DQ6 each offer a method for determining
whether a program or erase operation is complete or in
progress. These three bits are discussed first.

DQ7: Data# Polling                                             Read DQ7DQ0
                                                                   Addr = VA
The Data# Polling bit, DQ7, indicates to the host
system whether an Embedded Algorithm is in                     DQ7 = Data?       Yes
progress or completed, or whether the device is in
Erase Suspend. Data# Polling is valid after the rising         No
edge of the final WE# pulse in the program or erase
command sequence.                                          No  DQ5 = 1?

During the Embedded Program algorithm, the device                           Yes
outputs on DQ7 the complement of the datum pro-
grammed to DQ7. This DQ7 status also applies to pro-           Read DQ7DQ0
gramming during Erase Suspend. When the                            Addr = VA
Embedded Program algorithm is complete, the device
outputs the datum programmed to DQ7. The system                DQ7 = Data?       Yes
must provide the program address to read valid status
information on DQ7. If a program address falls within a             No                PASS
protected sector, Data# Polling on DQ7 is active for ap-       FAIL
proximately 2 s, then the device returns to reading
array data.                                                Notes:
                                                           1. VA = Valid address for programming. During a sector
During the Embedded Erase algorithm, Data# Polling
produces a "0" on DQ7. When the Embedded Erase al-             erase operation, a valid address is an address within any
gorithm is complete, or if the device enters the Erase         sector selected for erasure. During chip erase, a valid
Suspend mode, Data# Polling produces a "1" on DQ7.             address is any non-protected sector address.
This is analogous to the complement/true datum output
described for the Embedded Program algorithm: the          2. DQ7 should be rechecked even if DQ5 = "1" because
erase function changes all the bits in a sector to "1";        DQ7 may change simultaneously with DQ5.
prior to this, the device outputs the "complement," or
"0." The system must provide an address within any of                 Figure 5. Data# Polling Algorithm
the sectors selected for erasure to read valid status in-
formation on DQ7.

After an erase command sequence is written, if all sec-
tors selected for erasing are protected, Data# Polling
on DQ7 is active for approximately 100 s, then the de-
vice returns to reading array data. If not all selected
sectors are protected, the Embedded Erase algorithm
erases the unprotected sectors, and ignores the se-
lected sectors that are protected.

When the system detects DQ7 changes from the com-
plement to true data, it can read valid data at DQ7
DQ0 on the following read cycles. This is because DQ7
may change asynchronously with DQ0DQ6 while
Output Enable (OE#) is asserted low. The Data# Poll-
ing Timings (During Embedded Algorithms) figure in
the "AC Characteristics" section illustrates this.

November 2, 2006 Am29F160D_00_D6  Am29F160D                                                 23
    DATA SHEET

RY/BY#: Ready/Busy#                                          DQ6 also toggles during the erase-suspend-program
                                                             mode, and stops toggling once the Embedded Pro-
The RY/BY# is a dedicated, open-drain output pin that        gram algorithm is complete.
indicates whether an Embedded Algorithm is in
progress or complete. The RY/BY# status is valid after       The Write Operation Status table shows the outputs for
the rising edge of the final WE# pulse in the command        Toggle Bit I on DQ6. Refer to Figure 6, on page 25 for
sequence. Since RY/BY# is an open-drain output, sev-         the toggle bit algorithm, and to the Toggle Bit Timings
eral RY/BY# pins can be tied together in parallel with a     figure in the "AC Characteristics" section for the timing
pull-up resistor to VCC.                                     diagram. The DQ2 vs. DQ6 figure shows the differ-
                                                             ences between DQ2 and DQ6 in graphical form. See
If the output is low (Busy), the device is actively erasing  also the subsection on DQ2: Toggle Bit II, on page 24.
or programming. (This includes programming in the
Erase Suspend mode.) If the output is high (Ready),          DQ2: Toggle Bit II
the device is ready to read array data (including during
the Erase Suspend mode), or is in the standby mode.          The "Toggle Bit II" on DQ2, when used with DQ6, indi-
                                                             cates whether a particular sector is actively erasing
Table 10 on page 26 shows the outputs for RY/BY#.            (that is, the Embedded Erase algorithm is in progress),
The timing diagrams for read, reset, program, and            or whether that sector is erase-suspended. Toggle Bit
erase shows the relationship of RY/BY# to other sig-         II is valid after the rising edge of the final WE# pulse in
nals.                                                        the command sequence.

DQ6: Toggle Bit I                                            DQ2 toggles when the system reads at addresses
                                                             within those sectors that were selected for erasure.
Toggle Bit I on DQ6 indicates whether an Embedded            (The system may use either OE# or CE# to control the
Program or Erase algorithm is in progress or complete,       read cycles.) But DQ2 cannot distinguish whether the
or whether the device entered the Erase Suspend              sector is actively erasing or is erase-suspended. DQ6,
mode. Toggle Bit I may be read at any address, and is        by comparison, indicates whether the device is actively
valid after the rising edge of the final WE# pulse in the    erasing, or is in Erase Suspend, but cannot distinguish
command sequence (prior to the program or erase op-          which sectors are selected for erasure. Thus, both sta-
eration), and during the sector erase time-out.              tus bits are required for sector and mode information.
                                                             Refer to Table 10 on page 26 to compare outputs for
During an Embedded Program or Erase algorithm op-            DQ2 and DQ6.
eration, successive read cycles to any address cause
DQ6 to toggle. (The system may use either OE# or             Figure 6, on page 25 shows the toggle bit algorithm in
CE# to control the read cycles.) When the operation is       flowchart form, and the section "DQ2: Toggle Bit II" ex-
complete, DQ6 stops toggling.                                plains the algorithm. See also the "DQ6: Toggle Bit I"
                                                             subsection. Refer to the Toggle Bit Timings figure for
After an erase command sequence is written, if all           the toggle bit timing diagram. The DQ2 vs. DQ6 figure
sectors selected for erasing are protected, DQ6 tog-         shows the differences between DQ2 and DQ6 in graph-
gles for approximately 100 s, then returns to reading       ical form.
array data. If not all selected sectors are protected,
the Embedded Erase algorithm erases the unpro-               Reading Toggle Bits DQ6/DQ2
tected sectors, and ignores the selected sectors that
are protected.                                               Refer to Figure 6, on page 25 for the following discus-
                                                             sion. Whenever the system initially begins reading
The system can use DQ6 and DQ2 together to deter-            toggle bit status, it must read DQ7DQ0 at least twice
mine whether a sector is actively erasing or is erase-       in a row to determine whether a toggle bit is toggling.
suspended. When the device is actively erasing (that is,     Typically, a system would note and store the value of
the Embedded Erase algorithm is in progress), DQ6            the toggle bit after the first read. After the second
toggles. When the device enters the Erase Suspend            read, the system would compare the new value of the
mode, DQ6 stops toggling. However, the system must           toggle bit with the first. If the toggle bit is not toggling,
also use DQ2 to determine which sectors are erasing          the device completed the program or erase operation.
or erase-suspended. Alternatively, the system can use        The system can read array data on DQ7DQ0 on the
DQ7 (see the subsection on DQ7: Data# Polling, on            following read cycle.
page 23).
                                                             However, if after the initial two read cycles, the system
If a program address falls within a protected sector,        determines that the toggle bit is still toggling, the
DQ6 toggles for approximately 2 s after the program         system also should note whether the value of DQ5 is
command sequence is written, then returns to reading         high (see the section on DQ5). If it is, the system
array data.                                                  should then determine again whether the toggle bit is
                                                             toggling, since the toggle bit may have stopped tog-
                                                             gling just as DQ5 went high. If the toggle bit is no longer

24  Am29F160D                                                Am29F160D_00_D6 November 2, 2006
                                  DATA SHEET

toggling, the device successfully completed the               mands. To ensure the command is accepted, the sys-
program or erase operation. If it is still toggling, the      tem software should check the status of DQ3 prior to
device did not complete the operation successfully, and       and following each subsequent sector erase command.
the system must write the reset command to return to          If DQ3 is high on the second status check, the last com-
reading array data.                                           mand might not have been accepted. Table 10 on
                                                              page 26 shows the outputs for DQ3.
The remaining scenario is that the system initially de-
termines that the toggle bit is toggling and DQ5 has not                              START
gone high. The system may continue to monitor the
toggle bit and DQ5 through successive read cycles, de-                          Read DQ7DQ0
termining the status as described in the previous para-
graph. Alternatively, it may choose to perform other
system tasks. In this case, the system must start at the
beginning of the algorithm when it returns to determine
the status of the operation (top of Figure 6).

DQ5: Exceeded Timing Limits                                       Read DQ7DQ0 (Note 1)

DQ5 indicates whether the program or erase time ex-               Toggle Bit        No
ceeded a specified internal pulse count limit. Under
these conditions DQ5 produces a "1." This is a failure            = Toggle?
condition that indicates the program or erase cycle was
not successfully completed.                                       Yes

The DQ5 failure condition may appear if the system            No  DQ5 = 1?
tries to program a "1" to a location that is previously pro-
grammed to "0." Only an erase operation can change                Yes
a "0" back to a "1." Under this condition, the device
halts the operation, and when the operation exceeds
the timing limits, DQ5 produces a "1."

Under both these conditions, the system must issue the
reset command to return the device to reading array
data.

DQ3: Sector Erase Timer                                           Read DQ7DQ0 (Notes
                                                                                    1, 2)
After writing a sector erase command sequence, the                Twice
system may read DQ3 to determine whether or not an
erase operation begun. (The sector erase timer does               Toggle Bit        No
not apply to the chip erase command.) If additional
sectors are selected for erasure, the entire time-out             = Toggle?
also applies after each additional sector erase com-
mand. When the time-out is complete, DQ3 switches                              Yes     Program/Erase
from "0" to "1." The system may ignore DQ3 if the sys-                              Operation Complete
tem can guarantee that the time between additional                 Program/Erase
sector erase commands is always less than 50 s.                   Operation Not
See also the Sector Erase Command Sequence, on                    Complete, Write
page 20 section.                                                  Reset Command

After the sector erase command sequence is written,           Notes:
the system should read the status on DQ7 (Data# Poll-         1. Read toggle bit twice to determine whether or not it is
ing) or DQ6 (Toggle Bit I) to ensure the device accepted
the command sequence, and then read DQ3. If DQ3 is                toggling. See text.
"1", the internally controlled erase cycle started; all fur-
ther commands (other than Erase Suspend) are ig-              2. Recheck toggle bit because it may stop toggling as DQ5
nored until the erase operation is complete. If DQ3 is            changes to "1". See text.
"0", the device accepts additional sector erase com-
                                                                  Figure 6. Toggle Bit Algorithm

November 2, 2006 Am29F160D_00_D6  Am29F160D                                                             25
                                           DATA SHEET

                                           Table 10. Write Operation Status

Standard          Operation                  DQ7        DQ6       DQ5        DQ3      DQ2     RY/BY#
  Mode    Embedded Program Algorithm       (Note 1)    Toggle   (Note 2)     N/A   (Note 1)       0
                                                       Toggle                      No toggle      0
  Erase         Embedded Erase Algorithm    DQ7#                    0          1     Toggle       1
Suspend   Reading within Erase                 0     No toggle      0        N/A
          Suspended Sector                                                           Toggle       1
  Mode                                         1                    0        Data
                 Reading within Non-Erase                                             Data
                      Suspended Sector     Data      Data         Data

          Erase-Suspend-Program            DQ7#      Toggle     0            N/A   N/A        0

Notes:
1. DQ7 and DQ2 require a valid address when reading status information. Refer to the appropriate subsection for further details.

2. DQ5 switches to `1' when an Embedded Program or Embedded Erase operation exceeds the maximum timing limits. See
     DQ5: Exceeded Timing Limits, on page 25 for more information.

26                                               Am29F160D                   Am29F160D_00_D6 November 2, 2006
                                  DATA SHEET

ABSOLUTE MAXIMUM RATINGS                                                    20 ns  20 ns

Storage Temperature                                                 +0.8 V                               20 ns
Plastic Packages . . . . . . . . . . . . . . . 65C to +150C      0.5 V
                                                                    2.0 V  Figure 7. Maximum Negative
Ambient Temperature                                                               Overshoot Waveform
with Power Applied. . . . . . . . . . . . . . 55C to +125C          VCC
                                                                    +2.0 V                               20 ns
Voltage with Respect to Ground
                                                                       VCC
     VCC (Note 1) . . . . . . . . . . . . . . . . 2.0 V to +7.0 V  +0.5 V

     A9, OE#, and                                                    2.0 V
     RESET# (Note 2). . . . . . . . . . . .2.0 V to +12.5 V
                                                                            20 ns  20 ns
     All other pins (Note 1) . . . . . . . . . 0.5 V to +7.0 V
                                                                            Figure 8. Maximum Positive
Output Short Circuit Current (Note 3) . . . . . . 200 mA                         Overshoot Waveform

Notes:
1. Minimum DC voltage on input or I/O pins is 0.5 V. During

    voltage transitions, input or I/O pins may undershoot VSS
    to 2.0 V for periods of up to 20 ns. See Figure 7.
    Maximum DC voltage on input or I/O pins is VCC +0.5 V.
    During voltage transitions, input or I/O pins may overshoot
    to VCC +2.0 V for periods up to 20 ns. See Figure 8.

2. Minimum DC input voltage on pins A9, OE#, and RESET#
    is 0.5 V. During voltage transitions, A9, OE#, and
    RESET# may undershoot VSS to 2.0 V for periods of up
    to 20 ns. See Figure 7. Maximum DC input voltage on pin
    A9 is +12.5 V which may overshoot to +13.5 V for periods
    up to 20 ns.

3. No more than one output may be shorted to ground at a
    time. Duration of the short circuit should not be greater
    than one second.

Note: Stresses above those listed under "Absolute Maximum
Ratings" may cause permanent damage to the device. This is
a stress rating only; functional operation of the device at
these or any other conditions above those indicated in the
operational sections of this data sheet is not implied.
Exposure of the device to absolute maximum rating
conditions for extended periods may affect device reliability.

OPERATING RANGES

Commercial (C) Devices
Ambient Temperature (TA) . . . . . . . . . . . 0C to +70C
Industrial (I) Devices
Ambient Temperature (TA) . . . . . . . . . 40C to +85C
Extended (E) Devices
Ambient Temperature (TA) . . . . . . . . 55C to +125C
VCC Supply Voltages
VCC for 5% devices . . . . . . . . . . .+4.75 V to +5.25 V
VCC for 10% devices . . . . . . . . . . . .+4.5 V to +5.5 V
Note: Operating ranges define those limits between which
the functionality of the device is guaranteed.

November 2, 2006 Am29F160D_00_D6  Am29F160D                                                                     27
                                                 DATA SHEET

DC CHARACTERISTICS
TTL/NMOS Compatible

Parameter  Description                           Test Conditions                  Min   Typ  Max    Unit

    ILI    Input Load Current                    VIN = VSS to VCC, VCC = VCC max             1.0   A

    ILIT   A9, OE#, RESET Input Load Current     VCC = VCC max;                              35     A
                                                 A9 = OE# = RESET# = 12.5 V

    ILO    Output Leakage Current                VOUT = VSS to VCC                           1.0   A

                                                 CE# = VIL, OE# = VIH,                  15   40     mA
                                                 f = 5 MHz, Byte Mode
    ICC1   VCC Active Read Current
           (Notes 1, 2)                          CE# = VIL, OE# = VIH,
                                                 f = 5 MHz, Word Mode
                                                                                        15   50     mA

    ICC2   VCC Active Write Current              CE# = VIL, OE# = VIH                   35   50     mA
           (Notes 2, 3 and 4)

    ICC3   VCC Standby Current (Notes 2, 5)      CE#, OE#, and RESET# = VIH             0.4  1      mA

    VIL    Input Low Voltage                                                      0.5       0.8    V

    VIH    Input High Voltage                                                     2.0        VCC    V
                                                                                             + 0.5

    VID    Voltage for Autoselect and Temporary  VCC = 5.0 V                      11.5       12.5   V
           Sector Unprotect

    VOL    Output Low Voltage                    IOL = 5.8 mA, VCC = VCC min                 0.45   V

    VOH    Output High Voltage                   IOH = 2.5 mA, VCC = VCC min     2.4               V

    VLKO   Low VCC Lock-Out Voltage (Note 4)                                      3.2        4.2    V

Notes:
1. The ICC current listed is typically less than 2 mA/MHz, with OE# at VIH.
2. Maximum ICC specifications are tested with VCC = VCCmax
3. ICC active while Embedded Erase or Embedded Program is in progress.
4. Not 100% tested.

5. ICC3 = 20 A max at extended temperature (>+85C)

28                                               Am29F160D                        Am29F160D_00_D6 November 2, 2006
                                              DATA SHEET

DC CHARACTERISTICS
CMOS Compatible

Parameter  Description                        Test Conditions                     Min        Typ  Max        Unit

ILI        Input Load Current                 VIN = VSS to VCC,                                   1.0       A
                                              VCC = VCC max

ILIT       A9, OE#, RESET Input Load Current  VCC = VCC max,                                      35         A
                                              A9 = OE# = RESET = 12.5 V

ILO        Output Leakage Current             VOUT = VSS to VCC,                                  1.0       A
                                              VCC = VCC max
                                                                                             15   40         mA
                                              CE# = VIL, OE# = VIH,
ICC1       VCC Active Read Current            f = 5 MHz
           (Note 2)                           Byte Mode

                                              CE# = VIL, OE# = VIH,                          15   50         mA
                                              f = 5 MHz
                                              Word Mode

ICC2       VCC Active Write Current           CE# = VIL, OE# = VIH                           35   50         mA
           (Notes 1, 2, 3)

ICC3       VCC Standby Current (Note 2)       CE# and RESET# = VCC0.5 V, WP#                0.3  5          A
                                              = VCC0.5 V or floating, OE# = VIH

VIL        Input Low Voltage                                                      0.5            0.8        V

VIH        Input High Voltage                                                     0.7 x VCC       VCC + 0.3  V

VID        Voltage for Autoselect and         VCC = 5.0 V                         11.5            12.5       V
           Temporary Sector Unprotect

VOL        Output Low Voltage                 IOL = 5.8 mA, VCC = VCC min                         0.45       V
VOH1
VOH2                                          IOH = 2.5 mA, VCC = VCC min        0.85 VCC                   V
VLKO                                          IOH = 100 A, VCC = VCC min        VCC0.4
           Output High Voltage
                                                                                      3.2
                                                                                                             V

           Low VCC Lock-Out Voltage (Note 3)                                                      4.2        V

Notes:
1. ICC active while Embedded Erase or Embedded Program is in progress.
2. Maximum ICC specifications are tested with VCC = VCCmax
3. Not 100% tested.

November 2, 2006 Am29F160D_00_D6              Am29F160D                                                      29
                                           DATA SHEET

TEST CONDITIONS

                                                       Table 11. Test Specifications

                                   5.0 V               Test Condition            70, 75   90          Unit

                                           2.7 k    Output Load                           1 TTL gate

    Device                                          Output Load Capacitance, CL  30       100         pF
    Under                                           (including jig capacitance)
     Test
                                                    Input Rise and Fall Times
              CL  6.2 k                                                          5        20          ns

                                                    Input Pulse Levels           0.03.0 0.452.4 V

                                                    Input timing measurement     1.5      0.8, 2.0 V
                                                    reference levels

Note:                                               Output timing measurement    1.5      0.8, 2.0 V
Diodes are IN3064 or equivalents.                   reference levels

            Figure 9. Test Setup

KEY TO SWITCHING WAVEFORMS

    WAVEFORM                       INPUTS                                        OUTPUTS

                                                      Steady

                                                    Changing from H to L

                                                    Changing from L to H

                  Don't Care, Any Change Permitted            Changing, State Unknown

                                   Does Not Apply      Center Line is High Impedance State (High Z)

30                                         Am29F160D                      Am29F160D_00_D6 November 2, 2006
                                                DATA SHEET

AC CHARACTERISTICS
Read Operations

Parameter                                                                                                    Speed Option

JEDEC  Std.     Description                                                            Test Setup       70, 75       90    Unit

tAVAV      tRC  Read Cycle Time (Note 1)                                                           Min       70      90    ns

tAVQV  tACC Address to Output Delay                                CE# = VIL                       Max       70      90    ns
                                                                   OE# = VIL
tELQV  tCE      Chip Enable to Output Delay                                                        Max       70      90    ns
tGLQV  tOE                                                         OE# = VIL
tEHQZ   tDF
tGHQZ   tDF     Output Enable to Output Delay                                                      Max       30      35    ns

tAXQX  tOEH     Chip Enable to Output High Z (Note 1)                                              Max       20      20    ns

       tOH      Output Enable to Output High Z                                                     Max       20      20    ns
                (Note 1)

                Output Enable     Read                                                             Min           0         ns
                Hold Time
                (Note 1)          Toggle and                                                       Min           10        ns
                                  Data# Polling

                Output Hold Time From Addresses, CE# or OE#,                                       Min           0         ns
                Whichever Occurs First (Note 1)

Notes:
1. Not 100% tested.
2. See Figure 9, on page 30 and Table 11 on page 30 for test specifications.

                                                                                  tRC

Addresses                                                  Addresses Stable
       CE#                                             tACC

                                                              tOE                                       tDF

           OE#                        tOEH             tCE
          WE#                     HIGH Z                                                       tOH
       Outputs
                                                                                                                  HIGH Z
                                                                             Output Valid

       RESET#
       RY/BY# 0 V

                                  Figure 10. Read Operations Timings

November 2, 2006 Am29F160D_00_D6                Am29F160D                                                                  31
                         DATA SHEET

AC CHARACTERISTICS
Hardware Reset (RESET#)

    Parameter

JEDEC Std Description                                            Test Setup     All Speed Options        Unit
                                                                           Max
    tREADY     RESET# Pin Low (During Embedded Algorithms)                                          20   s
               to Read or Write (See Note)                                 Max
                                                                           Min
    tREADY     RESET# Pin Low (NOT During Embedded                         Min                      500  ns
               Algorithms) to Read or Write (See Note)                     Min

                    tRP RESET# Pulse Width                                                          500  ns
                    tRH RESET# High Time Before Read (See Note)
                    tRB RY/BY# Recovery Time                                                        50   ns

Note: Not 100% tested.                                                                              0    ns

    RY/BY#

    CE#, OE#                                         tRH
      RESET#
                           tRP
       RY/BY#             tReady
    CE#, OE#
                         Reset Timings NOT during Embedded Algorithms
      RESET#                Reset Timings during Embedded Algorithms

                                          tReady
                                                                                               tRB

                           tRP
                             Figure 11. RESET# Timings

32                       Am29F160D                                              Am29F160D_00_D6 November 2, 2006
                                       DATA SHEET

AC CHARACTERISTICS
Word/Byte Configuration (BYTE#)

       Parameter                                                                                   Speed Options
                     Std.
JEDEC                      Description                                                             70, 75     90  Unit
           tELFL/tELFH
           tFLQZ           CE# to BYTE# Switching Low or High                          Max                 5      ns
           tFHQV           BYTE# Switching Low to Output HIGH Z
                           BYTE# Switching High to Output Active                       Max         20         20  ns

                                                                                       Min         70         90  ns

                           CE#

                           OE#

      BYTE#                     BYTE#  tELFL                             Data Output    Data Output
   Switching               DQ0DQ14     tELFH                            (DQ0DQ14)     (DQ0DQ7)
  from word
                             DQ15/A-1                                  DQ15             Address
       to byte                                                        Output              Input
        mode                    BYTE#
                                                                  tFLQZ
      BYTE#
  Switching                DQ0DQ14            Data Output                            Data Output
from byte to                                   (DQ0DQ7)                              (DQ0DQ14)
word mode

                           DQ15/A-1                               Address      DQ15
                                                                    Input      Output

                                                                  tFHQV

                           Figure 12. BYTE# Timings for Read Operations

                           CE#                 The falling edge of the last WE# signal
                           WE#

                           BYTE#       tSET
                                       (tAS)
                                                                  tHOLD (tAH)

Note: Refer to the Erase/Program Operations table for tAS and tAH specifications.
                                         Figure 13. BYTE# Timings for Write Operations

November 2, 2006 Am29F160D_00_D6       Am29F160D                                                                      33
                                              DATA SHEET

AC CHARACTERISTICS
Erase/Program Operations

    Parameter                                                                    Speed Options

    JEDEC      Std.   Description                                                70, 75      90  Unit

    tAVAV       tWC   Write Cycle Time (Note 1)                             Min  70          90  ns
    tAVWL        tAS  Address Setup Time
    tWLAX       tAH   Address Hold Time                                     Min          0       ns
    tDVWH       tDS   Data Setup Time
    tWHDX       tDH   Data Hold Time                                        Min  45          45  ns
                tOES  Output Enable Setup Time
    tGHWL             Read Recovery Time Before Write                       Min  30          45  ns
               tGHWL  (OE# High to WE# Low)
                                                                            Min          0       ns

                                                                            Min          0       ns

                                                                            Min          0       ns

     tELWL      tCS   CE# Setup Time                                        Min          0       ns
     tWHEH      tCH   CE# Hold Time
    tWLWH      tWP    Write Pulse Width                                     Min          0       ns
    tWHWL      tWPH   Write Pulse Width High
                                                                            Min  35          45  ns
    tWHWH1
                                                                            Min          20      ns

                                                           Byte             Typ          7
                                                           Word
            tWHWH1 Programming Operation (Note 2)                                                s

                                                                            Typ          12

    tWHWH2  tWHWH2    Sector Erase Operation (Note 2)                       Typ          1       sec
              tVCS    VCC Setup Time (Note 1)
               tRB    Recovery Time from RY/BY#                             Min          50      s
             tBUSY    Program/Erase Valid to RY/BY# Delay
                                                                            Min          0       ns

                                                                            Max  30          35  ns

Notes:
1. Not 100% tested.

2. See Erase and Programming Performance, on page 42 for more information.

34                                            Am29F160D                     Am29F160D_00_D6 November 2, 2006
                                                    DATA SHEET

AC CHARACTERISTICS

                 Program Command Sequence (last two cycles)           Read Status Data (last two cycles)

                    tWC                             tAS

Addresses        555h                               PA                  PA                    PA

                                                         tAH

CE#
                                               tCH

OE#

                                  tWP                                 tWHWH1
                                                                                      Status
WE#              tCS                         tWPH
Data
                                  tDS
                                        tDH

                                  A0h                    PD                                   DOUT
                                                                                                     tRB
                                                               tBUSY

RY/BY#

           tVCS

VCC

Notes:
1. PA = program address, PD = program data, DOUT is the true data at the program address.

2. Illustration shows device in word mode.

                                  Figure 14. Program Operation Timings

November 2, 2006 Am29F160D_00_D6                    Am29F160D                                             35
                                                 DATA SHEET

AC CHARACTERISTICS

                       Erase Command Sequence (last two cycles)                  Read Status Data

    Addresses           tWC                              tAS                     VA                VA
            CE#        2AAh
                                                           SA

                                                 555h for chip erase

                                                                       tAH

    OE#                             tCH
    WE#                     tWP

    Data               tCS                       tWPH                            tWHWH2

                             tDS

                                            tDH

                             55h                                30h                          In    Complete
                                                                                         Progress
                                                       10 for Chip Erase
                                                                                                       tRB
                                                                          tBUSY

    RY/BY#

                 tVCS

    VCC

Notes:
1. SA = sector address (for Sector Erase), VA = Valid Address for reading status data (see Write Operation Status, on page 23).

2. Illustration shows device in word mode.

                       Figure 15. Chip/Sector Erase Operation Timings

36                                               Am29F160D                       Am29F160D_00_D6 November 2, 2006
                                                          DATA SHEET

AC CHARACTERISTICS

Addresses                   tRC                             VA                    VA
         CE#                 VA                              Complement True
                         tACC
                          tCE

              tCH                      tOE

OE#

                   tOEH                                tDF
                                                     tOH
WE#                                         Complement

DQ7                                                                                                         High Z

                                                                                                Valid Data

DQ0DQ6                                                                                                     High Z

                                            Status Data     Status Data True                    Valid Data

              tBUSY

RY/BY#

Note:
VA = Valid address. Illustration shows first status cycle after command sequence, last status read cycle, and array data read cycle.

                             Figure 16. Data# Polling Timings (During Embedded Algorithms)

Addresses                   tRC                                VA             VA                VA
                            VA
         CE#             tACC                                Valid Status
        OE#               tCE                               (second read)
        WE#
DQ6/DQ2      tCH                      tOE
   RY/BY#
                   tOEH                     tDF

                               High Z               tOH                        Valid Status     Valid Data
                                            Valid Status                      (stops toggling)
              tBUSY                         (first read)

Note:
VA = Valid address; not required for DQ6. Illustration shows first two status cycle after command sequence, last status read cycle,
and array data read cycle.

                               Figure 17. Toggle Bit Timings (During Embedded Algorithms)

November 2, 2006 Am29F160D_00_D6                            Am29F160D                                       37
                                                  DATA SHEET

AC CHARACTERISTICS

            Enter             Erase             Enter Erase         Erase
         Embedded           Suspend         Suspend Program        Resume

           Erasing

    WE#                 Erase  Erase Suspend                Erase  Erase Suspend  Erase                           Erase
                                     Read                 Suspend        Read                                   Complete
                                                          Program

    DQ6

    DQ2

Note: The system may use OE# or CE# to toggle DQ2 and DQ6. DQ2 toggles only when read at an address within the
erase-suspended sector.

                                                          Figure 18. DQ2 vs. DQ6

Temporary Sector Unprotect

    Parameter

JEDEC    Std. Description                                          All Speed Options                                      Unit

         tVIDR VID Rise and Fall Time (See Note)             Min                  500                                     ns

         tRSP     RESET# Setup Time for Temporary Sector     Min                  4                                       s
                  Unprotect

Note: Not 100% tested.

                  12 V

         RESET#

                  0 or 5 V                                                                                      0 or 5 V

                               tVIDR                                                                     tVIDR
                                                  Program or Erase Command Sequence

         CE#

             WE#                      tRSP
         RY/BY#

                            Figure 19. Temporary Sector Unprotect Timing Diagram

38                                                Am29F160D        Am29F160D_00_D6 November 2, 2006
                                          DATA SHEET

AC CHARACTERISTICS

                     VID
                     VIH

  RESET#

SA, A6,                           Valid*                           Valid*                         Valid*
A1, A0                                                             Verify                       Status
               Sector Protect/Unprotect                             40h
   Data
               60h                60h
    CE#
   WE#   1 s                              Sector Protect: 150 s
                                          Sector Unprotect: 15 ms

       OE#

Note: For sector protect, A6 = 0, A1 = 1, A0 = 0. For sector unprotect, A6 = 1, A1 = 1, A0 = 0.
                                                  Figure 20. Sector Protect/Unprotect
                                                                 Timing Diagram

November 2, 2006 Am29F160D_00_D6          Am29F160D                                                       39
                                    DATA SHEET

AC CHARACTERISTICS
Alternate CE# Controlled Erase/Program Operations

    Parameter                                                                    Speed Options

    JEDEC      Std.    Description                                               70, 75      90  Unit

    tAVAV       tWC    Write Cycle Time (Note 1)                            Min  70          90  ns
    tAVEL       tAS    Address Setup Time
    tELAX       tAH    Address Hold Time                                    Min          0       ns
    tDVEH       tDS    Data Setup Time
    tEHDX       tDH    Data Hold Time                                       Min  45          45  ns
               tOES    Output Enable Setup Time
    tGHEL              Read Recovery Time Before Write                      Min  30          45  ns
               tGHEL   (OE# High to WE# Low)
                                                                            Min          0       ns

                                                                            Min          0       ns

                                                                            Min          0       ns

     tWLEL       tWS   WE# Setup Time                                       Min          0       ns
     tEHWH       tWH   WE# Hold Time
     tELEH        tCP  CE# Pulse Width                                      Min          0       ns
     tEHEL       tCPH  CE# Pulse Width High
                                                                            Min  35          45  ns
    tWHWH1     tWHWH1  Programming Operation
                       (Note 2)                                             Min          20      ns

                                                         Byte               Typ          7
                                                         Word
                                                                                                 s

                                                                            Typ          12

    tWHWH2     tWHWH2 Sector Erase Operation (Note 2)                       Typ          1       sec

Notes:
1. Not 100% tested.

2. See Erase and Programming Performance, on page 42 for more information.

40                                            Am29F160D                     Am29F160D_00_D6 November 2, 2006
                                         DATA SHEET

AC CHARACTERISTICS

             555 for program      PA for program
             2AA for erase        SA for sector erase
                                  555 for chip erase
                                                                          Data# Polling
Addresses                                                                                   PA

       WE#          tWC           tAS
        OE#
        CE#                                     tAH
       Data
  RESET#            tWH

                                  tGHEL

                                  tCP                        tWHWH1 or 2
                                                       tBUSY
                    tWS           tCPH

                                  tDS
                                      tDH

                                                                          DQ7# DOUT

             tRH                  A0 for program PD for program

                                  55 for erase       30 for sector erase

                                                     10 for chip erase

                     RY/BY#

Notes:
1. PA = Program Address, PD = Program Data, SA = Sector Address, DQ7# = Complement of Data Input, DOUT = Array Data.
2. Figure indicates the last two bus cycles of the command sequence, with the device in word mode.

                               Figure 21. Alternate CE# Controlled Write Operation Timings

November 2, 2006 Am29F160D_00_D6                Am29F160D                                       41
                                                     DATA SHEET

ERASE AND PROGRAMMING PERFORMANCE

Parameter                                            Typ (Note 1)  Max (Note 3)     Unit                     Comments
                                                           1.0             8
Sector Erase Time                                          25                                s  Excludes 00h programming prior
Chip Erase Time (Note 2)                                    7            300
Byte Programming Time                                      11            360                 s  to erasure (Note 4)
Word Programming Time                                      15             45
                                                           12             35        s
Chip Programming Time
(Note 2)                                                                            s          Excludes system level overhead

                          Byte Mode                                                          s  (Note 5)
                          Word Mode
                                                                                             s

Notes:
1. Typical program and erase times assume the following conditions: 25C, 5.0 V VCC, 1,000,000 cycles. Additionally,

    programming typicals assume checkerboard pattern.

2. Under worst case conditions of 90C, VCC = 4.5 V, 1,000,000 cycles.
3. The typical chip programming time is considerably less than the maximum chip programming time listed, since most bytes

    program faster than the maximum program times listed.

4. In the pre-programming step of the Embedded Erase algorithm, all bytes are programmed to 00h before erasure.

5. System-level overhead is the time required to execute the four-bus-cycle sequence for the program command. See Table 9
    for further information on command definitions.

6. The device has a guaranteed minimum erase and
    program cycle endurance of 1,000,000 cycles.

LATCHUP CHARACTERISTICS                                                             Min                           Max
                                                                                  1.0 V                        12.5 V
                                            Description                           1.0 V                     VCC + 1.0 V
Input voltage with respect to VSS on all pins except I/O pins                   100 mA                      +100 mA
(including A9, OE#, and RESET#)
Input voltage with respect to VSS on all I/O pins
VCC Current

Includes all pins except VCC. Test conditions: VCC = 5.0 V, one pin at a time.

TSOP AND SO PIN CAPACITANCE

Parameter Symbol          Parameter Description                                  Test Setup          Typ     Max            Unit
                                                                                   VIN = 0
     CIN                      Input Capacitance                                   VOUT = 0                6  7.5            pF
    COUT                    Output Capacitance                                     VIN = 0
    CIN2                  Control Pin Capacitance                                                    8.5     12             pF

                                                                                                     7.5     9              pF

Notes:
1. Sampled, not 100% tested.

2. Test conditions TA = 25C, f = 1.0 MHz.

DATA RETENTION                                                     Test Conditions              Min                  Unit
                                                                          150C
                                          Parameter                       125C                 10                   Years

Minimum Pattern Data Retention Time

                                                                                                20                   Years

42                                                   Am29F160D                                  Am29F160D_00_D6 November 2, 2006
                                                               DATA SHEET

PHYSICAL DIMENSIONS
TS 048--48-Pin Standard Thin Small Outline Package

                                                                           Dwg rev AA; 10/99

November 2, 2006 Am29F160D_00_D6  Am29F160D                                                   43
    DATA SHEET

REVISION SUMMARY                                         Revision C (November 16, 1999)

Revision A (January 1999)                                AC Characteristics--Figure 14. Program
                                                         Operations Timing and Figure 15. Chip/Sector
Initial release.                                         Erase Operations
                                                         Deleted tGHWL and changed OE# waveform to start at
Revision B (June 14, 1999)                               high.
                                                         Physical Dimensions
Global                                                   Replaced figures with more detailed illustrations.
Expanded data sheet into document with full specifica-
tions.                                                   Revision D (December 4, 2000)
Deleted the 55 ns speed options.
Distinctive Characteristics                              Removed Advance Information status from document.
In the Ultra Low Power Consumption bullets, changed      Ordering Information
the typical current to match the DC specifications       Deleted optional processing.
(CMOS Compatible) table.                                 Table 9, Command Definitions
                                                         In Note 5, changed the lower address bit in don't care
Revision B+1 (July 7, 1999)                              range to A11.
                                                         Table 11, Test Specifications
Connection Diagrams                                      Changed capacitive loading on 70 ns speed option to
Corrected the signals on pins 39 and 40 of the reverse   30 pF.
TSOP package.
                                                         Revision D+1 (November 18, 2003)
Revision B+2 (July 14, 1999)
                                                         Global
Global                                                   Added "70" speed option (70 ns, VCC = 5.0 V 10%).
Changed the VCC operating range of the 70 ns speed
option to 5.0 V 5%. Deleted all references to uniform  Revision D+2 (October 29, 2004)
sector.
Command Definitions table                                Added Pb-Free option.
In Note 7, added a reference to CFI query mode.
                                                         Revision D+3 (April 4, 2005)
Revision B+3 (July 30, 1999)
                                                         Distinctive Characteristics
Global                                                   Changed m process technology number.
Changed the part number designator for the 70 ns         Changed terminology in WP# input pin description.
speed option to 75 (with VCC rated at 5.0 V 5%).       Global
DC Characteristics                                       Changed WP# terminology throughout the data sheet.
TTL/NMOS Compatible table: Changed the maximum
current specification for ICC2 to 50 mA.                 Revision D4 (December 23, 2005)

Revision B+4 (September 10, 1999)                        Global
                                                         Deleted reverse TSOP package option and 120 ns
Device Bus Operations                                    speed option.
Write Protect (WP#): Clarified explanatory text.
Command Definitions                                      Revision D5 (May 19, 2006)
Autoselect Command Sequence: Added text and table
explaining effect of WP# input on autoselect code        Added "Not recommended for new designs" note.
output for 16 Kbyte boot sector.                         AC Characteristics
                                                         Changed tBUSY specification to maximium value.

                                                         Revision D6 (November 2, 2006)

                                                         Deleted "Not recommended for new designs" note.

44  Am29F160D                                            Am29F160D_00_D6 November 2, 2006
                                  DATA SHEET

Colophon

The products described in this document are designed, developed and manufactured as contemplated for general use, including without limita-
tion, ordinary industrial use, general office use, personal use, and household use, but are not designed, developed and manufactured as con-
templated (1) for any use that includes fatal risks or dangers that, unless extremely high safety is secured, could have a serious effect to the
public, and could lead directly to death, personal injury, severe physical damage or other loss (i.e., nuclear reaction control in nuclear facility,
aircraft flight control, air traffic control, mass transport control, medical life support system, missile launch control in weapon system), or (2) for
any use where chance of failure is intolerable (i.e., submersible repeater and artificial satellite). Please note that Spansion Inc. will not be liable
to you and/or any third party for any claims or damages arising in connection with above-mentioned uses of the products. Any semiconductor
devices have an inherent chance of failure. You must protect against injury, damage or loss from such failures by incorporating safety design
measures into your facility and equipment such as redundancy, fire protection, and prevention of over-current levels and other abnormal operating
conditions. If any products described in this document represent goods or technologies subject to certain restrictions on export under the Foreign
Exchange and Foreign Trade Law of Japan, the US Export Administration Regulations or the applicable laws of any other country, the prior au-
thorization by the respective government entity will be required for export of those products.

Trademarks

Copyright 2006 Spansion Inc. All Rights Reserved. Spansion, the Spansion logo, MirrorBit, ORNAND, HD-SIM, and combinations thereof are
trademarks of Spansion Inc. Other names are for informational purposes only and may be trademarks of their respective owners.

Copyright 2000-2006 Advanced Micro Devices, Inc. All rights reserved. AMD, the AMD logo, and combinations thereof are registered trade-
marks of Advanced Micro Devices, Inc. ExpressFlash is a trademark of Advanced Micro Devices, Inc. Product names used in this publication are
for identification purposes only and may be trademarks of their respective companies

November 2, 2006 Am29F160D_00_D6  Am29F160D   45
This datasheet has been downloaded from:
             www.EEworld.com.cn

                 Free Download
           Daily Updated Database
      100% Free Datasheet Search Site
  100% Free IC Replacement Search Site
     Convenient Electronic Dictionary

               Fast Search System
             www.EEworld.com.cn

                                                 All Datasheets Cannot Be Modified Without Permission
                                                                Copyright Each Manufacturing Company
新增数据表(2021-06-17):    180-044J06-19-11-8S 180-044J06-19-11-8P 180-044J06-17-8-8S 180-044J06-15-97-8S 180-044J06-17-8-8P 180-044J06-15-5-8P 180-044J06-13-4-8S 180-044J06-15-97-8P 180-044J06-11-2-8S 180-044J06-13-4-8P 180-044J06-15-5-8S 180-044J06-11-2-8P 180-044B07-25-29-8S 180-044B07-25-20-8S 180-044B07-25-29-8P 180-044B07-25-20-8P 180-044B07-23-99-8P 180-044B07-23-99-8S 180-044B07-23-21-8S 180-044B07-23-21-8P 180-044B07-21-16-8P 180-044B07-21-16-8S 180-044B07-19-11-8S 180-044B07-19-11-8P 180-044B07-17-8-8S 180-044B07-17-8-8P 180-044B07-15-97-8S 180-044B07-15-97-8P 180-044B07-15-5-8P 180-044B07-15-5-8S 180-044B07-13-4-8P 180-044B07-13-4-8S 180-044B07-11-2-8S 180-044B07-11-2-8P 180-044B06-25-29-8P 180-044B06-25-29-8S 180-044B06-25-20-8S 180-044B06-25-20-8P 180-044B06-23-99-8S 180-044B06-23-99-8P 180-044B06-23-21-8P 180-044B06-23-21-8S 180-044B06-21-16-8P 180-044B06-21-16-8S 180-044B06-19-11-8S 180-044B06-17-8-8S 180-044B06-19-11-8P 180-044B06-17-8-8P 180-044B06-15-97-8P 180-044B06-15-97-8S 180-044B06-13-4-8S 180-044B06-13-4-8P 180-044B06-15-5-8S 180-044B06-15-5-8P 180-044B06-11-2-8S 180-044B06-11-2-8P 180-043C 18-6AWG 17JE-13370-37-FA 17JE-13250-37-FA 17JE-13370-37(D2A)-FA 17JE-13250-37(D2A)-FA 17JE-13150-37(D2A)-FA 17JE-13150-37-FA 17JE-13090-37(D2A)-FA 17JE-13090-37-FA 17HE-R13150-85-FA 17JE 17HE-R13150-84-FA 17HE-R13150-86-FA 17HE-R13150-83-FA 17HE-R13150-82-FA 17HE-R13150-81-FA 17HE-R13150-80-FA 17HE-R13150-76-FA 17HE-R13150-74-FA 17HE-R13150-75-FA 17HE-R13150-72-FA 17HE-R13150-70-FA 17HE-C13150-85-FA
小广播

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z
搜索索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2021 EEWORLD.com.cn, Inc. All rights reserved