电子工程世界电子工程世界电子工程世界

产品描述

搜索
 

ADC0844BCJ

器件型号:ADC0844BCJ
器件类别:半导体    逻辑   
厂商名称:National Semiconductor(TI )
厂商官网:http://www.ti.com
下载文档

器件描述

8-CH 8-BIT SUCCESSIVE APPROXIMATION ADC, PARALLEL ACCESS, PDIP24

8通道 8位 逐次逼近型模数转换器, 并行存取, PDIP24

参数
参数名称属性值
端子数量24
最大工作温度70 Cel
最小工作温度0.0 Cel
额定供电电压5 V
最大转换时间60 uS
最大线性误差0.3906 %
最大限制模拟输入电压5 V
最小限制模拟输入电压0.0 V
加工封装描述0.300 INCH, PLASTIC, DIP-24
状态ACTIVE
工艺CMOS
包装形状RECTANGULAR
包装尺寸IN-LINE
端子形式THROUGH-HOLE
端子间距2.54 mm
端子涂层TIN LEAD
端子位置DUAL
包装材料PLASTIC/EPOXY
温度等级COMMERCIAL
采样率0.0330 MHz
输出格式PARALLEL, 8 BITS
转换器的类型SUCCESSIVE APPROXIMATION
位数8
输出位编码BINARY
模拟通道数8

ADC0844BCJ器件文档内容

                                                                                                     June 1999                           ADC0844/ADC0848 8-Bit P Compatible A/D Converters with Multiplexer Options

ADC0844/ADC0848
8-Bit P Compatible A/D Converters with Multiplexer
Options

General Description                                                        Features

The ADC0844 and ADC0848 are CMOS 8-bit successive ap-                      n Easy interface to all microprocessors
proximation A/D converters with versatile analog input multi-              n Operates ratiometrically or with 5 VDC
plexers. The 4-channel or 8-channel multiplexers can be
software configured for single-ended, differential or                         voltage reference
pseudo-differential modes of operation.                                    n No zero or full-scale adjust required
                                                                           n 4-channel or 8-channel multiplexer with address logic
The differential mode provides low frequency input common                  n Internal clock
mode rejection and allows offsetting the analog range of the               n 0V to 5V input range with single 5V power supply
converter. In addition, the A/D's reference can be adjusted                n 0.3" standard width 20-pin or 24-pin DIP
enabling the conversion of reduced analog ranges with 8-bit                n 28 Pin Molded Chip Carrier Package
resolution.
                                                                           Key Specifications                              8 Bits
The A/Ds are designed to operate from the control bus of a                                           1/2 LSB and 1 LSB
wide variety of microprocessors. TRI-STATE output latches                 n Resolution
that directly drive the data bus permit the A/Ds to be config-             n Total Unadjusted Error                        5 VDC
ured as memory locations or I/O devices to the microproces-                n Single Supply                               15 mW
sor with no interface logic necessary.                                     n Low Power
                                                                           n Conversion Time                               40 s

Block and Connection Diagrams

   *ADC0848 shown in DIP Package CH5-CH8 not included on the ADC0844                                 DS005016-1

     TRI-STATE is a registered trademark of National Semiconductor Corp.                                              www.national.com

1999 National Semiconductor Corporation DS005016
Block and Connection Diagrams (Continued)

Molded Chip Carrier Package                                                Dual-In-Line Package      Dual-In-Line Package

                                                                                         DS005016-2

                                                                             Top View

                                                    DS005016-29                                                                                                DS005016-30

           Top View                                                                                                     Top View
See Ordering Information
                                                                                                            Package
Ordering Information                                                                                         Outline
                                                                                                              N20A
                     Temperature                                 Total Unadjusted Error     MUX           Molded Dip
                         Range                                                           Channels             N24C
                                                                 1/2 LSB    1 LSB                       Molded Dip
                  0C to +70C                                                                4
                                                                             ADC0844CCN                        J20A
                   -40C to +85C                                                                             Cerdip
                                                                 ADC0848BCN                      8             V28A
                                                                                                     Molded Chip Carrier
                                                                             ADC0848CCN

                                                                 ADC0844BCJ                      4

                                                                             ADC0844CCJ

                                                                 ADC0848BCV                      8

                                                                             ADC0848CCV

www.national.com                                                             2
Absolute Maximum Ratings (Notes 1, 2)                           Lead Temperature                                 260C
                                                                   (Soldering, 10 seconds)                       300C
If Military/Aerospace specified devices are required,              Dual-In-Line Package (Plastic)
please contact the National Semiconductor Sales Office/            Dual-In-Line Package (Ceramic)                215C
Distributors for availability and specifications.                  Molded Chip Carrier Package                   220C
                                                                      Vapor Phase (60 seconds)
Supply Voltage (VCC)                                  6.5V            Infrared (15 seconds)
Voltage
                                         -0.3V to +15V          Operating Conditions (Notes 1, 2)
   Logic Control Inputs            -0.3V to VCC+0.3V
   At Other Inputs and Outputs                                  Supply Voltage (VCC)                   4.5 VDC to 6.0 VDC
Input Current at Any Pin (Note 3)                    5 mA       Temperature Range                           TMINTATMAX
Package Input Current (Note 3)                      20 mA                                                     0CTA70C
Storage Temperature                   -65C to +150C              ADC0844CCN, ADC0848BCN,
Package Dissipation at TA=25C                   875 mW            ADC0848CCN                              -40CTA85C
ESD Susceptibility (Note 4)                                        ADC0844BCJ, ADC0844CCJ,
                                                     800V          ADC0848BCV, ADC0848CCV

Electrical Characteristics

The following specifications apply for VCC = 5 VDC unless otherwise specified.Boldface limits apply from TMIN to TMAX; all
other limits TA = Tj = 25C.

                                                             ADC0844BCJ                      ADC0844CCN
                                                             ADC0844CCJ            ADC0848BCN, ADC0848CCN
                                                                                   ADC0848BCV, ADC0848CCV
                                                                                                                 Limit
               Parameter           Conditions        Typ        Tested    Design   Typ       Tested    Design    Units
                                                   (Note 5)      Limit     Limit
                                                                                   (Note 5)  Limit     Limit

                                                                (Note 6) (Note 7)            (Note 6)  (Note 7)

CONVERTER AND MULTIPLEXER CHARACTERISTICS

Maximum Total                      VREF=5.00 VDC
Unadjusted Error                   (Note 8)

ADC0844BCN, ADC0848BCN, BCV                                                                  1/2      1/2      LSB

ADC0844CCN, ADC0848CCN, CCV                                                                        1  1        LSB

ADC0844CCJ                                                      1                                               LSB

Minimum Reference                                  2.4          1.1                2.4       1.2       1.1       k

Input Resistance

Maximum Reference                                  2.4          5.9                2.4       5.4       5.9       k

Input Resistance

Maximum Common-Mode                (Note 9)                     VCC+0.05                     VCC+0.05 VCC+0.05              V
Input Voltage

Minimum Common-Mode                (Note 9)                  GND-0.05                        GND-0.05 GND-0.05              V

Input Voltage

DC Common-Mode Error               Differential Mode 1/16      1/4               1/16     1/4      1/4      LSB

Power Supply Sensitivity           VCC=5V5%       1/16        1/8               1/16     1/8      1/8      LSB
Off Channel Leakage
                                   (Note 10)

Current                            On Channel=5V,               -1                           -0.1      -1        A

                                   Off Channel=0V

                                   On Channel=0V,               1                            0.1       1         A

                                   Off Channel=5V

DIGITAL AND DC CHARACTERISTICS

VIN(1), Logical "1" Input          VCC=5.25V                    2.0                          2.0       2.0                  V

Voltage (Min)

VIN(0), Logical "0" Input          VCC=4.75V                    0.8                          0.8       0.8                  V

Voltage (Max)

IIN(1), Logical "1" Input          VIN=5.0V        0.005        1                  0.005               1         A
Current (Max)

IIN(0), Logical "0" Input          VIN=0V          -0.005       -1                 -0.005              -1        A
Current (Max)

VOUT(1), Logical "1"               VCC=4.75V

Output Voltage (Min)               IOUT=-360 A                 2.4                          2.8       2.4                  V

                                   IOUT=-10 A                  4.5                          4.6       4.5                  V

                                                             3                                         www.national.com
Electrical Characteristics (Continued)

The following specifications  apply  for  VCC     =  5  VDC  unless        otherwise           specified.Boldface  limits    apply  from   TMIN  to  TMAX;  all
other limits TA = Tj = 25C.

                                                                               ADC0844BCJ                                    ADC0844CCN
                                                                               ADC0844CCJ                          ADC0848BCN, ADC0848CCN
                                                                                                                   ADC0848BCV, ADC0848CCV
                                                                                                                                                            Limit
Parameter                                 Conditions               Typ             Tested      Design              Typ       Tested              Design     Units
                                                                 (Note 5)           Limit       Limit
                                                                                                                   (Note 5)  Limit               Limit

                                                                                   (Note 6) (Note 7)                         (Note 6)       (Note 7)

DIGITAL AND DC CHARACTERISTICS

VOUT(0), Logical "0"                  VCC=4.75V                                    0.4                                              0.34         0.4             V
Output Voltage (Max)                  IOUT=1.6 mA
IOUT, TRI-STATE Output                VOUT=0V                       -0.01          -3                              -0.01            -0.3         -3         A
Current (Max)                         VOUT=5V
ISOURCE, Output Source                VOUT=0V                       0.01           3                               0.01             0.3          3          A
Current (Min)
                                                                    -14            -6.5                            -14              -7.5         -6.5       mA

ISINK, Output Sink                    VOUT=VCC                      16             8.0                             16               9.0          8.0        mA
Current (Min)

ICC, Supply Current (Max)             CS =1, VREF                       1          2.5                             1                2.3          2.5        mA

                                      Open

AC Electrical Characteristics

The following specifications apply   for VCC      =  5VDC,   tr  =  tf  =  10  ns  unless      otherwise  specified.     Boldface   limits  apply    from   TMIN
to TMAX; all other limits TA = Tj =  25C.

                                                                                                                             Tested Design

                           Parameter                                               Conditions                      Typ              Limit        Limit Units

                                                                                                                   (Note 5) (Note 6) (Note 7)

tC, Maximum Conversion Time (See Graph)                                                                            30               40           60              s
tW(WR), Minimum WR Pulse Width
tACC, Maximum Access Time (Delay from Falling Edge of                          (Note 11)                           50               150                          ns
RD to Output Data Valid)                                                       CL = 100 pF
                                                                               (Note 11)                           145                           225             ns

t1H, t0H, TRI-STATE Control (Maximum Delay from Rising                         CL = 10 pF, RL = 10k                125                           200             ns
Edge of RD to Hi-Z State)
                                                                               (Note 11)

tWI, tRI, Maximum Delay from Falling Edge of WR or RD to (Note 11)                                                 200              400                          ns

Reset of INTR

tDS, Minimum Data Set-Up Time                                                  (Note 11)                           50               100                          ns
tDH, Minimum Data Hold Time
CIN, Capacitance of Logic Inputs                                               (Note 11)                           0                50                           ns
COUT, Capacitance of Logic Outputs
                                                                                                                   5                                             pF

                                                                                                                   5                                             pF

Note 1: Absolute Maximum Ratings indicate limits beyond which damage to the device may occur. DC and AC electrical specifications do not apply when operating
the device beyond its specified operating conditions.

Note 2: All voltages are measured with respect to the ground pins.

Note 3: When the input voltage (VIN) at any pin exceeds the power supply rails (VIN < V-or VIN > V+) the absolute value of the current at that pin should be limited

to 5 mA or less. The 20 mA package input current limits the number of pins that can exceed the power supply boundaries with a 5 mA current limit to four.

Note 4: Human body model, 100 pF discharged through a 1.5 k resistor.
Note 5: Typicals are at 25C and represent most likely parametric norm.

Note 6: Tested limits are guaranteed to National's AOQL (Average Outgoing Quality Level).

Note 7: Design limits are guaranteed by not 100% tested. These limits are not used to calculate outgoing quality levels.

Note 8: Total unadjusted error includes offset, full-scale, linearity, and multiplexer error.

Note 9: For VIN (-)  VIN(+) the digital output code will be 0000 0000. Two on-chip diodes are tied to each analog input, which will forward-conduct for analog input
voltages one diode drop below ground or one diode drop greater than VCC supply. Be careful during testing at low VCC levels (4.5V), as high level analog inputs (5V)
can cause this input diode to conduct, especially at elevated temperatures, and cause errors for analog inputs near full-scale. The spec allows 50 mV forward bias

of either diode. This means that as long as the analog VIN does not exceed the supply voltage by more than 50 mV, the output code will be correct. To achieve an
absolute 0 VDC to 5 VDC input voltage range will therefore require a minimum supply voltage of 4.950 VDC over temperature variations, initial tolerance and loading.

Note 10: Off channel leakage current is measured after the channel selection.

Note 11: The temperature coefficient is 0.3%/C.

www.national.com                                                               4
Typical Performance Characteristics

Logic Input Threshold                                                            Output Current vs  Power Supply Current vs
Voltage vs Supply Voltage                                                        Temperature        Temperature

                                                                    DS005016-31                                         DS005016-32               DS005016-33

Linearity Error vs VREF                                                                       Conversion Time vs VSUPPLY

                                                                                 DS005016-34                                         DS005016-35

Conversion Time vs                                                                            Unadjusted Offset Error vs
Temperature                                                                                   VREF Voltage

                                                                                 DS005016-36                                         DS005016-37

                                                                                              5                                                   www.national.com
TRI-STATE Test Circuits and Waveforms                                                                            t1H, CL = 10 pF

                                      t1H

                       DS005016-4                                                                                                                           DS005016-5

                                                                                                     tr = 20 ns  t0H, CL = 10 pF

                  t0H

                                                                                                                                  DS005016-7

                                                                                         DS005016-6  tr = 20 ns

Leakage Current Test Circuit

                                                                                                                 DS005016-8

www.national.com                                                                                     6
Timing Diagrams

                                   Programming New Channel Configuration and Starting a Conversion

                                                                                                               DS005016-9

Note 12: Read strobe must occur at least 600 ns after the assertion of interrupt to guarantee reset of INTR .
Note 13: MA stands for MUX address.

                           Using the Previously Selected Channel Configuration and Starting a Conversion

   DS005016-10

7                                                                                                              www.national.com
ADC0848 Functional Block Diagram

                                     DS005016-11

www.national.com                  8
Functional Description                                               The actual voltage converted is always the difference be-
                                                                     tween an assigned "+" input terminal and a "-" input terminal.
The ADC0844 and ADC0848 contain a 4-channel and                      The polarity of each input terminal of the pair being con-
8-channel analog input multiplexer (MUX) respectively. Each          verted indicates which line the converter expects to be the
MUX can be configured into one of three modes of operation           most positive. If the assigned "+" input is less than the "-" in-
differential, pseudo-differential, and single ended. These           put the converter responds with an all zeros output code.
modes are discussed in the Applications Information Sec-
tion. The specific mode is selected by loading the MUX ad-           A unique input multiplexing scheme has been utilized to pro-
dress latch with the proper address (see Table 1 and Table           vide multiple analog channels. The input channels can be
2). Inputs to the MUX address latch (MA0-MA4) are common             software configured into three modes: differential, single
with data bus lines (DB0-DB4) and are enabled when the RD            ended, or pseudo-differential. Figure 1 shows the three
line is high. A conversion is initiated via the CS and WR lines.     modes using the 4-channel MUX ADC0844. The eight inputs
If the data from a previous conversion is not read, the INTR         of the ADC0848 can also be configured in any of the three
line will be low. The falling edge of WR will reset the INTR         modes. In the differential mode, the ADC0844 channel inputs
line high and ready the A/D for a conversion cycle. The rising       are grouped in pairs, CH1 with CH2 and CH3 with CH4. The
edge of WR, with RD high, strobes the data on the MA0/               polarity assignment of each channel in the pair is inter-
DB0-MA4/DB4 inputs into the MUX address latch to select a            changeable. The single-ended mode has CH1CH4 as-
new input configuration and start a conversion. If the RD line       signed as the positive input with the negative input being the
is held low during the entire low period of WR the previous          analog ground (AGND) of the device. Finally, in the
MUX configuration is retained, and the data of the previous          pseudo-differential mode CH1CH3 are positive inputs ref-
conversion is the output on lines DB0-DB7. After the conver-         erenced to CH4 which is now a pseudo-ground. This
sion cycle (tC  40 s), which is set by the internal clock fre-      pseudo-ground input can be set to any potential within the in-
quency, the digital data is transferred to the output latch and      put common-mode range of the converter. The analog signal
the INTR is asserted low. Taking CS and RD low resets INTR           conditioning required in transducer-based data acquisition
output high and outputs the conversion result on the data            systems is significantly simplified with this type of input flex-
lines (DB0-DB7).                                                     ibility. One converter package can now handle ground refer-
                                                                     enced inputs and true differential inputs as well as signals
Applications Information                                             with some arbitrary reference voltage.

1.0 MULTIPLEXER CONFIGURATION                                        The analog input voltages for each channel can range from
                                                                     50 mV below ground to 50 mV above VCC (typically 5V) with-
The design of these converters utilizes a sampled-data com-          out degrading conversion accuracy.
parator structure which allows a differential analog input to
be converted by a successive approximation routine.

                          TABLE 1. ADC0844 MUX ADDRESSING

   MUX Address         CS WR RD                                            Channel#                        MUX

MA3 MA2 MA1 MA0                                                      CH1 CH2 CH3 CH4 AGND                  Mode

X             L  L  L  L     H                                       +  -

X             L  L  H  L  L  H                                       -  +                                  Differential

X             L  H  L  L     H                                             +         -

X             L  H  H  L     H                                             -         +

L             H  L  L  L     H                                       +                  -

L             H  L  H  L  L  H                                          +               -                  Single-Ended

L             H  H  L  L     H                                             +            -

L             H  H  H  L     H                                                       +  -

H             H  L  L  L     H                                       +               -                     Pseudo-

H             H  L  H  L  L  H                                          +            -                     Differential

H             H  H  L  L     H                                             +         -

X             X  X  X  L  L  L                                             Previous Channel Configuration

X=don't care

                                                                  9                                        www.national.com
Applications Information (Continued)                                      2 Differential

                             4 Single-Ended

                                                         DS005016-12                                      DS005016-13

                  3 Pseudo-Differential                                   Combined

                       DS005016-14                                                        DS005016-15

                       FIGURE 1. Analog Input Multiplexer Options

2.0 REFERENCE CONSIDERATIONS                                              most typical). The time interval between sampling the "+" in-
                                                                          put and then the "-" inputs is 1/2 of a clock period. The
The voltage applied to the reference input of these convert-              change in the common-mode voltage during this short time
ers defines the voltage span of the analog input (the differ-             interval can cause conversion errors. For a sinusoidal
ence between VIN(MAX) and VIN(MIN)) over which the 256                    common-mode signal this error is:
possible output codes apply. The devices can be used in ei-
ther ratiometric applications or in systems requiring absolute                                                                                                                     DS005016-38
accuracy. The reference pin must be connected to a voltage
source capable of driving the minimum reference input resis-              where fCM is the frequency of the common-mode signal,
tance of 1.1 k. This pin is the top of a resistor divider string          Vpeak is its peak voltage value and tC is the conversion time.
used for the successive approximation conversion.                         For a 60 Hz common-mode signal to generate a 1/4 LSB error
                                                                          (5 mV) with the converter running at 40 S, its peak value
In a ratiometric system (Figure 2a), the analog input voltage             would have to be 5.43V. This large a common-mode signal is
is proportional to the voltage used for the A/D reference. This           much greater than that generally found in a well designed
voltage is typically the system power supply, so the VREF pin             data acquisition system.
can be tied to VCC. This technique relaxes the stability re-
quirements of the system reference as the analog input and
A/D reference move together maintaining the same output
code for a given input condition.
For absolute accuracy (Figure 2b), where the analog input
varies between very specific voltage limits, the reference pin
can be biased with a time and temperature stable voltage
source. The LM385 and LM336 reference diodes are good
low current devices to use with these converters.

The maximum value of the reference is limited to the VCC
supply voltage. The minimum value, however, can be quite
small (see Typical Performance Characteristics) to allow di-
rect conversions of transducer outputs providing less than a
5V output span. Particular care must be taken with regard to
noise pickup, circuit layout and system error voltage sources
when operating with a reduced span due to the increased
sensitivity of the converter (1 LSB equals VREF/256).

3.0 THE ANALOG INPUTS

3.1 Analog Differential Voltage Inputs and
Common-Mode Rejection

The differential input of these converters actually reduces
the effects of common-mode input noise, a signal common
to both selected "+" and "-" inputs for a conversion (60 Hz is

www.national.com                                                      10
Applications Information (Continued)

                                                           TABLE 2. ADC0848 MUX Addressing

MUX Address          CS WR RD                                                Channel                         MUX

MA4 MA3 MA2 MA1 MA0            CH1 CH2 CH3 CH4 CH5 CH6 CH7 CH8 AGND                                          Mode

X L L L LL           H+ -

X L L L HL           H- +

X L L H LL           H                                                 +-

X L L H H LLH                                                          -+                                    Differential

X L H L LL           H                                                       +-

X L H L HL           H                                                       -+

X L HH LL            H                                                                         +-

X L H H HL           H                                                                         -+

L H L L LL           H+                                                                                   -

L H L L HL           H         +                                                                          -

L H L H LL           H                                                 +                                  -

L H L H H LLH                                                             +                               - Single-Ended

L HH L LL            H                                                       +                            -

L H H L HL           H                                                                      +             -

L HHH LL             H                                                                         +          -

L H H H HL           H                                                                                 +  -

HH L L LL            H+                                                                                -

H H L L HL           H         +                                                                       -

HH L H LL            H                                                 +                               -     Pseudo-

H H L H H LLH                                                             +                            -     Differential

HHH L LL             H                                                       +                         -

H H H L HL           H                                                                      +          -

HHHH LL              H                                                                         +-

X X X X X LLL                                                          Previous Channel Configuration

3.2 Input Current                                                      put 0000 0000 digital code for this minimum input voltage by
                                                                       biasing any VIN (-) input at this VIN(MIN) value. This is useful
Due to the sampling nature of the analog inputs, short dura-           for either differential or pseudo-differential modes of input
tion spikes of current enter the "+" input and exit the "-" input      channel configuration.
at the clock edges during the actual conversion. These cur-
rents decay rapidly and do not cause errors as the internal            The zero error of the A/D converter relates to the location of
comparator is strobed at the end of a clock period. Bypass             the first riser of the transfer function and can be measured by
capacitors at the inputs will average these currents and               grounding the V- input and applying a small magnitude posi-
cause an effective DC current to flow through the output re-           tive voltage to the V+ input. Zero error is the difference be-
sistance of the analog signal source. Bypass capacitors                tween actual DC input voltage which is necessary to just
should not be used if the source resistance is greater than            cause an output digital code transition from 0000 0000 to
1 k.                                                                   0000 0001 and the ideal 1/2 LSB value (1/2 LSB=9.8 mV for
                                                                       VREF=5.000 VDC).
3.3 Input Source Resistance
                                                                       4.2 Full-Scale
The limitation of the input source resistance due to the DC
leakage currents of the input multiplexer is important. A              The full-scale adjustment can be made by applying a differ-
worst-case leakage current of 1 A over temperature will             ential input voltage which is 1 1/2 LSB down from the desired
create a 1 mV input error with a 1 k source resistance. An             analog full-scale voltage range and then adjusting the mag-
op amp RC active low pass filter can provide both imped-               nitude of the VREF input for a digital output code changing
ance buffering and noise filtering should a high impedance             from 1111 1110 to 1111 1111.
signal source be required.
                                                                       4.3 Adjusting for an Arbitrary Analog Input Voltage
4.0 OPTIONAL ADJUSTMENTS                                               Range

4.1 Zero Error                                                         If the analog zero voltage of the A/D is shifted away from
                                                                       ground (for example, to accommodate an analog input signal
The zero of the A/D does not require adjustment. If the mini-          which does not go to ground), this new zero reference
mum analog input voltage value, VIN(MIN), is not ground, a             should be properly adjusted first. A VIN (+) voltage which
zero offset can be done. The converter can be made to out-             equals this desired zero reference plus 1/2 LSB (where the

                                                                   11                                        www.national.com
Applications Information (Continued)                              reference voltage at the corresponding "-" input should then
                                                                  be adjusted to just obtain the 00HEX to 01HEX code transition.
LSB is calculated for the desired analog span, 1 LSB = ana-
log span/256) is applied to selected "+" input and the zero

                  a) Ratiometric  DS005016-16
                                                                                                                                                                                                  DS005016-17

                                                                           b) Absolute with a Reduced Span
                                     FIGURE 2. Referencing Examples

The full-scale adjustment should be made [with the proper         The VREF (or VCC) voltage is then adjusted to provide a code
                                                                  change from FEHEX to FFHEX. This completes the adjust-
VIN (-) voltage applied] by forcing a voltage to the VIN (+) in-  ment procedure.
put which is given by:
                                                                  For an example see the Zero-Shift and Span Adjust circuit
                                                                  below.

where VMAX=the high end of the analog input range and
VMIN=the low end (the offset zero) of the analog range. (Both

are ground referenced.)

                                  Zero-Shift and Span Adjust (2VVIN5V)

www.national.com                                                                                                                  DS005016-18

                                                                  12
Applications Information (Continued)

                                                            Differential Voltage Input 9-Bit A/D

                                                                                                  DS005016-19

                  Span Adjust (0VVIN3V)

                                                                                                  DS005016-20

                  Protecting the Input

                                                                                                  DS005016-21

Diodes are 1N914

                  13                                                                                           www.national.com
Applications Information (Continued)

                                                                 High Accuracy Comparators

DO=all 1s if VIN(+)>VIN(-)                                                                                                       DS005016-22
DO=all 0s if VIN(+)

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z
搜索索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2021 EEWORLD.com.cn, Inc. All rights reserved