电子工程世界电子工程世界电子工程世界

产品描述

搜索
 

5962-8957202KYA

器件型号:5962-8957202KYA
器件类别:光电子/LED   
厂商名称:HP(Keysight)
厂商官网:http://www.semiconductor.agilent.com/
下载文档 在线购买

5962-8957202KYA在线购买

供应商 器件名称 价格 最低购买 库存  
5962-8957202KYA - - 点击查看 点击购买

器件描述

2 CHANNEL LOGIC OUTPUT OPTOCOUPLER, 10 Mbps

参数
参数名称属性值
额定数据速率10 MBps
最小工作温度-55 Cel
最大工作温度125 Cel
加工封装描述HERMETIC SEALED, DIP-16
each_compliYes
欧盟RoHS规范Yes
状态Active
光电器件类型LOGIC IC OUTPUT OPTOCOUPLER
结构COMPLEX
forward_current_max0.0600 A
最大绝缘电压1500 V
jesd_609_codee4
安装特点THROUGH HOLE MOUNT
元件数量2
_state_current_max0.0250 A
wer_dissipation_max0.0400 W
额定响应时间3.00E-8 s
sub_categoryOptocoupler - IC Outputs
最小供电电压4.5 V
额定供电电压5 V
端子涂层NICKEL GOLD
dditional_featureOPEN COLLECTOR, HIGH RELIABILITY

5962-8957202KYA器件文档内容

Dual Channel Line Receiver                                  HCPL-1930
Hermetically Sealed                                         HCPL-1931
Optocoupler                                                 HCPL-193K
                                                            5962-89572
Technical Data
                                                            Description
Features                      Applications
                                                            The HCPL-193X devices are dual
Dual Marked with Device      Military and Space          channel, hermetically sealed,
  Part Number and DSCC         High Reliability Systems    high CMR, line receiver optocoup-
  Standard Microcircuit       Isolated Line Receiver      lers. The products are capable of
  Drawing                      Simplex/Multiplex Data      operation and storage over the
                                                            full military temperature range
Manufactured and Tested on    Transmission                and can be purchased as either a
  a MIL-PRF-38534 Certified    Computer-Peripheral         standard product or with full
  Line                                                      MIL-PRF-38534 Class Level H or
                                Interface                   K testing, or from the DSCC
QML-38534, Class H and       Microprocessor System       Standard Microcircuit Drawing
  Class K                                                   (SMD) 5962-89572. This is a
                                Interface                   sixteen pin DIP which may be
Hermetically Sealed 16-pin   Harsh Environmental         purchased with a variety of lead
  Dual In-Line Package                                      bend and plating options. See
                                Environments                selection guide table for details.
Performance Guaranteed       Digital Isolation for A/D,  Standard Microcircuit Drawing
  Over -55C to +125C                                      (SMD) parts are available for each
                                 D/A Conversion             lead style.
High Speed 10 Mb/s         Current Sensing
                               Instrument Input/Output     Functional Diagram
Accepts a Broad Range of
  Drive Conditions              Isolation
                               Ground Loop Elimination
Adaptive Line Termination    Pulse Transformer
  Included
                                Replacement
Internal Shield Provides
  Excellent Common Mode       Truth Table
  Rejection

External Base Lead Allows
  "LED Peaking" and LED
  Current Adjustment

1500 Vdc Withstand Test
  Voltage

High Radiation Immunity

HCPL-2602 Function
  Compatibility

Reliability Data Available

The connection of a 0.1 F bypass capacitor between pins 15 and 10 is recommended.

CAUTION: It is advised that normal static precautions be taken in handling and assembly of this component to
prevent damage and/or degradation which may be induced by ESD.
                                                                        2

All devices are manufactured and    clamps the line voltage and         DC specifications are compatible
tested on a MIL-PRF-38534           regulates the LED current so line   with TTL logic and are guaranteed
certified line and are included in  reflections do not interfere with   from -55C to +125C allowing
the DSCC Qualified Manufac-         circuit performance. The regulator  trouble-free interfacing with
turers List QML-38534 for Hybrid    allows a typical LED current of     digital logic circuits. An input
Microcircuits.                      12.5 mA before it starts to shunt   current of 10 mA will sink a six
                                    excess current. The output of the   gate fan-out (TTL) at the output
Each unit contains two indepen-     detector IC is an open collector    with a typical propagation delay
dent channels, consisting of a      Schottky clamped transistor. An     from input to output of only
GaAsP light emitting diode, an      enable input gates the detector.    45 nsec.
input current regulator, and an     The internal detector shield
integrated high gain photon         provides a guaranteed common
detector. The input regulator       mode transient immunity specifi-
serves as a line termination for    cation of +1000 V/sec.
line receiver applications. It

Selection GuidePackage Styles and Lead
Configuration Options

Agilent Part # and Options          HCPL-1930
Commercial                          HCPL-1931
MIL-PRF-38534 Class H               HCPL-193K
MIL-PRF-38534 Class K               Gold
Standard Lead Finish                Option #200
Solder Dipped                       Option #100
Butt Joint/Gold Plate               Option #300
Gull Wing/Soldered                  Option #600
Crew Cut/Gold Plate
Class H SMD Part #                  5962-
Prescript for all below             8957201EX
Either Gold or Soldered             8957201EC
Gold Plate                          8957201EA
Solder Dipped                       8957201YC
Butt Joint/Gold Plate               8957201YA
Butt Joint/Soldered                 8957201XA
Gull Wing/Soldered                  Available
Crew Cut/Gold Plate                 Available
Crew Cut/Soldered
Class K SMD Part #                  5962-
Prescript for all below             8957202KEX
Either Gold or Soldered             8957202KEC
Gold Plate                          8957202KEA
Solder Dipped                       8957202KYC
Butt Joint/Gold Plate               8957202KYA
Butt Joint/Soldered                 8957202KXA
Gull Wing/Soldered
                                                                                                         3

Outline Drawings                                                                           4.45 (0.175)     8.13 (0.320)
                                                                                               MAX.             MAX.
16 Pin DIP Through Hole, 2 Channels
                                                                                  3.81 (0.150)               0.20 (0.008)
                                                                   20.06 (0.790)      MIN.                   0.33 (0.013)
                                                                   20.83 (0.820)
                                                0.89 (0.035)                                                7.36 (0.290)
                                                1.65 (0.065)                                                7.87 (0.310)

                0.51 (0.020)
                     MIN.

                            2.29 (0.090)                                          0.51 (0.020)
                            2.79 (0.110)                                              MAX.

                            NOTE: DIMENSIONS IN MILLIMETERS (INCHES).

Device Marking

Agilent DESIGNATOR          A QYYWWZ                COMPLIANCE INDICATOR,*
                              XXXXXX                DATE CODE, SUFFIX (IF NEEDED)
               Agilent P/N   XXXXXXX
             DSCC SMD*       XXX XXX                COUNTRY OF MFR.
             DSCC SMD*            50434             Agilent CAGE CODE*

                 PIN ONE/
               ESD IDENT

                            * QUALIFIED PARTS ONLY
                                                                                    4

Hermetic Optocoupler Options

Option                                                   Description

100 Surface mountable hermetic optocoupler with leads trimmed for butt joint assembly. This option
           is available on commercial and hi-rel product.

        0.51 (0.020)                                                            4.32 (0.170)   0.20 (0.008)
            MIN.                                                                    MAX.       0.33 (0.013)

                                                                     1.14 (0.045)             7.36 (0.290)
                                                                     1.40 (0.055)             7.87 (0.310)

                                           2.29 (0.090)  0.51 (0.020)
                                           2.79 (0.110)      MAX.

200 Lead finish is solder dipped rather than gold plated. This option is available on commercial and
           hi-rel product. DSCC Drawing part numbers contain provisions for lead finish.

300 Surface mountable hermetic optocoupler with leads cut and bent for gull wing assembly. This
           option is available on commercial and hi-rel product. This option has solder dipped leads.

                                                                      4.57 (0.180)                           4.57 (0.180)
                                                                          MAX.                                   MAX.

        0.51 (0.020)                                                 1.40 (0.055)  5 MAX.     0.20 (0.008)
            MIN.                                                     1.65 (0.065)              0.33 (0.013)

                                                         0.51 (0.020)                         9.65 (0.380)
                                                             MAX.                             9.91 (0.390)

                      2.29 (0.090)
                      2.79 (0.110)

600 Surface mountable hermetic optocoupler with leads trimmed for butt joint assembly. This option
           is available on commercial and hi-rel product. Contact factory for the availability of this option
           on DSCC part types.

        0.51 (0.020)                       2.29 (0.090)                    3.81 (0.150)        0.20 (0.008)
            MIN.                           2.79 (0.110)                         MIN.           0.33 (0.013)

                                                         1.14 (0.045)                         7.36 (0.290)
                                                         1.25 (0.049)                         7.87 (0.310)

Note: Dimensions in millimeters (inches).
                                                                                                    5

Absolute Maximum Ratings

Storage Temperature ................................................. -65C to +150C
Operating Temperature ............................................... -55C to +125C
Lead Solder Temperature ................................................ 260C for 10 s

                                                          1.6 mm below seating plane
Forward Input Current II (each channel) ................................. 60 mA2
Reverse Input Current ................................................................. 60 mA
Supply Voltage VCC ....................................... 7 V (1 Minute Maximum)
Enable Input Voltage VE (each channel) ...................................... 5.5 V

                                          Not to exceed VCC by more than 500 mV
Output Collector Current IO (each channel) ............................. 25 mA
Output Collector Power Dissipation (each channel) ................... 40 mW
Output Collector Voltage VO (each channel) ................................... 7 V
Total Package Power Dissipation .............................................. 564 mW
Input Power Dissipation (each channel) ................................... 168 mW

Schematic

                                 A 0.1 F BYPASS CAPACITOR
                                 MUST BE CONNECTED BETWEEN

                                 PINS 10 AND 15 (SEE NOTE 1).

ESD Classification

(MIL-STD-883, Method 3015) .............................................. (), Class 1

Recommended Operating Conditions

Parameter                   Symbol Min. Max. Units

Input Current, Low Level    IIL   0    250 A
Input Current, High Level*
Supply Voltage, Output      IIH  12.5  60                      mA
High Level Enable Voltage
Low Level Enable Voltage    VCC  4.5   5.5                     V
Fan Out (@ RL = 4 k)
                            VEH  2.0   VCC                     V

                            VEL   0    0.8                     V

                            N          5                       TTL

                                            Loads

Operating Temperature       TA   -55   125                     C

*12.5 mA condition permits at least 20% guardband for optical coupling variation. Initial
switching threshold is 10 mA or less.
                                                                   6

Electrical Specifications TA = -55C to 125C unless otherwise stated. See note 15.

                                                     Group A       Limits

                                                     Sub-

Parameter          Symbol  Test Conditions           groups Min. Typ.* Max. Units Fig. Note

High Level Output  IOH     VCC = 5.5 V, VO = 5.5 V   1, 2, 3       20       250      A  3  3
Current                                              1, 2, 3
Low Level                  II = 250 A, VE = 2.0 V   1, 2, 3
Output Voltage                                       1, 2, 3
                   VOL     VCC = 5.5 V; II = 10 mA
Input Voltage
                           VE = 2.0 V,                             0.3      0.6      V   1  3
Input Reverse
Voltage                    IOL (Sinking) = 10 mA

                              II = 10 mA                           2.2      2.6
                   VI
                                                                                     V   2  3
                              II = 60 mA
                                                                   2.35 2.75

                   VR      IR = 10 mA                              0.8 1.10          V      3

Low Level Enable   IEL     VCC = 5.5 V, VE = 0.5 V   1, 2, 3       -1.45 -2.0 mA            3
Current

High Level Enable  VEH                               1, 2, 3  2.0                    V      3, 12

Voltage

Low Level Enable   VEL                               1, 2, 3                0.8      V      3

Voltage

High Level         ICCH    VCC = 5.5 V; II = 0,      1, 2, 3       21       28       mA
Supply Current                                       1, 2, 3
                           VE = 0.5 V both channels
Low Level
Supply Current     ICCL    VCC = 5.5 V; II = 60 mA,                27       36   mA

Input-Output               VE = 0.5 V both channels
Insulation
Leakage Current            Relative Humidity = 45%

Propagation Delay  II-O    t = 5 s,                  1                      1        A     4
Time to High
Output Level               VI-O = 1500 Vdc

Propagation Delay                                       9          55       100
Time to Low                                          10, 11
Output Level       tPLH    RL = 510 ; CL = 50 pF,                                    ns 4, 5 3, 5
                                                        9
Common Mode                II = 13 mA,VCC = 5.0 V    10, 11                 140
Transient
Immunity at                                                        60       100
High Output Level
                    tPHL   RL = 510 ; CL = 50 pF,                                    ns 4, 5 3, 6
Common Mode        |CMH|   II = 13 mA, VCC = 5.0 V
Transient          |CML|                                                    120
Immunity at                VCM = 50 V (peak),
Low Output Level           VO (min.) = 2 V,          9, 10, 11 1000 10,000       V/s 8, 9 3, 9,
                           RL = 510 ; II = 0 mA,                                                        14
                           VCC = 5.0 V
                                                     9, 10, 11 1000 10,000       V/s 8, 9 3, 10,
                           VCM = 50 V (peak),                                                           14
                           VO (max.) = 0.8 V,
                           RL = 510 ; II = 10 mA,
                           VCC = 5.0 V

*All typical values are at VCC = 5 V, TA = 25C.
                                                              7

Typical Specifications            Symbol     Typ.   Units           Test Conditions           Fig.  Note

TA = 25C, VCC = 5 V                  RI-O    1012         VI-O = 500 V dc                          3, 13
             Parameter                CI-O    1.7      pF  f = 1 MHz                                3, 13
                                       II-I   0.5      nA
   Resistance (Input-Output)                               45% Relative Humidity,                     11
                                                           VI-I = 500 Vdc, t = 5 s
   Capacitance (Input-Output)                          pF  V = 500 Vdc
                                                       ns
   Input-Input Insulation                                     I-I
   Leakage Current
                                                           f = 1 MHz
Resistance (Input-Input)          R  I-I     1012                                                          11
                                                                                                           11
Capacitance (Input-Input)         C  I-I     0.55                                             6, 7 3, 7

Propagation Delay Time of Enable  tELH       35

from V to V
EH           EL
                                                           RL = 510 , CL = 15 pF,

Propagation Delay Time of Enable  tEHL       35     ns     I = 13 mA, V = 3 V, V = 0 VI       6, 7 3, 8
                                                              EH                  EL

from V to V
EL           EH

Output Rise Time (10-90%)            tr      30     ns                                              3

                                                           RL = 510 , CL = 15 pF, II = 13 mA

Output Fall Time (90-10%)            tf      24     ns                                              3
Input Capacitance
                                   CI        60     pF     f = 1 MHz, VI = 0,                       3

                                                           PINS 1 to 2 or 5 to 6

Notes:
1. Bypassing of the power supply line is required, with a 0.1 F ceramic disc capacitor adjacent to each isolator. The power supply bus

     for the isolators should be separate from the bus for any active loads, otherwise additional bypass capacitance may be needed to
     suppress regenerative feedback via the power supply.
2. Derate linearly at 1.2 mA/C above T = 100C.

                                                                                           A

3. Each channel.
4. Device considered a two terminal device: pins 1 through 8 are shorted together, and pins 9 through 16 are shorted together.
5. The t propagation delay is measured form the 6.5 mA point on the trailing edge of the input pulse to the 1.5 V point on the trailing

                     PLH

     edge of the output pulse.
6. The t propagation delay is measured from the 6.5 mA point on the leading edge of the input pulse to the 1.5 V point on the leading

                     PHL

     edge of the output pulse.
7. The t enable propagation delay is measured from the 1.5 V point on the trailing edge of the enable input pulse to the 1.5 V point

                     ELH

     on the trailing edge of the output pulse.
8. The t enable propagation delay is measured from the 1.5 V point on the leading edge of the enable input pulse to the 1.5 V point

                     EHL

     on the leading edge of the output pulse.
9. CM is the maximum tolerable rate of rise of the common mode voltage to assure that the output will remain in a high logic state, i.e.

                 H

     V > 2.0 V.
            OUT

10. CM is the maximum tolerable rate of fall of the common mode voltage to assure that the output will remain in a low logic state, i.e.
                 L
     V < 0.8 V.
            OUT

11. Measured between adjacent input leads shorted together, i.e. between 1, 2 and 4 shorted together and pins 5, 6 and 8 shorted
     together.

12. No external pull up is required for a high logic state on the enable input.
13. Measured between pins 1 and 2 or 5 and 6 shorted together, and pins 10 through 15 shorted together.
14. Parameters shall be tested as part of device initial characterization and after process changes. Parameters shall be guaranteed to the

     limits specified for all lots not specifically tested.
15. Standard parts receive 100% testing at 25C (Subgroups 1 and 9). Hi-Rel and SMD parts receive 100% testing at 25, 125, and -55C

     (Subgroups 1 and 9, 2 and 10, 3 and 11, respectively).
                                                                             8

Figure 1. Input-Output           Figure 2. Input Characteristics.            Figure 3. High Level Output Current
Characteristics.                                                             vs. Temperature.

Figure 4. Propagation Delay vs.  Figure 5. Test Circuit for t and t .
Temperature.                     PHL                               PLH

Figure 6. Enable Propagation Delay vs. Figure 7. Test Circuit for t and t .
                                 EHL                               ELH
Temperature.
                                                                                                               9

Figure 8. Typical Common Mode
Transient Immunity.

                1                         16        5V
                                 VCC 15
             A  2                                       510
                                          14                   OUTPUT VO
             B  3                         13                   MONITORING
                                          12
IIN             4                         11      0.01 F NODE
                                 GND 10           BYPASS
                5                         9

                6

                7

VIN             8

                         VCM

                      +      

                      PULSE GEN.

Figure 9. Test Circuit for Common
Mode Transient Immunity and Typical
Waveforms.

                                                                                      VCC    VOUT
                                                                                     +5.5 V  +2.6 V

                100

                         1                    16

                         2                    15

                         3                    14

                         4                    13                                              200

                100                                                                           200
                                                                                             0.01 F
                         5                    12
                                                                                                 TA = +125 C
                         6                    11

                        7                    10
    VIN
+5.0 V +                 8                    9

                                                  CONDITIONS: II = 30 mA
                                                                        IO = 10 mA
                                                                        VCC = 5.5 V

Figure 10. Burn In Circuit.
Application Circuits*                                         10

                                             HCPL-193X

Figure A1. Polarity Non-Reversing.

                                             HCPL-193X

Figure A2. Polarity Reversing, Split Phase.
                                                                                                    11

Figure A3. Flop-Flop Configurations.

MIL-PRF-38534 Class H,
Class K, and DSCC SMD
Test Program

Agilent Technologies' Hi-Rel
Optocouplers are in compliance
with MIL-PRF-38534 Class H and
K. Class H and Class K devices
are also in compliance with DSCC
drawing 5962-89572.
Testing consists of 100% screen-
ing and quality conformance
inspection to MIL-PRF-38534.
www.semiconductor.agilent.com
Data subject to change.
Copyright 2000 Agilent Technologies
Obsoletes 5967-5809E
5968-9401E (4/00)
This datasheet has been downloaded from:
             www.EEworld.com.cn

                 Free Download
           Daily Updated Database
      100% Free Datasheet Search Site
  100% Free IC Replacement Search Site
     Convenient Electronic Dictionary

               Fast Search System
             www.EEworld.com.cn

                                                 All Datasheets Cannot Be Modified Without Permission
                                                                Copyright Each Manufacturing Company

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z
搜索索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2021 EEWORLD.com.cn, Inc. All rights reserved