电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索
 

V59C1G01168QBUJ37E

器件型号:V59C1G01168QBUJ37E
器件类别:存储    存储   
厂商名称:ProMOS Technologies Inc
下载文档

器件描述

DDR DRAM, 64MX16, CMOS, PBGA84, GREEN, FBGA-84

参数
参数名称属性值
零件包装代码BGA
包装说明TFBGA,
针数84
Reach Compliance Codecompliant
ECCN代码EAR99
访问模式MULTI BANK PAGE BURST
其他特性AUTO/SELF REFRESH
JESD-30 代码R-PBGA-B84
长度13.65 mm
内存密度1073741824 bit
内存集成电路类型DDR DRAM
内存宽度16
功能数量1
端口数量1
端子数量84
字数67108864 words
字数代码64000000
工作模式SYNCHRONOUS
最高工作温度125 °C
最低工作温度-40 °C
组织64MX16
封装主体材料PLASTIC/EPOXY
封装代码TFBGA
封装形状RECTANGULAR
封装形式GRID ARRAY, THIN PROFILE, FINE PITCH
认证状态Not Qualified
座面最大高度1.2 mm
自我刷新YES
最大供电电压 (Vsup)1.9 V
最小供电电压 (Vsup)1.7 V
标称供电电压 (Vsup)1.8 V
表面贴装YES
技术CMOS
温度等级AUTOMOTIVE
端子形式BALL
端子节距0.8 mm
端子位置BOTTOM
宽度8 mm
Base Number Matches1

文档预览

V59C1G01(408/808/168)QB
HIGH PERFORMANCE 1Gbit DDR2 SDRAM
8 BANKS X 32Mbit X 4 (408)
8 BANKS X 16Mbit X 8 (808)
8 BANKS X 8Mbit X 16 (168)
37
DDR2-533
Clock Cycle Time (t
CK3
)
Clock Cycle Time (t
CK4
)
Clock Cycle Time (t
CK5
)
Clock Cycle Time (t
CK6
)
Clock Cycle Time (t
CK7
)
System Frequency (f
CK max
)
5ns
3.75ns
-
-
-
266 MHz
3
DDR2-667
5ns
3.75ns
3ns
-
-
333 MHz
25A
DDR2-800
5ns
3.75ns
3ns
2.5ns
-
400 MHz
25
DDR2-800
5ns
3.75ns
2.5ns
2.5ns
-
400 MHz
19A
DDR2-1066
5ns
3.75ns
3ns
2.5ns
1.875ns
533 MHz
Features
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
Description
The V59C1G01(408/808/168)QB is a eight bank DDR
DRAM organized as 8 banks x 32Mbit x 4 (408), 8 banks x
16Mbit x 8 (808), or 8 banks x 8Mbit x 16 (168). The
V59C1G01(408/808/168)QB achieves high speed data
transfer rates by employing a chip architecture that
prefetches multiple bits and then synchronizes the output
data to a system clock.
The chip is designed to comply with the following key
DDR2 SDRAM features:(1) posted CAS with additive la-
tency, (2) write latency = read latency-1, (3) On Die Ter-
mination.
All of the control, address, circuits are synchronized
with the positive edge of an externally supplied clock. I/O
s are synchronized with a pair of bidirectional strobes
(DQS, DQS) in a source synchronous fashion.
Operating the eight memory banks in an interleaved
fashion allows random access operation to occur at a
higher rate than is possible with standard DRAMs. A se-
quential and gapless data rate is possible depending on
burst length, CAS latency and speed grade of the device.
High speed data transfer rates with system frequency
up to 533 MHz
8 internal banks for concurrent operation
4-bit prefetch architecture
Programmable CAS Latency: 3, 4 ,5 , 6 and 7
Programmable Additive Latency:0, 1, 2, 3 , 4, 5 and 6
Write Latency = Read Latency -1
Programmable Wrap Sequence: Sequential
or Interleave
Programmable Burst Length: 4 and 8
Automatic and Controlled Precharge Command
Power Down Mode
Auto Refresh and Self Refresh
Refresh Interval: 7.8 us (8192 cycles/64 ms) Tcase be-
tween 0
o
C and 85
o
C
ODT (On-Die Termination)
Weak Strength Data-Output Driver Option
Bidirectional differential Data Strobe (Single-ended
data-strobe is an optional feature)
On-Chip DLL aligns DQ and DQs transitions with CK
transitions
DQS can be disabled for single-ended data strobe
Read Data Strobe (RDQS) supported (x8 only)
Differential clock inputs CK and CK
JEDEC Power Supply 1.8V ± 0.1V
VDDQ =1.8V ± 0.1V
Available in 60-ball FBGA for x4 and x8 component or
84-ball FBGA for x16 component
RoHS compliant
PASR Partial Array Self Refresh
tRAS lockout supported
Available Speed Grade
1:
Table
Grade
-37 (DDR2-533)
-3 (DDR2-667)
-25A (DDR2-800)
-25 (DDR2-800)
-19A (DDR2-1066)
CL
4
5
6
5
7
tRCD
4
5
6
5
7
tRP
4
5
6
5
7
Unit
CLK
CLK
CLK
CLK
CLK
Device Usage Chart
Operating
Temperature
Range
0°C
Tc
85°C
-40°C
Tc
95°C
Package Outline
60-ball FBGA
84-ball FBGA
CK Cycle Time (ns)
-37
Power
-19A
-3
-25A
-25
Std.
L
Temperature
Mark
Blank
I
V59C1G01(408/808/168)QB Rev. 1.5 August 2011
1
ProMOS TECHNOLOGIES
V59C1G01(408/808/168)QB
Part Number Information
1
2
3
4
5
6
7
8
9 10
11
12
13
14
15
16 17 18
19
V
ProMOS
5 9
C
1
G 0 1 8 0
ORGANIZATION
& REFRESH
64Mx4, 8K : 25640
32Mx8, 8K : 25680
128Mx4, 8K : 51240
64Mx8, 8K : 51280
32Mx16, 8K : 51216
64Mx16, 8K : G0116
16Mx16, 8K : 25616
8
Q
B
J
2 5
TEMPERATURE
BLANK:
0 - 85 C
-40 - 95 C
-40 - 105 C
-40 - 125 C
I:
H:
E:
SPEED
5 : 200MHz @CL3-3-3
TYPE
59 : DDR2
CMOS
256Mx4, 8K : G0140
128Mx8, 8K : G0180
VOLTAGE
1:
1.8 V
BANKS
4 : 4 BANKS
8 : 8 BANKS
I/O
Q: SSTL_18
REV CODE
37 : 266MHz @CL4-4-4
3 : 333MHz @CL5-5-5
25 : 400MHz @CL5-5-5
25A : 400MHz @CL6-6-6
19 : 533MHz @CL6-6-6
19A : 533MHz @CL7-7-7
SPECIAL FEATURE
L : LOW POWER GRADE
U : ULTRA LOW POWER GRADE
F
J
P
PACKAGE
RoHS Green
PACKAGE
DESCRIPTION
FBGA
De-stacked FBGA
*RoHS: Restriction of Hazardous Substances
*GREEN: RoHS-compliant and Halogen-Free
1Gb DDR2 SDRAM Addressing
Confi gura tion
# of Bank
Bank Address
Auto precharge
Row Address
Column Address
256Mb x 4
8
BA0 ~ BA2
A
10
/AP
A
0
~ A
13
A
0
~ A
9,
A
11
128Mb x 8
8
BA0 ~ BA2
A
10
/AP
A
0
~ A
13
A
0
~ A
9
64Mb x1 6
8
BA0 ~ BA2
A
10
/AP
A
0
~ A
12
A
0
~ A
9
V59C1G01(408/808/168)QB Rev. 1.5 August 2011
2
ProMOS TECHNOLOGIES
V59C1G01(408/808/168)QB
128M
x
4
DDR2 PIN CONFIGURATION
(Top view : see balls through package)
1
VDD
NC
VDDQ
NC
VDDL
2
NC
VSSQ
DQ1
VSSQ
VREF
CKE
BA2
BA0
A10/AP
VSS
A3
A7
VDD
A12
3
VSS
DM
VDDQ
DQ3
VSS
WE
BA1
A1
A5
A9
NC
A
B
C
D
E
F
G
H
J
K
L
7
VSSQ
DQS
VDDQ
DQ2
VSSDL
RAS
CAS
A2
A6
A11
NC
8
DQS
VSSQ
DQ0
VSSQ
CK
CK
CS
A0
A4
A8
A13
VSS
VDD
9
VDDQ
NC
VDDQ
NC
VDD
ODT
V59C1G01(408/808/168)QB Rev. 1.5 August 2011
3
ProMOS TECHNOLOGIES
V59C1G01(408/808/168)QB
V59C1G01(408/808/168)QB Rev. 1.5 August 2011
4
ProMOS TECHNOLOGIES
V59C1G01(408/808/168)QB
64Mx16 DDR2 PIN CONFIGURATION
(Top view: see balls through package)
1
VD D
DQ1 4
VD DQ
DQ1 2
VD D
DQ6
VD DQ
DQ4
VD DL
2
NC
VSSQ
DQ9
VSSQ
NC
VSSQ
DQ1
VSSQ
VRE F
CKE
3
VS S
UDM
VD DQ
DQ1 1
VS S
LD M
VD DQ
DQ3
VS S
WE
BA1
A1
A5
A9
NC
A
B
C
D
E
F
G
H
J
K
L
M
N
P
R
7
VSS Q
UDQS
VDD Q
DQ10
VSS Q
LD QS
VDD Q
DQ2
VSS DL
RA S
CAS
A2
A6
A11
NC
8
UD QS
VS SQ
DQ8
VS SQ
LD QS
VS SQ
DQ0
VS SQ
CK
CK
CS
A0
A4
A8
NC
9
VD DQ
DQ1 5
VD DQ
DQ1 3
VD DQ
DQ7
VD DQ
DQ5
VD D
ODT
BA2
BA 0
A1 0/AP
VD D
VS S
A3
A7
VS S
VDD
A1 2
V59C1G01(408/808/168)QB Rev. 1.5 August 2011
5
cypress的gpif波形问题,求教。
如题,我用cypress的芯片控制nandflash,型号是k9f1g08u0a,gpif波形图如下,现在我换了一个flash,时序上不一样,没弄过这些,不知道这些图形都代表什么,盼高手指点。 d:\\flash\\gpif\\1.jpg d:\\flash\\gpif\\2.jpg d:\\flash\\gpif\\3.jpg d:\\flash\\gpif\\4.jpg d:\\flash\\gpif\\5.jpgcypress的gpif波形问题,求教。...
xiaoyanfei 嵌入式系统
请教内存映射文件写操作的问题
各位大侠,我想问个问题,我需要不停的象创建的一个文件中写入数据,用了直接的写文件的方式比较慢,因为数据量比较大,想用内存映射的方法,先创建好一个文件,然后把这个文件映射到内存中,然后对相应的映射的内存写入数据用FlushViewOfFile可以吗,还有数据量比较大而且数据来的比较快,因此FlushViewOfFile函数的第二个参数--写入的字节数不容易确定,或者达到近1M,这个参数该怎么写呢。谢谢各位大侠了,急请教内存映射文件写操作的问题...
lj1978 嵌入式系统
小白请问AD15能做电路仿真吗?怎么弄?
请问下AD15能做电路仿真吗?不写程序的,给输入,测输出,可以吗?怎么弄呀~表示好多英文看不懂 小白请问AD15能做电路仿真吗?怎么弄?...
这儿没有里昂 PCB设计
低压差线性稳压器(LDO)介绍
摘要:本文论述了低压差线性稳压器(LDO)的基本原理和主要参数,并介绍LDO的典型应用和国内发展概况。引言便携电子设备不管是由交流市电经过整流(或交流适配器)后供电,还是由蓄电池组供电,工作过程中,电源电压都将在很大范围内变化。比如单体锂离子电池充足电时的电压为4.2V,放完电后的电压为2.3V,变化范围很大。各种整流器的输出电压不仅受市电电压变化的影响,还受负载变化的影响。为了保证供电电压稳定不变,几乎所有的电子设备都采用稳压器供电。小型精密电子设备还要求电源非常干净(无纹波、无噪声),以...
lixiaohai8211 模拟电子
风河公司的嵌入式软件集成开发环境
作者:美国风河系统公司康宇峰、嵌入式系统开发所面临的问题嵌入式软件开发有别于桌面软件系统开发的一个显著特点是,它一般需要一个交叉编译和调试环境,即编辑和编译软件在主机上进行(如在PC机的WindOWS操作系统下),编译好的软件需要下载到目标机上运行(如在一个PPC目标机上的VxWorks操作系统下),主机和目标机建立起通信连接,并传输调试命令和数据。由于主机和目标机往往运行着不同的操作系统,而且处理器的体系结构也彼此不同。这就提高了嵌入式开发的复杂性。总的来说,嵌入式开发所面.临的问题主要...
fighting 嵌入式系统
免费申请基于USB PD受电协议芯片CH224及CH224EVT,秀DIY创意,赢沁恒好礼!
虽然目前很多电子产品使用了Type-C接口,但是并不具备快充能力,原因是电子产品内缺少受电端(sink)协议IC来和供电端(source)进行PD协商。并且很多电子设备还停留在使用DC,Micro,MiniUSB等充电接口,不仅充电效率慢,兼容性差,而且在接口功能上较为单一。 有需求就会催生解决办法,针对这种情况,通过在Type-C接口的基础上添加沁恒PD受电协议芯片CH224,使消费类电子产品在充电时从5V低功耗时间长的困境中解脱。同时还能解决无线充电器、充电剃须刀、锂...
okhxyyo 电源技术

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2022 EEWORLD.com.cn, Inc. All rights reserved