datasheet

电子工程世界电子工程世界电子工程世界

型号

产品描述

搜索
 

ispLSI2064VE-135LT100

器件型号:ispLSI2064VE-135LT100
器件类别:可编程逻辑器件   
厂商名称:Lattice
厂商官网:http://www.latticesemi.com
下载文档

器件描述

EE PLD, 7.5 ns, PQFP100

电子可编程逻辑器件, 7.5 ns, PQFP100

参数

ispLSI2064VE-135LT100功能数量 1
ispLSI2064VE-135LT100端子数量 100
ispLSI2064VE-135LT100最大工作温度 85 Cel
ispLSI2064VE-135LT100最小工作温度 -40 Cel
ispLSI2064VE-135LT100最大供电/工作电压 3.6 V
ispLSI2064VE-135LT100最小供电/工作电压 3 V
ispLSI2064VE-135LT100额定供电电压 3.3 V
ispLSI2064VE-135LT100输入输出总线数量 64
ispLSI2064VE-135LT100加工封装描述 14 X 14 MM, 0.50 MM PITCH, TQFP-100
ispLSI2064VE-135LT100状态 ACTIVE
ispLSI2064VE-135LT100工艺 CMOS
ispLSI2064VE-135LT100包装形状 SQUARE
ispLSI2064VE-135LT100包装尺寸 FLATPACK, LOW PROFILE, FINE PITCH
ispLSI2064VE-135LT100表面贴装 Yes
ispLSI2064VE-135LT100端子形式 GULL WING
ispLSI2064VE-135LT100端子间距 0.5000 mm
ispLSI2064VE-135LT100端子涂层 TIN LEAD
ispLSI2064VE-135LT100端子位置 QUAD
ispLSI2064VE-135LT100包装材料 PLASTIC/EPOXY
ispLSI2064VE-135LT100温度等级 INDUSTRIAL
ispLSI2064VE-135LT100组织 0 DEDICATED INPUTS, 64 I/O
ispLSI2064VE-135LT100最大FCLK时钟频率 100 MHz
ispLSI2064VE-135LT100输出功能 MACROCELL
ispLSI2064VE-135LT100可编程逻辑类型 EE PLD
ispLSI2064VE-135LT100传播延迟TPD 7.5 ns
ispLSI2064VE-135LT100专用输入数量 0.0

文档预览

ispLSI2064VE-135LT100器件文档内容

                                                                   ispLSI 2064VE

                                                                     3.3V In-System Programmable
                                                                   High Density SuperFASTTM PLD

Features                                                      Functional Block Diagram

SuperFAST HIGH DENSITY PROGRAMMABLE LOGIC                                                             Input Bus
  -- 2000 PLD Gates
  -- 64 and 32 I/O Pin Versions, Four Dedicated Inputs                                  Output Routing Pool (ORP)
  -- 64 Registers
  -- High Speed Global Interconnect                                                     B7  B6     B5              B4
  -- Wide Input Gating for Fast Counters, State
      Machines, Address Decoders, etc.                         A0                       Global Routing Pool            B3
  -- Small Logic Block Size for Random Logic
  -- 100% Functional, JEDEC and Pinout Compatible with                                      (GRP)
      ispLSI 2064V Devices                                     Input Bus
                                                               A1                           DQ                         B2
3.3V LOW VOLTAGE 2064 ARCHITECTURE                                Output Routing Pool (ORP)
  -- Interfaces with Standard 5V TTL Devices                                                                                                               Output Routing Pool (ORP)Logic D Q

HIGH-PERFORMANCE E2CMOS TECHNOLOGY                                                                                                                                                             Input Bus
                                                               A2 GLB                   Array D Q                      B1
-- fmax = 280MHz* Maximum Operating Frequency
-- tpd = 3.5ns* Propagation Delay                                                          DQ

  -- Electrically Erasable and Reprogrammable                  A3                                                      B0
  -- Non-Volatile
  -- 100% Tested at Time of Manufacture                            A4                   A5  A6     A7
  -- Unused Product Term Shutdown Saves Power
                                                                            Output Routing Pool (ORP)
IN-SYSTEM PROGRAMMABLE
  -- 3.3V In-System Programmability (ISPTM) Using                                             Input Bus
      Boundary Scan Test Access Port (TAP)
  -- Open-Drain Output Option for Flexible Bus Interface                                                                   0139A/2064V
      Capability, Allowing Easy Implementation of Wired-OR
      or Bus Arbitration Logic                                 Description
  -- Increased Manufacturing Yields, Reduced Time-to-
      Market and Improved Product Quality                      The ispLSI 2064VE is a High Density Programmable
  -- Reprogram Soldered Devices for Faster Prototyping         Logic Device available in 64 and 32 I/O-pin versions. The
                                                               device contains 64 Registers, four Dedicated Input pins,
100% IEEE 1149.1 BOUNDARY SCAN TESTABLE                      three Dedicated Clock Input pins, two dedicated Global
                                                               OE input pins and a Global Routing Pool (GRP). The
THE EASE OF USE AND FAST SYSTEM SPEED OF                     GRP provides complete interconnectivity between all of
  PLDs WITH THE DENSITY AND FLEXIBILITY OF FPGAs               these elements. The ispLSI 2064VE features in-system
  -- Enhanced Pin Locking Capability                           programmability through the Boundary Scan Test Ac-
  -- Three Dedicated Clock Input Pins                          cess Port (TAP) and is 100% IEEE 1149.1 Boundary
  -- Synchronous and Asynchronous Clocks                       Scan Testable. The ispLSI 2064VE offers non-volatile
  -- Programmable Output Slew Rate Control                     reprogrammability of the logic, as well as the intercon-
  -- Flexible Pin Placement                                    nect, to provide truly reconfigurable systems.
  -- Optimized Global Routing Pool Provides Global
      Interconnectivity                                        The basic unit of logic on the ispLSI 2064VE device is the
                                                               Generic Logic Block (GLB). The GLBs are labeled A0,
ispDesignEXPERTTM LOGIC COMPILER AND COM-                  A1...B7 (see Figure 1). There are a total of 16 GLBs in the
  PLETE ISP DEVICE DESIGN SYSTEMS FROM HDL                     ispLSI 2064VE device. Each GLB is made up of four
  SYNTHESIS THROUGH IN-SYSTEM PROGRAMMING                      macrocells. Each GLB has 18 inputs, a programmable
  -- Superior Quality of Results                               AND/OR/Exclusive OR array, and four outputs which can
  -- Tightly Integrated with Leading CAE Vendor Tools          be configured to be either combinatorial or registered.
  -- Productivity Enhancing Timing Analyzer, Explore           Inputs to the GLB come from the GRP and dedicated
      Tools, Timing Simulator and ispANALYZERTM                inputs. All of the GLB outputs are brought back into the
  -- PC and UNIX Platforms                                     GRP so that they can be connected to the inputs of any
                                                               GLB on the device.
*Advanced Information

Copyright 2000 Lattice Semiconductor Corp. All brand or product names are trademarks or registered trademarks of their respective holders. The specifications and information herein are subject
to change without notice.

LATTICE SEMICONDUCTOR CORP., 5555 Northeast Moore Ct., Hillsboro, Oregon 97124, U.S.A.                             September 2000
Tel. (503) 268-8000; 1-800-LATTICE; FAX (503) 268-8556; http://www.latticesemi.com

2064ve_06                                                   1
                                            Specifications ispLSI 2064VE

Functional Block Diagram

Figure 1. ispLSI 2064VE Functional Block Diagram (64-I/O and 32-I/O Versions)

             GOE 0
                    GOE 1
                                                                      I/O 63
                                                                           I/O 62
                                                                               I/O 61
                                                                                   I/O 60
                                                                                         I/O 59
                                                                                              I/O 58
                                                                                                  I/O 57
                                                                                                       I/O 56
                                                                                                              I/O 55
                                                                                                                  I/O 54
                                                                                                                       I/O 53
                                                                                                                           I/O 52
                                                                                                                                  I/O 51
                                                                                                                                      I/O 50
                                                                                                                                           I/O 49
                                                                                                                                               I/O 48
                                                                                                                                                                                                                                                                                                     I/O 31
                                                                                                                                                                                                                                                                                                         I/O 30
                                                                                                                                                                                                                                                                                                             I/O 29
                                                                                                                                                                                                                                                                                                                  I/O 28
                                                                                                                                                                                                                                                                                                                                                                I/O 27
                                                                                                                                                                                                                                                                                                                                                                     I/O 26
                                                                                                                                                                                                                                                                                                                                                                         I/O 25
                                                                                                                                                                                                                                                                                                                                                                             I/O 24

                                                 Input Bus                                                                    Generic Logic                                                                                                                 Input Bus                                                                                                                    Generic Logic
                                    Output Routing Pool (ORP)                                                                 Blocks (GLBs)                                                                                                    Output Routing Pool (ORP)                                                                                                                 Blocks (GLBs)

             Megablock                                                                                                                                                           Megablock

                                B7  B6                     B5                                               B4                                                                                                                             B7  B6               B5        B4

      I/O 0                                                                                                                                              I/O 47       I/O 0                                                                                                                                                                                                                                                   I/O 23
      I/O 1
      I/O 2             A0                                                                                      B3                                       I/O 46       I/O 1                                       A0                                                                                                                                                                 B3                                       I/O 22
      I/O 3
      I/O 4                                                                                                                                              I/O 45       I/O 2                                                                                                                                                                                                                                                   I/O 21
      I/O 5
      I/O 6  Input Bus                                                                                                                                   I/O 44       I/O 3      Input Bus                                                                                                                                                                                                         Output Routing Pool (ORP)  I/O 20
      I/O 7        Output Routing Pool (ORP)                                                                                                                                           Output Routing Pool (ORP)                                                                                                                                                                                          Input Bus
                                                                                                                           Output Routing Pool (ORP)     I/O 43
      I/O 8
      I/O 9                                                                                                                                   Input Bus  I/O 42
    I/O 10              A1      Global Routing Pool                                                             B2                                                                                                                         Global Routing Pool
    I/O 11                                                                                                                                               I/O 41                                                   A1                                                                                                                                                                 B2

    I/O 12                          (GRP)                                                                                                                I/O 40                                                                                (GRP)
    I/O 13
    I/O 14                                                                                                                                               I/O 39
    I/O 15
                                                                                                                                                         I/O 38
TDI/IN 0
TMS/IN 1                A2                                                                                      B1                                       I/O 37                                                   A2                                                                                                                                                                 B1

  RESET                                                                                                                                                  I/O 36

  BSCAN                                                                                                                                                  I/O 35       I/O 4                                                                                                                                                                                                                                                   I/O 19

                                                                                                                                                         I/O 34       I/O 5                                                                                                                                                                                                                                                   I/O 18

                        A3                                                                                      B0                                       I/O 33       I/O 6                                       A3                                                                                                                                                                 B0                                       I/O 17

                                                                                                                                                         I/O 32       I/O 7                                                                                                                                                                                                                                                   I/O 16

                            A4  A5  A6                     A7                                                                                            TCK/IN 3      TDI/IN 0                                       A4                   A5  A6               A7                                                                                                                                                            GOE0/IN 3
                                                                                                                                                         TDO/IN 2     TDO/IN 1                                                                                                                                                                                                                                                TMS/IN 2

                                Output Routing Pool (ORP)                                                       CLK 0  CLK 1  CLK 2                                   BSCAN                                               Output Routing Pool (ORP)                                                                                                                                  CLK 0
                                             Input Bus                                                                                                                                                                                 Input Bus                                                                                                                                        CLK 1
                                                                                                                                                                                                                                                                                                                                                                                            CLK 2

                            I/O 16                                                                              Y0     Y1     Y2     0139B/2064VE                                                                     I/O 8                           I/O 12                                                                                                                         GOE1/Y0         0139B/2064VE.32IO
                                I/O 17                                                                                                                                                                                    I/O 9                           I/O 13                                                                                                                         RESET/Y1
                                     I/O 18                                                                                                                                                                                   I/O 10                          I/O 14
                                         I/O 19                                                                                                                                                                                    I/O 11                         I/O 15                                                                                                                     TCK/Y2
                                               I/O 20
                                                   I/O 21
                                                        I/O 22
                                                            I/O 23
                                                                   I/O 24
                                                                       I/O 25
                                                                            I/O 26
                                                                                I/O 27
                                                                                       I/O 28
                                                                                            I/O 29
                                                                                                I/O 30
                                                                                                    I/O 31

The 64-I/O 2064VE contains 64 I/O cells, while the 32-                                                                                                                Y1, Y2) or an asynchronous clock can be selected on a
I/O version contains 32 I/O cells. Each I/O cell is directly                                                                                                          GLB basis. The asynchronous or Product Term clock
connected to an I/O pin and can be individually pro-                                                                                                                  can be generated in any GLB for its own clock.
grammed to be a combinatorial input, output or
bi-directional I/O pin with 3-state control. The signal                                                                                                               Programmable Open-Drain Outputs
levels are TTL compatible voltages and the output drivers
can source 4 mA or sink 8 mA. Each output can be                                                                                                                      In addition to the standard output configuration, the
programmed independently for fast or slow output slew                                                                                                                 outputs of the ispLSI 2064VE are individually program-
rate to minimize overall output switching noise. Device                                                                                                               mable, either as a standard totem-pole output or an
pins can be safely driven to 5-Volt signal levels to support                                                                                                          open-drain output. The totem-pole output drives the
mixed-voltage systems.                                                                                                                                                specified Voh and Vol levels, whereas the open-drain
                                                                                                                                                                      output drives only the specified Vol. The Voh level on the
Eight GLBs, 32 or 16 I/O cells, two dedicated inputs and                                                                                                              open-drain output depends on the external loading and
two or one ORPs are connected together to make a                                                                                                                      pull-up. This output configuration is controlled by a pro-
Megablock (see Figure 1). The outputs of the eight GLBs                                                                                                               grammable fuse. The default configuration when the
are connected to a set of 32 or 16 universal I/O cells by                                                                                                             device is in bulk erased state is totem-pole configuration.
two or one ORPs. Each ispLSI 2064VE device contains                                                                                                                   The open-drain/totem-pole option is selectable through
two Megablocks.                                                                                                                                                       the ispDesignEXPERT software tools.

The GRP has as its inputs, the outputs from all of the
GLBs and all of the inputs from the bi-directional I/O cells.
All of these signals are made available to the inputs of the
GLBs. Delays through the GRP have been equalized to
minimize timing skew.

Clocks in the ispLSI 2064VE device are selected using
the dedicated clock pins. Three dedicated clock pins (Y0,

                                                                                                                                                                   2
                                                           Specifications ispLSI 2064VE

Absolute Maximum Ratings 1

Supply Voltage Vcc ................................................... -0.5 to +5.4V
Input Voltage Applied ..................................... -0.5 to +5.6V

Off-State Output Voltage Applied .................. -0.5 to +5.6V

Storage Temperature ..................................... -65 to 150C
Case Temp. with Power Applied .................... -55 to 125C
Max. Junction Temp. (TJ) with Power Applied ............ 150C
1. Stresses above those listed under the "Absolute Maximum Ratings" may cause permanent damage to the device. Functional

   operation of the device at these or at any other conditions above those indicated in the operational sections of this specification
   is not implied (while programming, follow the programming specifications).

DC Recommended Operating Condition

       SYMBOL                       PARAMETER                                       MIN.    MAX. UNITS
                                                                                     3.0
VCC            Supply Voltage       Commercial TA = 0C to + 70C                    3.0    3.6   V
                                                                                 VSS 0.5
VIL            Input Low Voltage    Industrial             TA = -40C to + 85C      2.0    3.6   V
VIH            Input High Voltage
                                                                                            0.8   V

                                                                                            5.25  V

                                                                                                  Table 2-0005/2064V

Capacitance (TA=25C, f=1.0 MHz)

   SYMBOL                               PARAMETER          TYPICAL  UNITS          TEST CONDITIONS
               Dedicated Input Capacitance                      8      pf        VCC = 3.3V, VIN = 0.0V
C1             I/O Capacitance                                  6      pf        VCC = 3.3V, VI/O = 0.0V
C2             Clock and Global Output Enable Capacitance      10      pf        VCC = 3.3V, VY = 0.0V
C3
                                                                                                         Table 2-0006/2064VE

Erase Reprogram Specifications      MINIMUM                         MAXIMUM                 UNITS
                                      10000                                                Cycles
                         PARAMETER
Erase/Reprogram Cycles                                                                        Table 2-0008/2064VE

                                    3
                                                                         Specifications ispLSI 2064VE

Switching Test Conditions

Input Pulse Levels                       GND to 3.0V                     Figure 2. Test Load

Input Rise and Fall Time                1.5 ns 10% to 90%                                                + 3.3V
Input Timing Reference Levels                    1.5V
                                                                                                                R1
  Output Timing Reference Levels              1.5V                          Device                                                 Test
  Output Load                            See Figure 2                       Output                                                Point

3-state levels are measured 0.5V from            Table 2-0003/2064VE                                            R2  CL*
steady-state active level.

Output Load Conditions (see Figure 2)

         TEST CONDITION         R1        R2   CL
                               316       348  35pF
A                                        348  35pF                       *CL includes Test Fixture and Probe Capacitance.
                                         348  35pF
        Active High            316                                                                                                                                            0213A/2064V
B                                        348  5pF
                                 
        Active Low

         Active High to Z

C        at VOH -0.5V

         Active Low to Z       316       348 5pF

         at VOL+0.5V                          Table 2-0004/2064V

DC Electrical Characteristics

                                       Over Recommended Operating Conditions

SYMBOL                 PARAMETER                                         CONDITION  MIN. TYP.3 MAX. UNITS

VOL      Output Low Voltage                   IOL= 8 mA                                                               0.4  V

VOH      Output High Voltage                  IOH = -4 mA                           2.4                                    V
IIL      Input or I/O Low Leakage Current     0V  VIN  VIL (Max.)
                                              (VCC 0.2)V  VIN  VCC                                                  -10 A
IIH      Input or I/O High Leakage Current    VCC  VIN  5.25V
                                              0V  VIN  VIL                                                            10   A
IIL-isp  BSCAN Input Low Leakage Current      0V  VIN  VIL
IIL-PU   I/O Active Pull-Up Current           VCC= 3.3V, VOUT= 0.5V                                                   10   A
IOS1     Output Short Circuit Current
                                                                                                                   -150 A

                                                                                                                   -150 A

                                                                                                                   -100 mA

ICC2, 4 Operating Power Supply Current        VIL= 0.0V, VIH = 3.0V                                                90      mA
                                              fCLOCK = 1 MHz

1. One output at a time for a maximum duration of one second. VOUT = 0.5V was selected to avoid test                    Table 2-0007/2064VE
    problems by tester ground degradation. Characterized but not 100% tested.

2. Measured using four 16-bit counters.

3. Typical values are at VCC= 3.3V and TA= 25C.
4. Maximum ICC varies widely with specific device configuration and operating frequency. Refer to the Power Consumption

    section of this data sheet and Thermal Management section of the Lattice Semiconductor Data Book or CD-ROM to

estimate maximum ICC .

                                                                      4
                                                              Specifications ispLSI 2064VE

External Timing Parameters

                                             Over Recommended Operating Conditions

PARAMETER     TEST 3  #                          DESCRIPTION1                           -280                  -200  UNITS
             COND.
                                                                                        MIN. MAX. MIN. MAX.

tpd1         A 1 Data Propagation Delay, 4PT Bypass, ORP Bypass                         -- 3.5 -- 4.5 ns

tpd2         A 2 Data Propagation Delay                                                 ADVANCED INFORMATION-- -- -- 7.0 ns

fmax         A        3 Clock Frequency with Internal Feedback 2                        280 -- 200 -- MHz

fmax (Ext.)  --       4  Clock  Frequency  with  External  Feedback  (       1  ) tco1  -- -- 133 -- MHz
fmax (Tog.)                                                             tsu2 +          -- -- 200 -- MHz

             -- 5 Clock Frequency, Max. Toggle

tsu1         -- 6 GLB Reg. Setup Time before Clock, 4 PT Bypass                         -- -- 3.0 -- ns

tco1         A 7 GLB Reg. Clock to Output Delay, ORP Bypass                             -- -- -- 3.5 ns

th1          -- 8 GLB Reg. Hold Time after Clock, 4 PT Bypass                           -- -- 0.0 -- ns

tsu2         -- 9 GLB Reg. Setup Time before Clock                                      -- -- 4.0 -- ns

tco2         A 10 GLB Reg. Clock to Output Delay                                        -- -- -- 4.5 ns

th2          -- 11 GLB Reg. Hold Time after Clock                                       -- -- 0.0 -- ns

tr1          A 12 Ext. Reset Pin to Output Delay                                        -- -- -- 6.0 ns

trw1         -- 13 Ext. Reset Pulse Duration                                            -- -- 4.0 -- ns

tptoeen      B 14 Input to Output Enable                                                -- -- -- 8.0 ns

tptoedis     C 15 Input to Output Disable                                               -- -- -- 8.0 ns

tgoeen       B 16 Global OE Output Enable                                               -- -- -- 5.0 ns

tgoedis      C 17 Global OE Output Disable                                              -- -- -- 5.0 ns

twh          -- 18 External Synchronous Clock Pulse Duration, High                      -- -- 2.5 -- ns

twl          -- 19 External Synchronous Clock Pulse Duration, Low                       -- -- 2.5 -- ns

1. Unless noted otherwise, all parameters use a GRP load of four, 20 PTXOR path, ORP and Y0 clock.            Table 2-0030A/2064VE
2. Standard 16-bit counter using GRP feedback.
3. Reference Switching Test Conditions section.

                                                           5
                                                              Specifications ispLSI 2064VE

External Timing Parameters

                                             Over Recommended Operating Conditions

PARAMETER     TEST 3  #                          DESCRIPTION1                          -135         -100    UNITS
             COND.
                                                                                       MIN. MAX. MIN. MAX.

tpd1         A 1 Data Propagation Delay, 4PT Bypass, ORP Bypass                        -- 7.5 -- 10.0 ns

tpd2         A 2 Data Propagation Delay                                                -- 10.0 -- 13.0 ns

fmax         A        3 Clock Frequency with Internal Feedback 2                       135 -- 100 -- MHz

fmax (Ext.)  --       4  Clock  Frequency  with  External  Feedback  (1        ) tco1  100 -- 77 -- MHz
fmax (Tog.)                                                            tsu2 +          143 -- 100 -- MHz

             -- 5 Clock Frequency, Max. Toggle

tsu1         -- 6 GLB Reg. Setup Time before Clock, 4 PT Bypass                        5.0 -- 6.5 -- ns

tco1         A 7 GLB Reg. Clock to Output Delay, ORP Bypass                            -- 4.0 -- 5.0 ns

th1          -- 8 GLB Reg. Hold Time after Clock, 4 PT Bypass                          0.0 -- 0.0 -- ns

tsu2         -- 9 GLB Reg. Setup Time before Clock                                     6.0 -- 8.0 -- ns

tco2         A 10 GLB Reg. Clock to Output Delay                                       -- 5.0 -- 6.0 ns

th2          -- 11 GLB Reg. Hold Time after Clock                                      0.0 -- 0.0 -- ns

tr1          A 12 Ext. Reset Pin to Output Delay                                       -- 10.0 -- 13.5 ns

trw1         -- 13 Ext. Reset Pulse Duration                                           5.0 -- 6.5 -- ns

tptoeen      B 14 Input to Output Enable                                               -- 12.0 -- 15.0 ns

tptoedis     C 15 Input to Output Disable                                              -- 12.0 -- 15.0 ns

tgoeen       B 16 Global OE Output Enable                                              -- 7.0 -- 9.0 ns

tgoedis      C 17 Global OE Output Disable                                             -- 7.0 -- 9.0 ns

twh          -- 18 External Synchronous Clock Pulse Duration, High                     3.5 -- 5.0 -- ns

twl          -- 19 External Synchronous Clock Pulse Duration, Low                      3.5 -- 5.0 -- ns

1. Unless noted otherwise, all parameters use a GRP load of four, 20 PTXOR path, ORP and Y0 clock.  Table 2-0030B/2064VE
2. Standard 16-bit counter using GRP feedback.
3. Reference Switching Test Conditions section.

                                                           6
                                                          Specifications ispLSI 2064VE

Internal Timing Parameters1

                                             Over Recommended Operating Conditions

PARAMETER #2                         DESCRIPTION                          -200      -135  -100           UNITS

                                                                          MIN. MAX. MIN. MAX. MIN. MAX.

Inputs

tio           20 Input Buffer Delay                                        0.5 0.5 0.7 ns
                                                                           1.1 1.7 2.5 ns
tdin          21 Dedicated Input Delay

GRP

tgrp          22 GRP Delay                                                 0.6 1.2 1.8 ns

GLB           23 4 Product Term Bypass Path Delay (Combinatorial)          1.4 3.7 5.2 ns
              24 4 Product Term Bypass Path Delay (Registered)             1.9 3.7 4.7 ns
t4ptbpc                                                                     2.9 4.7 6.2 ns
t4ptbpr                                                                     2.9 4.7 6.2 ns
                                                                            2.9 4.7 6.2 ns
t1ptxor       25 1 Product Term/XOR Path Delay                              0.0 0.5 1.0 ns
t20ptxor      26 20 Product Term/XOR Path Delay                           1.2 1.2 1.7 ns
txoradj       27 XOR Adjacent Path Delay 3                                1.8 3.8 4.8 ns
tgbp          28 GLB Register Bypass Delay                                  0.3 0.3 0.3 ns
                                                                            0.4 1.1 3.1 ns
tgsu          29 GLB Register Setup Time before Clock                      4.3 6.1 7.1 ns
tgh           30 GLB Register Hold Time after Clock                         3.9 6.9 9.1 ns
                                                                          1.0 4.0 1.6 5.0 2.6 5.6 ns
tgco          31 GLB Register Clock to Output Delay

tgro          32 GLB Register Reset to Output Delay
tptre         33 GLB Product Term Reset to Register Delay
tptoe         34 GLB Product Term Output Enable to I/O Cell Delay
tptck         35 GLB Product Term Clock Delay

ORP           36 ORP Delay                                                 1.5 1.5 1.7 ns
              37 ORP Bypass Delay                                          0.5 0.5 0.7 ns
torp
torpbp

Outputs

tob           38 Output Buffer Delay                                       1.5 1.6 1.6 ns
tsl           39 Output Slew Limited Delay Adder                           2.0 2.0 2.0 ns
toen          40 I/O Cell OE to Output Enabled                            3.0 3.4 3.4 ns
todis         41 I/O Cell OE to Output Disabled                            3.0 3.4 3.4 ns
tgoe          42 Global Output Enable                                     2.0 3.6 5.6 ns

Clocks

tgy0          43 Clock Delay, Y0 to Global GLB Clock Line (Ref. clock)    1.2 1.2 1.6 1.6 2.4 2.4 ns
tgy1/2        44 Clock Delay, Y1 or Y2 to Global GLB Clock Line           1.4 1.4 1.8 1.8 2.6 2.6 ns

Global Reset

tgr           45 Global Reset to GLB                                       3.6 5.8 7.1 ns

1. Internal Timing Parameters are not tested and are for reference only.                                                              Table 2-0036/2064VE
2. Refer to Timing Model in this data sheet for further details.
3. The XOR adjacent path can only be used by hard macros.

                                                       7
                                                                                  Specifications ispLSI 2064VE

ispLSI 2064VE Timing Model

         I/O Cell                                                  GRP                   GLB                       ORP                    I/O Cell

                                                                        Feedback

Ded. In     #21                                                         Comb 4 PT Bypass #23
         I/O Delay
I/O Pin                                                            GRP  Reg 4 PT Bypass       GLB Reg Bypass       ORP Bypass  #38,       I/O Pin
(Input)     #20                                                    #22           #24                   #28              #37     39
                                                                                                                                          (Output)
                                                                                                                       ORP
                                                                           20 PT                 GLB Reg               Delay
                                                                        XOR Delays                 Delay
                                                                                                                        #36
                                                                        #25, 26, 27           D           Q

                                                              #45                             RST
Reset                                                                                                #29, 30,
                                                                                                      31, 32

                                                                        Control RE                                             #40, 41
                                                                        PTs OE

                                                                        #33, 34, CK
                                                                            35

Y0,1,2              #43, 44
GOE 0,1                #42

                                                                                                                               0491/2064

Derivations of tsu, th and tco from the Product Term Clock

tsu      = Logic + Reg su - Clock (min)

         = (tio + tgrp + t20ptxor) + (tgsu) - (tio + tgrp + tptck(min))

         = (#20 + #22 + #26) + (#29) - (#20 + #22 + #35)

         3.1ns = (0.5 + 0.6 + 2.9) + (1.2) - (0.5 + 0.6 + 1.0)

th       = Clock (max) + Reg h - Logic

         = (tio + tgrp + tptck(max)) + (tgh) - (tio + tgrp + t20ptxor)

         = (#20 + #22 + #35) + (#30) - (#20 + #22 + #26)

         2.9ns = (0.5 + 0.6 + 4.0) + (1.8) - (0.5 + 0.6 + 2.9)

tco      = Clock (max) + Reg co + Output

         = (tio + tgrp + tptck(max)) + (tgco) + (torp + tob)

         = (#20 + #22 + #35) + (#31) + (#36 + #38)

         8.4ns = (0.5 + 0.6 + 4.0) + (0.3) + (1.5 + 1.5)

Note: Calculations are based on timing specifications for the ispLSI 2064VE-200L.

                                                                                              Table 2-0042/2064VE

                                                                        8
                     Specifications ispLSI 2064VE

Power Consumption

Power consumption in the ispLSI 2064VE device de- used. Figure 3 shows the relationship between power
pends on two primary factors: the speed at which the and operating speed.
device is operating and the number of Product Terms

Figure 3. Typical Device Power Consumption vs fmax

          160
                                    ispLSI 2064VE

          140

ICC (mA)  120

          100

          80   0  50 100 150 200

                  fmax (MHz)

          Notes: Configuration of four 16-bit counters
                    Typical current at 3.3V, 25 C

ICC can be estimated for the ispLSI 2064VE using the following equation:
ICC(mA) = 8 + (# of PTs * 0.67) + (# of Nets * Max. Freq. * 0.0045)

Where:
    # of PTs = Number of Product Terms used in design
    # of nets = Number of Signals used in device
    Max freq = Highest Clock Frequency to the device (in MHz)

The ICC estimate is based on typical conditions (VCC = 3.3V, room temperature) and an assumption of two GLB
loads on average exists. These values are for estimates only. Since the value of ICC is sensitive to operating
conditions and the program in the device, the actual ICC should be verified.

                                                                                                                                                                                                                                 0127/2064VE

                  9
                                                                       Specifications ispLSI 2064VE

64-I/O Signal Descriptions

Signal Name                                                            Description

RESET        Active Low (0) Reset pin resets all the registers in the device.

GOE 0, GOE1  Global Output Enable input pins.

Y0, Y1, Y2   Dedicated Clock Input These clock inputs are connected to one of the clock inputs of all the GLBs in
             the device.

BSCAN        Input Dedicated in-system programming Boundary Scan enable input pin. This pin is brought low to
             enable the programming mode. The TMS, TDI, TDO and TCK controls become active.

TDI/IN 0     Input This pin performs two functions. When BSCAN is logic low, it functions as an input pin to load

             programming data into the device. TDI/IN0 is also used as one of the two control pins for the ISP State
             Machine. When BSCAN is high, it functions as a dedicated input pin.

TCK/IN 3     Input This pin performs two functions. When BSCAN is logic low, it functions as a clock pin for the
             Boundary Scan state machine. When BSCAN is high, it functions as a dedicated input pin.

TMS/IN 1     Input This pin performs two functions. When BSCAN is logic low, it functions as a mode control pin for
             the Boundary Scan state machine. When BSCAN is high, it functions as a dedicated input pin.

TDO/IN 2     Output/Input This pin performs two functions. When BSCAN is logic low, it functions as an output pin
             to read serial shift register data. When BSCAN is high, it functions as a dedicated input pin.

GND          Ground (GND)

VCC          Vcc

NC1          No Connect

I/O          Input/Output Pins These are the general purpose I/O pins used by the logic array.

1. NC pins are not to be connected to any active signals, VCC or GND.

32-I/O Signal Descriptions

Signal Name                                                            Description

GOE 0/IN 3   This pin performs one of two functions. It can be programmed to function as a Global Output Enable
GOE 1/Y0     pin or a Dedicated Input pin.

RESET/Y1     This pin performs one of two functions. It can be programmed to function as a GLobal Output Enable or
             a Dedicated Clock input. This clock input is connected to one of the clock inputs of all GLBs on the
BSCAN        device.
TDI/IN 0
             This pin performs two functions: (1) Dedicated clock input. This clock input is brought into the Clock
TMS/IN 2     Deistribution Network and can optionally be routed to any GLB and/or I/O cell on the device. (2) Active
TDO/IN 1     Low (0) Reset pin which resets all of the registers in the device.
TCK/Y2
             Input Dedicated in-system programming Boundary Scan Enable input pin. This pin is brought low to
GND          enable the programming mode. The TMS, TDI, TDO and TCK controls become active.
VCC          Input This pin performs two functions. When BSCAN is logic low, it functions as an input pin to load
NC1          programming data into the device. TDI/IN0 is also used as one of the two control pins for the ISP State
I/O          Machine. When BSCAN is high, it functions as a dedicated input pin.
             Input This pin performs two functions. When BSCAN is logic low, it functions as a pin to control the
             operation of the ISP State Machine. When BSCAN is high, it functions as a dedicated input pin.
             Output/Input This pin performs two functions. When BSCAN is logic low, it functions as an output pin
             pin to read serial shift register data. When BSCAN is high, it functions as a dedicated input pin.
             Input This pin performs two functions. When BSCAN is logic low, it functions as a clock pin for the
             Serial Shift Register. When BSCAN is high, it functions as a dedicated clock input. This clock input is
             brought into the Clock Distribution Network and can optionally be routed to any GLB and/or I/O cell on
             the device.

             Ground (GND)

             Vcc

             No Connect

             Input/Output pins These are the general purpose I/O pins used by the logic array.

1. NC pins are not to be connected to any active signals, VCC or GND.

                                               10
                                                               Specifications ispLSI 2064VE

64-I/O Signal Locations                                        I/O Locations

      Signal  100-Ball caBGA 100-Pin TQFP                                    100   100   44     44
RESET                                                          Signal caBGA       TQFP  TQFP  PLCC
GOE 0, GOE 1  D2            11
Y0, Y1, Y2                                                                          17    9     15
BSCAN         F9, E1        62, 13                             I/O 0 G1             18   10     16
TDI/IN 0                                                                            19   11     17
TCK/IN 3                                                       I/O 1 F3             20   12     18
TMS/IN 1                                                                            22   13     19
TDO/IN 2      E3, F6, F8    10, 65, 60                         I/O 2 E4             23   14     20
GND                                                                                 24   15     21
              E5            15                                 I/O 3 H1             26   16     22
                                                                                    27   19     25
                                                               I/O 4 G2             28   20     26
                                                                                    29   21     27
              F2            16                                 I/O 5          J1    30   22     28
                                                                                    32   23     29
                                                               I/O 6 H2             33   24     30
                                                                                    34   25     31
              G10           59                                 I/O 7 K1             35   26     32
                                                                                    40   31     37
              J5            37                                 I/O 8          J2    41   32     38
                                                                                    42   33     39
                                                               I/O 9 K2             43   34     40
                                                                                    45   35     41
              B6            87                                 I/O 10 H3            46   36     42
                                                                                    47   37     43
              B7, F1, G9, K6 14, 39, 61, 86                    I/O 11 J3            48   38     44
                                                                                    49   41      3
                                                               I/O 12 G4            51   42      4
                                                                                    52   43      5
                                                               I/O 13 H4            53   44      6
                                                                                    55    1      7
                                                               I/O 14 K4            56    2      8
                                                                                    57    3      9
                                                               I/O 15 H5            58    4     10
                                                                                    67   --     --
VCC           A5, E2, F10, J4 12, 36, 63, 89                   I/O 16 F5            68   --     --
                                                                                    69   --     --
                                                               I/O 17 J6            70   --     --
                                                                                    72   --     --
                                                               I/O 18 K7            73   --     --
                                                                                    74   --     --
                                                               I/O 19 H6            76   --     --
                                                                                    77   --     --
NC1           A6, A8, C3, C4, 4, 9, 21, 25,                    I/O 20 K8            78   --     --
                                                                                    79   --     --
              D1, D6, D8, E7, 31, 38, 44, 50,                  I/O 21 G6            80   --     --
                                                                                    82   --     --
              E9, E10, F4,  54, 64, 66, 71,                    I/O 22 J7            83   --     --
                                                                                    84   --     --
                                                               I/O 23 K9            85   --     --
                                                                                    90   --     --
              G3, G5, H7, H8, 75, 81, 88, 94,                  I/O 24 J8            91   --     --
                                                                                    92   --     --
              K3, K5        100                                I/O 25 K10           93   --     --
                                                                                    95   --     --
1. NC pins are not to be connected to any active signals,      I/O 26 J9            96   --     --
                                                                                    97   --     --
VCC or GND.                                                    I/O 27 J10           98   --     --
                                                                                    99   --     --
                                                               I/O 28 H9            1    --     --
                                                                                    2    --     --
                                                               I/O 29 H10           3    --     --
                                                                                    5    --     --
                                                               I/O 30 G7            6    --     --
                                                                                    7    --     --
32-I/O Signal Locations                                        I/O 31 G8            8    --     --

                                                               I/O 32 D10

                                                               I/O 33 E8

      Signal   44-Pin TQFP   44-Pin PLCC                       I/O 34 F7
GOE 0/ IN 3   40            2
GOE 1/Y0      5             11                                 I/O 35 C10
RESET/Y1      29            35
BSCAN         7             13                                 I/O 36 D9
TDI/IN 0      8             14
TMS/IN 2      30            36                                 I/O 37 B10
TDO/IN 1      18            24
TCK/Y2        27            33                                 I/O 38 C9
GND           17, 39        1, 23
VCC           6, 28         12, 34                             I/O 39 A10
NC1           --            --
                                                               I/O 40 B9

                                                               I/O 41 A9

                                                               I/O 42 C8

                                                               I/O 43 B8

                                                               I/O 44 D7

                                                               I/O 45 C7

                                                               I/O 46 A7

                                                               I/O 47 C6

                                                               I/O 48 E6

                                                               I/O 49 B5

                                                               I/O 50 A4

                                                               I/O 51 C5

                                                               I/O 52 A3

                                                               I/O 53 D5

1. NC pins are not to be connected to any active signals,      I/O 54 B4
VCC or GND.
                                                               I/O 55 A2

                                                               I/O 56 B3

                                                               I/O 57 A1

                                                               I/O 58 B2

                                                               I/O 59 B1

                                                               I/O 60 C2

                                                               I/O 61 C1

                                                               I/O 62 D4

                                                               I/O 63 D3

                                                           11
                                            Specifications ispLSI 2064VE

Signal Configuration

ispLSI 2064VE 100-Ball caBGA Signal Diagram

                  10 9 8 7 6 5 4 3 2 1

A  I/O   I/O  NC1  I/O  NC1 VCC          I/O                     I/O  I/O    I/O                            A

   39    41        46                    50                      52   55     57

B  I/O   I/O  I/O  GND  TDO/      I/O    I/O                     I/O  I/O    I/O                            B
   37    40   43        IN 2      49     54                      56   58     59

C  I/O   I/O  I/O  I/O  I/O       I/O    NC1 NC1                      I/O    I/O                            C

   35    38   42   45   47        51                                  60     61

D  I/O   I/O  NC1 I/O   NC1       I/O    I/O                     I/O  RESET  NC1                            D

   32    36        44             53     62                      63

E  NC1 NC1    I/O  NC1  I/O       BSCAN  I/O                     Y0 VCC GOE                                 E
                                                                                         1
              33        48               2

F  VCC GOE Y2      I/O  Y1        I/O    NC1                     I/O  TDI/ GND                              F

         0         34             16                             1    IN 0

G  TCK/ GND I/O    I/O  I/O       NC1    I/O                     NC1  I/O    I/O                            G

   IN 3       31   30   21               12                           4      0

H  I/O   I/O  NC1 NC1   I/O       I/O    I/O                     I/O  I/O    I/O                            H

   29    28             19        15     13                      10   6      3

J  I/O   I/O  I/O  I/O  I/O       TMS/   VCC                     I/O  I/O    I/O                            J
   27    26   24   22   17        IN 1                           11    8      5

K  I/O   I/O  I/O  I/O  GND NC1          I/O                     NC1  I/O    I/O                            K

   25    23   20   18                    14                           9      7

                   ispLSI 2064VE

                          Bottom View

   10 9 8 7 6 5 4 3 2 1

                                                                                            100-BGA/2064VE

1NCs are not to be connected to any active signals, VCC or GND.
Note: Ball A1 indicator dot on top side of package.

                              12
                                                                                                                    Specifications ispLSI 2064VE

Pin Configuration

ispLSI 2064VE 100-Pin TQFP Pinout Diagram

              NC1    I/O 56  I/O 55  I/O 54  I/O 53  I/O 52  NC1     I/O 51  I/O 50  I/O 49  I/O 48  VCC       NC1  TDO/IN 2  GND     I/O 47  I/O 46  I/O 45  I/O 44  NC1     I/O 43  I/O 42  I/O 41  I/O 40  I/O 39

              100    99      98      97      96      95      94      93      92      91      90      89        88   87        86      85      84      83      82      81      80      79      78      77      76

I/O 57    1                                                                                                                                                                                                           75  NC1

I/O 58    2                                                                                                                                                                                                           74  I/O 38

I/O 59    3                                                                                                                                                                                                           73  I/O 37

1NC       4                                                                                                                                                                                                           72  I/O 36

I/O 60    5                                                                                                                                                                                                           71  NC1

I/O 61    6                                                                                                                                                                                                           70  I/O 35

I/O 62    7                                                                                                                                                                                                           69  I/O 34

I/O 63    8                                                                                                                                                                                                           68  I/O 33

1NC       9                                                                                                                                                                                                           67  I/O 32

Y0        10                                                                                                                                                                                                          66  NC1

RESET     11                                                 ispLSI 2064VE                                                                                                                                            65  Y1

VCC       12                                                        Top View                                                                                                                                          64  NC1

GOE 1     13                                                                                                                                                                                                          63  VCC

GND       14                                                                                                                                                                                                          62  GOE 0

BSCAN     15                                                                                                                                                                                                          61  GND

TDI/IN 0  16                                                                                                                                                                                                          60  Y2

I/O 0     17                                                                                                                                                                                                          59  TCK/IN 3

I/O 1     18                                                                                                                                                                                                          58  I/O 31

I/O 2     19                                                                                                                                                                                                          57  I/O 30

I/O 3     20                                                                                                                                                                                                          56  I/O 29

1NC       21                                                                                                                                                                                                          55  I/O 28

I/O 4     22                                                                                                                                                                                                          54  NC1

I/O 5     23                                                                                                                                                                                                          53  I/O 27

I/O 6     24                                                                                                                                                                                                          52  I/O 26

1NC       25                                                                                                                                                                                                          51  I/O 25

              26     27      28      29      30      31      32      33      34      35      36      37        38   39        40      41      42      43      44      45      46      47      48      49      50

              I/O 7  I/O 8   I/O 9   I/O 10  I/O 11  1NC     I/O 12  I/O 13  I/O 14  I/O 15  VCC     TMS/IN 1  1NC  GND       I/O 16  I/O 17  I/O 18  I/O 19  1NC     I/O 20  I/O 21  I/O 22  I/O 23  I/O 24  1NC

                                                                                                                                                                                                                          100 TQFP/2064VE

1. NC pins are not to be connected to any active signals, VCC or GND.

                                                                                                     13
                                          Specifications ispLSI 2064VE

Pin Configuration

ispLSI 2064VE 44-Pin PLCC Pinout Diagram

                I/O 27
                    I/O 26
                         I/O 25
                             I/O 24
                                  GOE 0/IN 3
                                       GND
                                           I/O 23
                                                I/O 22
                                                     I/O 21
                                                         I/O 20
                                                              I/O 19

                6 5 4 3 2 1 44 43 42 41 40

    I/O 28 7    ispLSI 2064VE                                         39 I/O 18
    I/O 29 8                                                          38 I/O 17
    I/O 30 9          Top View                                        37 I/O 16
    I/O 31 10                                                         36 TMS/IN 2
GOE1/Y0 11                                                            35 RESET/Y1
                                                                      34 VCC
      VCC 12                                                          33 TCK/Y2
  BSCAN 13                                                            32 I/O 15
TDI/IN 0 14                                                          31 I/O 14
                                                                      30 I/O 13
      I/O 0 15                                                        29 I/O 12
      I/O 1 16
      I/O 2 17

                18 19 20 21 22 23 24 25 26 27 28

                I/O 3
                    I/O 4
                         I/O 5
                             I/O 6
                                  I/O 7
                                       GND
                                           TDO/IN 1
                                                I/O 8
                                                     I/O 9
                                                         I/O 10
                                                              I/O 11

                                                                      44 PLCC/2064VE

Pin Configuration

ispLSI 2064VE 44-Pin TQFP Pinout Diagram

                I/O 27
                    I/O 26
                         I/O 25
                             I/O 24
                                  GOE 0/IN 3
                                       GND
                                           I/O 23
                                                I/O 22
                                                     I/O 21
                                                         I/O 20
                                                              I/O 19

                44 43 42 41 40 39 38 37 36 35 34

    I/O 28 1    ispLSI 2064VE                                         33 I/O 18
    I/O 29 2                                                          32 I/O 17
    I/O 30 3          Top View                                        31 I/O 16
    I/O 31 4                                                          30 TMS/IN 2
GOE1/Y0 5                                                             29 RESET/Y1
                                                                      28 VCC
      VCC 6                                                           27 TCK/Y2
  BSCAN 7                                                             26 I/O 15
TDI/IN 0 8                                                           25 I/O 14
                                                                      24 I/O 13
      I/O 0 9                                                         23 I/O 12
      I/O 1 10
      I/O 2 11

                12 13 14 15 16 17 18 19 20 21 22

                I/O 3
                    I/O 4
                         I/O 5
                             I/O 6
                                  I/O 7
                                       GND
                                           TDO/IN 1
                                                I/O 8
                                                     I/O 9
                                                         I/O 10
                                                              I/O 11

                                                                                       44 TQFP/2064VE

                                          14
                                           Specifications ispLSI 2064VE

Part Number Description

                       ispLSI 2064VE XXX X XXXX X

Device Family                                                   Grade
                                                                   Blank = Commercial
Device Number                                                      I = Industrial

Speed                                                           Package
                                                                   T100 = 100-Pin TQFP
280 = 280 MHz fmax*                                                B100 = 100-Ball caBGA
200 = 200 MHz fmax                                                 T44 = 44-Pin TQFP
135 = 135 MHz fmax                                                 J44 = 44-Pin PLCC
100 = 100 MHz fmax
                                                                Power
*Advanced Information                                              L = Low

ispLSI 2064VE Ordering Information                                                             0212/2064VE

                                       COMMERCIAL                           PACKAGE
                                                                          100-Pin TQFP
FAMILY fmax (MHz) tpd (ns)       I/Os    ORDERING NUMBER                 100-Ball caBGA
                                       ispLSI 2064VE-280LT100*             44-Pin TQFP
        280            3.5       64                                       100-Pin TQFP
                                                                         100-Ball caBGA
        280            3.5       64    ispLSI 2064VE-280LB100*             44-Pin PLCC
                                                                           44-Pin TQFP
        280            3.5       32    ispLSI 2064VE-280LT44*             100-Pin TQFP
                                                                         100-Ball caBGA
        200            4.5       64    ispLSI 2064VE-200LT100              44-Pin PLCC
                                                                           44-Pin TQFP
        200            4.5       64    ispLSI 2064VE-200LB100             100-Pin TQFP
                                                                         100-Ball caBGA
        200            4.5       32    ispLSI 2064VE-200LJ44               44-Pin PLCC
                                                                           44-Pin TQFP
ispLSI  200            4.5       32    ispLSI 2064VE-200LT44
                                                                                                 Table 2-0041A/2064VE
        135            7.5       64    ispLSI 2064VE-135LT100
                                                                             PACKAGE
        135            7.5       64    ispLSI 2064VE-135LB100              100-Pin TQFP
                                                                            44-Pin TQFP
        135            7.5       32    ispLSI 2064VE-135LJ44
                                                                                                  Table 2-0041B/2064VE
        135            7.5       32    ispLSI 2064VE-135LT44

        100            10        64    ispLSI 2064VE-100LT100

        100            10        64    ispLSI 2064VE-100LB100

        100            10        32    ispLSI 2064VE-100LJ44

        100            10        32    ispLSI 2064VE-100LT44

*Advanced Information

                                       INDUSTRIAL

FAMILY  fmax (MHz)     tpd (ns)  I/Os  ORDERING NUMBER
ispLSI       135          7.5
             135          7.5    64    ispLSI 2064VE-135LT100I

                                 32    ispLSI 2064VE-135LT44I

                                       15
This datasheet has been downloaded from:
             www.EEworld.com.cn

                 Free Download
           Daily Updated Database
      100% Free Datasheet Search Site
  100% Free IC Replacement Search Site
     Convenient Electronic Dictionary

               Fast Search System
             www.EEworld.com.cn

                                                 All Datasheets Cannot Be Modified Without Permission
                                                                Copyright Each Manufacturing Company

小广播

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2017 EEWORLD.com.cn, Inc. All rights reserved