电子工程世界电子工程世界电子工程世界

产品描述

搜索
 

Z86E2116FSC00TR

器件型号:Z86E2116FSC00TR
器件类别:半导体    嵌入式处理器和控制器   
厂商名称:Zilog, Inc.
厂商官网:https://www.zilog.com/
下载文档

器件描述

IC MCU 8BIT 8KB OTP 44QFP

参数
产品属性属性值
核心处理器:Z8
核心尺寸:8-位
速度:16MHz
连接性:UART/USART
外设:-
I/O 数:32
程序存储容量:8KB(8K x 8)
程序存储器类型:OTP
EEPROM 容量:-
RAM 容量:236 x 8
电压 - 电源(Vcc/Vdd):-
数据转换器:-
振荡器类型:内部
工作温度:0°C ~ 70°C(TA)
封装/外壳:44-LQFP
供应商器件封装:44-QFP(10x10)

Z86E2116FSC00TR器件文档内容

                                                             CUSTOMER P ROCUREMENT S PECIFICA TION

                                                             Z86E21

                                                             CMOS Z8 OTP
                                                             MICROCONTROLLER

GENERAL DESCRIPTION                                          The device applications demand powerful I/O capabilities.
                                                             The Z86E21 fulfills this with 32-pin dedicated to input and
The Z86E21 microcontroller (MCU) introduces the next         output. These lines are grouped into four ports. Each port
level of sophistication to single-chip architecture. The     consists of eight lines, and is configurable under software
Z86E21 is a member of the Z8 single-chip microcontroller     control to provide timing, status signals, serial or parallel
family with 8 Kbytes of EPROM and 236 bytes of general       I/O with or without handshake, and an address/data bus
purpose RAM.                                                 for interfacing external memory.

The Z86E21 is a pin compatible, One-Time-Programmable        There are three basic address spaces available to support
(OTP) version of the Z86C21. The Z86E21 contains 8           this wide range of configuration: Program Memory, Data
Kbytes of EPROM memory in place of the 8 Kbyte of ROM        Memory and 236 General-Purpose registers.
on the Z86C21.
                                                             To unburden the program from coping with real-time
The MCU is housed in a 40-pin DIP, 44-pin Leaded Chip-       problems such as counting/timing and serial data commu-
Carrier, or a 44-pin Quad Flat Pack, and is manufactured     nication, the Z86E21 offers two on-chip counter/timers with
in CMOS technology. The ROMless pin option is available      a large number of user selectable modes, and an asyn-
on the 44-pin versions only. The MCU can address both        chronous receiver/transmitter (UART) (see Functional Block
external memory and preprogrammed ROM which en-              Description).
ables this Z8 microcomputer to be used in high volume
applications or where code flexibility is required.          In ROM Protect Mode, the instructions LDC, LDCI, LDE
                                                             and LDEI are disabled when reading address locations
Zilog's CMOS microcontroller offers fast execution, effi-    %0000 to %1FFF.
cient use of memory, sophisticated interrupts, input/output
bit manipulation capabilities, and easy hardware/software    Notes:
system expansion along with low cost and low power           All Signals with a preceding front slash, "/", are active Low, e.g.:
consumption.                                                 B//W (WORD is active Low); /B/W (BYTE is active Low, only).

The Z86E21 architecture is based on Zilog's 8-bit            Power connections follow conventional descriptions below:
microcontroller core. The device offers a flexible I/O
scheme, an efficient register and address space structure,   Connection       Circuit               Device
multiplexed capabilities between address/data, I/O, and a
number of ancillary features that are useful in many indus-  Power            VCC                   VDD
trial and advanced scientific applications.

                                                             Ground           GND                   VSS

PRODUCT RECOMMENDATIONS

Zilog recommends the following programming equipment for use with this One-Time-Programmable product:

                                                                              Recommended Revision Level

Device      Zilog Support Tool                                                Hardware              Software

Z86E21      Z86C1200ZEM ICEBOXTM Emulator* (*Does not support 4K/8K option.)           B            1.5
Z86E21      Data I/O 3900 Programmer* (*Does not support option bits.)
Z86E21      Data I/O Unisite Programmer* (*Does not support option bits.)                           1.1

                                                                                                    3.7

Some non-Zilog programmers may have different pro-           If difficulty is encountered in programming a Zilog OTP
gramming waveforms, voltages and timings and not all         product, please contact your local Zilog sales office.
programmers may meet the programming requirements of
Zilog's One-Time-Programmable products.

DC-2964-10                                                                                                              1
GENERAL DESCRIPTION (Continued)

   Output Input                  Vcc GND        XTAL /AS /DS R//W /RESET

    Port 3                             ALU              Machine Timing and
                                                          Instruction Control
    UART                            FLAGS
                                                                    Prg. Memory
   Counter/                         Register                         8192 x 8-Bit
   Timers                            Pointer
                                 Register File                         Program
      (2)                         256 x 8-Bit                          Counter

   Interrupt
    Control

   Port 2                           Port 0              Port 1

                                 4          4                         8

              I/O                      Address or I/O   Address/Data or I/O
   (Bit Programmable)            (Nibble Programmable)  (Byte Programmable)

                       Functional Block Diagram

2
PIN DESCRIPTION
Standard Mode

                              VCC 1                      40  P36

                              XTAL2 2                    39  P31

                              XTAL1 3                    38  P27

                              P37 4                      37  P26

                              P30 5                      36  P25

                              /RESET 6                   35  P24

                              R//W 7                     34  P23

                              /DS 8                      33  P22

                              /AS 9                      32  P21

                              P35        10      Z86E21  31  P20
                                                   DIP

                              GND 11                     30  P33

                              P32 12                     29  P34

                              P00 13                     28  P17

                              P01 14                     27  P16

                              P02 15                     26  P15

                              P03 16                     25  P14

                              P04 17                     24  P13

                              P05 18                     23  P12

                              P06 19                     22  P11

                              P07 20                     21  P10

                              40-Lead DIP Pin Assignments

                              40-Lead DIP Pin Identification

Pin # Symbol  Function                   Direction Pin # Symbol       Function      Direction

1  V  CC      Power Supply               Input   11          GND      Ground, GND   Input
              Crystal, Oscillator Clock  Output  12          P32
2  XTAL2      Crystal, Oscillator Clock  Input   13-20       P00-P07  Port 3 pin 2  Input
              Port 3 pin 7               Output  21-28       P10-P17
3  XTAL1      Port 3 pin 0               Input   29          P34      Port 0 pin 0,1,2,3,4,5,6,7 In/Output

4  P37                                                                Port 1 pin 0,1,2,3,4,5,6,7 In/Output

5  P30                                                                Port 3 pin 4  Output

6  /RESET     Reset                      Input   30          P33      Port 3 pin 3  Input
              Read/Write                 Output  31-38       P20-P27
7  R//W       Data Strobe                Output  39          P31      Port 2 pin 0,1,2,3,4,5,6,7 In/Output
              Address Strobe             Output  40          P36
8  /DS        Port 3 pin 5               Output                       Port 3 pin 1  Input

9  /AS                                                                Port 3 pin 6  Output

10 P35

                                                                                               3
PIN DESCRIPTION (Continued)
Standard Mode

                               N/C        P30  P37  XTAL1  XTAL2  VCC  P36  P31  P27  P26  P25

                               6 5 4 3 2 1 44 43 42 41 40

               /RESET 7                                    Z86E21                               39 N/C
                   R//W 8                                   PLCC                                38 P24
                    /DS 9                                                                       37 P23
                     /AS 10                                                                     36 P22
                    P35 11                                                                      35 P21
                   GND 12                                                                       34 P20
                    P32 13                                                                      33 P33
                    P00 14                                                                      32 P34
                    P01 15                                                                      31 P17
                    P02 16                                                                      30 P16
                  R//RL 17                                                                      29 P15

                               18 19 20 21 22 23 24 25 26 27 28

                               P03        P04  P05  P06    P07    P10  P11  P12  P13  P14  N/C

                               44-Lead PLCC Pin Assignments

                               44-Lead PLCC Pin Identification

Pin #  Symbol  Function                        Direction Pin # Symbol Function                                        Direction

1      VCC     Power Supply                    Input                   14-16     P00-P02        Port 0 pin 0,1,2      In/Output
2      XTAL2   Crystal, Oscillator Clock       Output                  17        R//RL          ROM/ROMless control   Input
3      XTAL1   Crystal, Oscillator Clock       Input                   18-22     P03-P07        Port 0 pin 3,4,5,6,7  In/Output
4      P37     Port 3 pin 7                    Output                  23-27     P10-P14        Port 1 pin 0,1,2,3,4  In/Output

5      P30     Port 3 pin 0                    Input                   28        N/C            Not Connected         Input
6      N/C     Not Connected                   Input                   29-31     P15-P17        Port 1 pin 5,6,7      In/Output
7      /RESET  Reset                           Input                   32        P34            Port 3 pin 4          Output
8      R//W    Read/Write                      Output                  33        P33            Port 3 pin 3          Input

9      /DS     Data Strobe                     Output                  34-38     P20-P24        Port 2 pin 0,1,2,3,4  In/Output
10     /AS     Address Strobe                  Output                  39        N/C            Not Connected         Input
11     P35     Port 3 pin 5                    Output                  40-42     P25-P27        Port 2 pin 5,6,7      In/Output
12     GND     Ground, GND                     Input                   43        P31            Port 3 pin 1          Input
13     P32     Port 3 pin 2                    Input                   44        P36            Port 3 pin 6          Output

4
                                          P30
                                               P37
                                                    XTAL1
                                                          XTAL2
                                                               VCC
                                                                    GND
                                                                          P36
                                                                                P31
                                                                                     P27
                                                                                           P26
                                                                                                P25

                                          33 32 31 30 29 28 27 26 25 24 23

                /RESET                34                                                             22  GND
                    R//W                                                                                 P24
                     /DS              35                                                             21  P23
                      /AS                                                                                P22
                     P35              36                                                             20  P21
                    GND                                                                                  P20
                     P32              37                                                             19  P33
                     P00                                                                                 P34
                     P01              38                                                             18  P17
                     P02                                                                                 P16
                   R//RL              39          Z86E21                                             17  P15
                                                    QFP

                                      40                                                             16

                                      41                                                             15

                                      42                                                             14

                                      43                                                             13

                                      44                                                             12

                                          1 2 3 4 5 6 7 8 9 10 11

                                          P03
                                               P04
                                                    P05
                                                          P06
                                                               P07
                                                                    GND
                                                                          P10
                                                                                P11
                                                                                     P12
                                                                                           P13
                                                                                                P14

                                          44-Lead QFP Pin Assignments

                                          44-Lead QFP Pin Identification

Pin # Symbol Function                     Direction Pin # Symbol Function                                                           Direction

1-5 P03-P07 Port 0 pin 3,4,5,6,7          In/Output 31      XTAL1                                        Crystal, Oscillator Clock  Input
                                                            P37                                          Port 3 pin 7               Output
6      GND      Ground, GND               Input      32     P30                                          Port 3 pin 0               Input
                                                            /RESET                                       Reset                      Input
7-14 P10-P17 Port 1 pin 0,1,2,3,4,5,6,7 In/Output 33

15     P34      Port 3 pin 4              Output     34

16     P33      Port 3 pin 3              Input      35     R//W                                         Read/Write                 Output
17-21  P20-P24  Port 2 pin 0,1,2,3,4      In/Output                                                      Data Strobe                Output
22     GND      Ground, GND               Input      36     /DS                                          Address Strobe             Output
23-25  P25-P27  Port 2 pin 5,6,7          In/Output                                                      Port 3 pin 5               Output
                                                     37     /AS
                                                                                                                                    Input
                                                     38     P35                                                                     Input
                                                                                                                                    In/Output
26     P31      Port 3 pin 1              Input      39     GND                                          Ground, GND                Input
                                                     40     P32                                          Port 3 pin 2
27     P36      Port 3 pin 6              Output     41-43  P00-P02                                      Port 0 pin 0,1,2
                                                     44     R//RL                                        ROM/ROMless control
28     GND      Ground, GND               Input

29     VCC      Power Supply              Input

30     XTAL2 Crystal, Oscillator Clock Output

                                                                                                                                            5
ABSOLUTE MAXIMUM RATINGS

   Symbol Description                        Min Max Units  Stresses greater than those listed under Absolute Maxi-
                                                            mum Ratings may cause permanent damage to the de-
   VCC   Supply Voltage*                     -0.3 +7.0 V    vice. This is a stress rating only; operation of the device at
                                                            any condition above those indicated in the operational
   TSTG  Storage Temp                        -65 +150 C     sections of these specifications is not implied. Exposure to
                                                            absolute maximum rating conditions for an extended pe-
   TA    Oper Ambient Temp                   C              riod may affect device reliability.

Notes:
* Voltages on all pins with respect to GND.

  13.0 V Maximum on P30-P33.
See Ordering Information

STANDARD TEST CONDITIONS                                                                          +5V
                                                                                                          2.1 k
The characteristics listed below apply for standard test
conditions as noted. All voltages are referenced to GND.                          9.1 k
Positive current flows into the referenced pin (Test Load
Diagram).

                                                            From Output
                                                              Under Test

                                                                          150 pF

                                                                          Test Load Diagram

6
DC CHARACTERISTICS

                              T     =  0C              T     =  -40C
                                 A                         A
                              to +70C                  to +105C
                                                                                   Typical
Sym. Parameter                Min Max                   Min Max                    @ 25C Units Conditions

    Max Input Voltage                  7                             7                 V   I    250  A
                                                                    13
    Max Input Voltage                  13                3.8 V                              IN
                                                                                       V P30-P33 Only
                                                                               CC
V Clock Input High Voltage 3.8 V                                                       V Driven by External Clock Generator
CH                                     CC               -0.03 0.8
V Clock Input Low Voltage -0.03 0.8                                                    V Driven by External Clock Generator
CL

V Input High Voltage          2.0 V                     2.0 V                          V
  IH                                                CC                        CC
                                                                                       V
V Input Low Voltage           -0.3 0.8                  -0.3 0.8
  IL                          2.4                       2.4                            V   IOH = -2.0 mA

VOH Output High Voltage                  0.4                       0.4                 V I = +2.0 mA
V Output Low Voltage                                                                       OL

  OL

VRH Reset Input High Voltage  3.8      VCC              3.8            VCC             V

VRl Reset Input Low Voltage   -0.03 0.8                 -0.03 0.8                      V

IIL Input Leakage             -10 10                    -10 10                         A 0V VIN +5.25V
                                                                                       A 0V VIN +5.25V
IOL Output Leakage            -10 10                    -10 10

I Reset Input Current                  -50                             -50             A  V = +5.25V, V = 0V
IR                                                                     50                  CC               RL
I Supply Current                       50                              60          25  mA @ 12 MHz
CC
                                       60                                          35  mA @ 16 MHz

I Standby Current                      15                              15          5   mA HALT Mode V = OV, V @ 12 MHz
                                                                                                          IN    CC
CC1                                   20                              20          10  mA HALT Mode V = OV, V @ 16 MHz
                                                                                                          IN    CC
I Standby Current                      20                              20          5   A  STOP Mode V = OV, V @ 12 MHz
                                                                                                          IN    CC
CC2                                   20                              20          5   A  STOP Mode V = OV, V @ 16 MHz

                                                                                                          IN    CC

Notes:

I requires loading TMR (%F1H) with any value prior to STOP execution.
CC2

Use this sequence:

  LD TMR,#00

  NOP

                                                                                                                             7
AC CHARACTERISTICS
External I/O or Memory Read or Write Timing Diagram

           R//W                                                                                                                                         13
                  12
   Port 0, /DM
                  19                   16
          Port 1                                 3
                             A 7- A 0
             /AS                                                                             D7 - D 0 IN
                  1  2
             /DS                                                                                                                9
         (Read)
          Port 1                                                               8             18  11
                                                                                          6
             /DS  4
         (Write)                                                5                                                                       10

                                                    17                         D7 - D0 OUT

                           A 7- A 0                                                                                                    15
                                                                                                7
                                                                           14

                     External I/O or Memory Read/Write Timing

8
AC CHARACTERISTICS
External I/O or Memory Read and Write Timing Table

                                                                      TA = 0C to 70C     TA = -40C to 105C
                                                                      12 MHz 16 MHz       12 MHz 16 MHz

No Symbol           Parameter                                         Max Min Max Min Max Min Max Min Units Notes

1 TdA(AS)           Address Valid to /AS Rise Delay                   35        20        35         25         ns [2,3]
2 TdAS(A)           /AS Rise to Address Float Delay
3 TdAS(DR)          /AS Rise to Read Data Req'd Valid                 45        30        45         35         ns [2,3]
4 TwAS              /AS Low Width
                                                                           220       180       250        180 ns [1,2,3]

                                                                      55        35        55         40         ns [2,3]

5 TdAZ(DS) Address Float to /DS Fall                                  0         0         0          0          ns
                                                                                                                ns [1,2,3]
6 TwDSR             /DS (Read) Low Width                              185       135       185        135        ns [1,2,3]
                                                                                                                ns [1,2,3]
7 TwDSW             /DS (Write) Low Width                             110       80        110        80

8 TdDSR(DR) /DS Fall to Read Data Req'd Valid                              130       75        130        75

9 ThDR(DS) Read Data to /DS Rise Hold Time                            0         0         0          0          ns [2,3]
10 TdDS(A) /DS Rise to Address Active Delay                                                                     ns [2,3]
11 TdDS(AS) /DS Rise to /AS Fall Delay                                45        35        65         50         ns [2,3]
12 TdR/W(AS) R//W Valid to /AS Rise Delay                                                                       ns [2,3]
                                                                      55        30        45         35

                                                                      30        20        33         25

13 TdDS(R/W) /DS Rise to R//W Not Valid                               35        30        50         35         ns [2,3]

14 TdDW(DSW) Write Data Valid to /DS Fall (Write) Delay 35                      25        35         25         ns [2,3]

15 TdDS(DW) /DS Rise to Write Data Not Valid Delay                    35        30        55         35         ns [2,3]

16 TdA(DR) Address Valid to Read Data Req'd Valid                          255       200       310        230 ns [1,2,3]

17 TdAS(DS)         /AS Rise to /DS Fall Delay                        55        40        65         45         ns [2,3]
18 TdDI(DS)         Data Input Setup to /DS Rise                                                                ns [1,2,3]
19 TdDM(AS)         /DM Valid to /AS Fall Delay                       75        60        75         60         ns [2,3]

                                                                      50        30        50         30

Notes:                                                                               Clock Dependent Formulas
[1] When using extended memory timing add 2 TpC.
[2] Timing numbers given are for minimum TpC.                              Number         Symbol          Equation
[3] See clock cycle dependent characteristics table.

Standard Test Load                                                         1              TdA(AS)         0.40TpC + 0.32
                                                                                          TdAS(A)         0.59TpC - 3.25
All timing references use 2.0V for a logic 1 and 0.8V for a logic 0.       2              TdAS(DR)        2.38TpC + 6.14
                                                                                          TwAS            0.66TpC - 1.65
                                                                           3

                                                                           4

                                                                           6              TwDSR           2.33TpC - 10.56

                                                                           7              TwDSW           1.27TpC + 1.67

                                                                           8              TdDSR(DR)       1.97TpC - 42.5

                                                                           10             TdDS(A)         0.8TpC

                                                                           11             TdDS(AS)        0.59TpC - 3.14

                                                                           12             TdR/W(AS)       0.4TpC

                                                                           13             TdDS(R/W)       0.8TpC - 15

                                                                           14             TdDW(DSW)       0.4TpC

                                                                           15             TdDS(DW)        0.88TpC - 19

                                                                           16             TdA(DR)         4TpC - 20

                                                                           17             TdAS(DS)        0.91TpC - 10.7

                                                                           18             TsDI(DS)        0.8TpC - 10

                                                                           19             TdDM(AS)        0.9TpC - 26.3

                                                                                                                            9
AC CHARACTERISTICS
Additional Timing Diagram

                                                                           1                    3

    Clock

                                                                   2                         2              3

    TIN

                                                                4

    IRQ N

                                 5

                                                Additional Timing

AC CHARACTERISTICS
Additional Timing Table

                                                                              T     =  0C  to  70C        T     =  -40C  to  105C
                                                                                 A                             A

                                                                              12 MHz 16 MHz            12 MHz 16 MHz

No Symbol Parameter                                                           Max Min Max Min Max Min Max Min Units Notes

1 TpC      Input Clock Period                                         83 1000 62.5 1000 83 1000 62.5 1000 ns [1]
2 TrC,TfC  Clock Input Rise & Fall Times
3 TwC      Input Clock Width                                                  15                   10             15            10 ns [1]
4 TwTinL   Timer Input Low Width
                                                                      37               21              37                   21         ns [1]

                                                                      75               50              75                   50         ns [2]

5 TwTinH Timer Input High Width                                       3TpC             3TpC            3TpC           3TpC             [2]

6 TpTin    Timer Input Period                                         8TpC             8TpC            8TpC           8TpC             [2]

7 TrTin,TfTin Timer Input Rise & Fall Times                           100              100             100            100              ns [2]

8A TwIL    Interrupt Request Input Low Times 70                                        50              70                   50         ns [2,4]

8B TwIL    Interrupt Request Input Low Times 3TpC                                      3TpC            3TpC           3TpC             [2,5]

9 TwIH     Interrupt Request Input High Times 3TpC                                     3TpC            3TpC           3TpC             [2,3]

Notes:
[1] Clock timing references use 3.8V for a logic 1 and 0.8V for a logic 0.
[2] Timing references use 2.0V for a logic 1 and 0.8V for a logic 0.
[3] Interrupt references request via Port 3.
[4] Interrupt request via Port 3 (P31-P33).
[5] Interrupt request via Port 30.

10
AC CHARACTERISTICS
Handshake Timing Diagrams

Data In          Data In Valid                              Next Data In Valid

    /DAV    1                 2
  (Input)
                           3
    RDY
(Output)                                     Delayed DAV

                           4                                                                    5  6

                                                             Delayed RDY

                                 Input Handshake Timing

Data Out                         Data Out Valid                                                    Next Data Out Valid

     /DAV      7
(Output)
                                                                                                   Delayed DAV
     RDY
   (Input)                       8                        9                                           11

                                                          10

                                                                                   Delayed RDY

                              Output Handshake Timing

                                                                                                                        11
AC CHARACTERISTICS
Handshake Timing Table

                                                  TA = 0C to 70C                   TA = -40C to 105C
                                                                                     12 MHz 16 MHz
                                             12 MHz                       16 MHz                            Data
                                                                                    Max Min Max Min       Direction
No Symbol        Parameter                   Max Min Max Min
                                                                                                               IN
1 TsDI(DAV)      Data In Setup Time          0                            0         0         0                IN
2 ThDI(DAV)      Data In Hold Time                                                                             IN
3 TwDAV          Data Available Width        145                          145       145       145              IN
4 TdDAVI(RDY)    DAV Fall to RDY Fall Delay
                                             110                          110       110       110
5 TdDAVId(RDY)   DAV Rise to RDY Rise Delay
6 TdDO(DAV)      RDY Rise to DAV Fall Delay                          115       115       115       115
7 TcLDAV0(RDY)   Data Out to DAV Fall Delay
8 TcLDAV0(RDY)   DAV Fall to RDY Fall Delay                          115       115       115       115    IN

9 TdRDY0(DAV)    RDY Fall to DAV Rise Delay  0                            0         0         0           IN
10 TwRDY         RDY Width
11 TdRDY0d(DAV)  RDY Rise to DAV Fall Delay                          TpC       TpC       TpC       TpC    OUT

                                             0                            0         0         0           OUT

                                                                     115       115       115       115    OUT

                                             110                          110       110       110         OUT

                                                                     115       115       115       115    OUT

1995 by Zilog, Inc. All rights reserved. No part of this document  Zilog's products are not authorized for use as critical compo-
may be copied or reproduced in any form or by any means              nents in life support devices or systems unless a specific written
without the prior written consent of Zilog, Inc. The information in  agreement pertaining to such intended use is executed between
this document is subject to change without notice. Devices sold      the customer and Zilog prior to use. Life support devices or
by Zilog, Inc. are covered by warranty and patent indemnification    systems are those which are intended for surgical implantation
provisions appearing in Zilog, Inc. Terms and Conditions of Sale     into the body, or which sustains life whose failure to perform,
only. Zilog, Inc. makes no warranty, express, statutory, implied or  when properly used in accordance with instructions for use
by description, regarding the information set forth herein or        provided in the labeling, can be reasonably expected to result in
regarding the freedom of the described devices from intellectual     significant injury to the user.
property infringement. Zilog, Inc. makes no warranty of mer-
chantability or fitness for any purpose. Zilog, Inc. shall not be    Zilog, Inc. 210 East Hacienda Ave.
responsible for any errors that may appear in this document.         Campbell, CA 95008-6600
Zilog, Inc. makes no commitment to update or keep current the        Telephone (408) 370-8000
information contained in this document.                              Telex 910-338-7621
                                                                     FAX 408 370-8056
                                                                     Internet: http://www.zilog.com

12
This datasheet has been downloaded from:
            datasheet.eeworld.com.cn

                 Free Download
           Daily Updated Database
      100% Free Datasheet Search Site
  100% Free IC Replacement Search Site
     Convenient Electronic Dictionary

               Fast Search System
             www.EEworld.com.cn

                                                 All Datasheets Cannot Be Modified Without Permission
                                                                Copyright Each Manufacturing Company

小广播

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2019 EEWORLD.com.cn, Inc. All rights reserved