电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索

XMC1404Q064X0200AAXUMA1

器件型号:XMC1404Q064X0200AAXUMA1
器件类别:嵌入式处理器和控制器    微控制器和处理器   
厂商名称:Infineon(英飞凌)
厂商官网:http://www.infineon.com/
标准:
下载文档 在线购买

XMC1404Q064X0200AAXUMA1在线购买

供应商 器件名称 价格 最低购买 库存  
XMC1404Q064X0200AAXUMA1 - - 点击查看 点击购买

器件描述

ARM Microcontrollers - MCU XMC1000

参数
是否无铅不含铅
是否Rohs认证符合
厂商名称Infineon(英飞凌)
包装说明HVQCCN,
Reach Compliance Codecompliant
ECCN代码3A001.A.3
Factory Lead Time26 weeks
Samacsys DescriptionINFINEON - XMC1404Q064X0200AAXUMA1 - ARM MCU, XMC™, XMC Family XMC14xx Series Microcontrollers, ARM Cortex-M0, 32bit, 48 MHz, 200 KB
具有ADCYES
其他特性SINGLE-SPI, DOUBLE-SPI IS ALSO AVAILABLE
地址总线宽度
位大小32
最大时钟频率48 MHz
DAC 通道NO
DMA 通道NO
外部数据总线宽度
JESD-30 代码S-PQCC-N64
JESD-609代码e4
长度8 mm
湿度敏感等级3
I/O 线路数量56
端子数量64
片上程序ROM宽度8
最高工作温度105 °C
最低工作温度-40 °C
PWM 通道YES
封装主体材料PLASTIC/EPOXY
封装代码HVQCCN
封装形状SQUARE
封装形式CHIP CARRIER, HEAT SINK/SLUG, VERY THIN PROFILE
峰值回流温度(摄氏度)NOT SPECIFIED
RAM(字节)16384
ROM(单词)204800
ROM可编程性FLASH
座面最大高度0.9 mm
速度48 MHz
最大供电电压5.5 V
最小供电电压1.8 V
标称供电电压3.3 V
表面贴装YES
技术CMOS
温度等级INDUSTRIAL
端子面层Nickel/Palladium/Gold/Silver (Ni/Pd/Au/Ag)
端子形式NO LEAD
端子节距0.4 mm
端子位置QUAD
处于峰值回流温度下的最长时间NOT SPECIFIED
宽度8 mm
uPs/uCs/外围集成电路类型MICROCONTROLLER, RISC

XMC1404Q064X0200AAXUMA1器件文档内容

XMC1400 AA-Step

Microcontroller Series

for Industrial Applications

XMC1000 Family

ARM® Cortex®-M0

32-bit processor core

Data Sheet

V1.3 2016-10

Microcontrollers
Edition 2016-10

Published by

Infineon Technologies AG

81726 Munich, Germany

© 2016 Infineon Technologies AG

All Rights Reserved.

Legal Disclaimer

The information given in this document shall in no event be regarded as a guarantee of conditions or

characteristics. With respect to any examples or hints given herein, any typical values stated herein and/or any

information regarding the application of the device, Infineon Technologies hereby disclaims any and all warranties

and liabilities of any kind, including without limitation, warranties of non-infringement of intellectual property rights

of any third party.

Information

For further information on technology, delivery terms and conditions and prices, please contact the nearest

Infineon Technologies Office (www.infineon.com).

Warnings

Due to technical requirements, components may contain dangerous substances. For information on the types in

question, please contact the nearest Infineon Technologies Office.

Infineon Technologies components may be used in life-support devices or systems only with the express written

approval of Infineon Technologies, if a failure of such components can reasonably be expected to cause the failure

of that life-support device or system or to affect the safety or effectiveness of that device or system. Life support

devices or systems are intended to be implanted in the human body or to support and/or maintain and sustain

and/or protect human life. If they fail, it is reasonable to assume that the health of the user or other persons may

be endangered.
XMC1400 AA-Step

Microcontroller Series

for Industrial Applications

XMC1000 Family

ARM® Cortex®-M0

32-bit processor core

Data Sheet

V1.3 2016-10

Microcontrollers
                                                             XMC1400 AA-Step

                                                             XMC1000 Family

XMC1400 Data Sheet

Revision History: V1.3 2016-10

Previous Versions:

V1.2 2016-08

V1.1 2016-06

V1.0 2016-02

V0.3 2015-10

Page        Subjects

42,         In Absolute Maximum Ratings renamed parameter VCM to VINP2, as the

43          limitation is related to most P2 pins, also if no ACMP is available.

            Clarified limit to pins P2.[1,2,6:9,11] in Overload specification.

13          Corrected XMC1402-T038X0200 and XMC1402-Q048X0200 marking

            variants in Table 2

V1.2 2016-08

many        Added XMC™ trademark

11, 13, 15  Added XMC1402-T038X0200, XMC1402-Q040X0200 and

            XMC1402-Q048X0200 marking variants

V1.1 2016-06

many        Added TSSOP-38-9 package

11, 13, 15  Added XMC1402-T038 marking variants in TSSOP-38

11, 13, 15  Added XMC1403-Q040 marking variants

V1.0 2016-02

10          The device provides four USIC channels.

11          XMC1401 devices available for max. ambient temperature of 85°C.

33          Reformatted pinout table.

58          Updated footnote to the definition of the start-up times of OSC_XTAL and

            RTC_XTAL oscillators.

73          Added ΔfLT parameter to on-chip oscillators DCO1 and DCO2.

85          Updated package outline drawings.

Data Sheet                                                                        V1.3, 2016-10

                                               Subject to Agreement on the Use of Product Information
                              XMC1400 AA-Step

                              XMC1000 Family

Trademarks

C166™, TriCore™, XMC™ and DAVE™ are trademarks of Infineon Technologies AG.

ARM®, ARM Powered®, Cortex®, Thumb® and AMBA® are registered trademarks of

ARM, Limited.

CoreSight™, ETM™, Embedded Trace Macrocell™ and Embedded Trace Buffer™ are

trademarks of ARM, Limited.

We Listen to Your Comments

Is there any information in this document that you feel is wrong, unclear or missing?

Your feedback will help us to continuously improve the quality of this document.

Please send your proposal (including a reference to this document) to:

mcdocu.comments@infineon.com

Data Sheet                                                              V1.3, 2016-10

                              Subject to Agreement on the Use of Product Information
                                                                                              XMC1400 AA-Step

                                                                                              XMC1000 Family

                                                                                              Table of Contents

Table    of Contents

1           Summary of Features   ........................                                    ................  9

1.1         Device Overview  .............................                                    ...............   11

1.2         Ordering Information  ..........................                                  ...............   12

1.3         Device Types . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .      ...............   13

1.4         Chip Identification Number   .....................                                ...............   15

2           General Device Information    ...................                                 ...............   18

2.1         Logic Symbols . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .       ...............   18

2.2         Pin Configuration and Definition . . . . . . . . . . . . . . . . . .              ...............   22

2.2.1       Package Pin Summary          ......................                               ...............   26

2.2.2       Port Pin for Boot Modes . . . . . . . . . . . . . . . . . . . . . .               ...............   30

2.2.3       Port I/O Function Description . . . . . . . . . . . . . . . . . .                 ...............   31

2.2.4       Hardware Controlled I/O Function Description   ....                               ...............   32

3           Electrical Parameter  .........................                                   ...............   41

3.1         General Parameters    ..........................                                  ...............   41

3.1.1       Parameter Interpretation     .....................                                ...............   41

3.1.2       Absolute Maximum Ratings . . . . . . . . . . . . . . . . . . .                    ...............   42

3.1.3       Pin Reliability in Overload   ....................                                ...............   43

3.1.4       Operating Conditions . . . . . . . . . . . . . . . . . . . . . . . .              ...............   45

3.2         DC Parameters    ..............................                                   ...............   46

3.2.1       Input/Output Characteristics  ..................                                  ...............   46

3.2.2       Analog to Digital Converters (ADC) . . . . . . . . . . . . .                      ...............   50

3.2.3       Out of Range Comparator (ORC) Characteristics . .                                 ...............   54

3.2.4       Analog Comparator Characteristics . . . . . . . . . . . . .                       ...............   56

3.2.5       Temperature Sensor Characteristics . . . . . . . . . . . .                        ...............   57

3.2.6       Oscillator Pins  .............................                                    ...............   58

3.2.7       Power Supply Current        .......................                               ...............   62

3.2.8       Flash Memory Parameters       ...................                                 ...............   68

3.3         AC Parameters    ..............................                                   ...............   70

3.3.1       Testing Waveforms     .........................                                   ...............   70

3.3.2       Power-Up and Supply Threshold Characteristics                                 ..  ...............   71

3.3.3       On-Chip Oscillator Characteristics . . . . . . . . . . . . . .                    ...............   73

3.3.4       Serial Wire Debug Port (SW-DP) Timing . . . . . . . . .                           ...............   74

3.3.5       SPD Timing Requirements       ...................                                 ...............   75

3.3.6       Peripheral Timings . . . . . . . . . . . . . . . . . . . . . . . . . .            ...............   76

3.3.6.1     Synchronous Serial Interface (USIC SSC) Timing                                    ..............    76

3.3.6.2     Inter-IC (IIC) Interface Timing  ...............                                  ...............   79

3.3.6.3     Inter-IC Sound (IIS) Interface Timing  .........                                  ...............   81

4           Package and Reliability . . . . . . . . . . . . . . . . . . . . . . .             ...............   83

4.1         Package Parameters . . . . . . . . . . . . . . . . . . . . . . . . . .            ...............   83

Data Sheet                                6                                                   V1.3, 2016-10

                                             Subject to Agreement on the Use of Product Information
                                                                                          XMC1400 AA-Step

                                                                                          XMC1000 Family

                                                                                          Table of Contents

4.1.1       Thermal Considerations          .  .  .  .  ..  .  .....    ........      ..  ...............  83

4.2         Package Outlines . . . . . . .  .  .  .  .  ..  .  .....    ........      ..  ...............  85

5           Quality Declaration  ....       .  .  .  .  ..  .  .....    ........      ..  ...............  88

Data Sheet                                              7                                 V1.3, 2016-10

                                                               Subject  to Agreement  on  the Use of Product Information
                                                                           XMC1400 AA-Step

                                                                           XMC1000 Family

                                                                       About this Document

About this Document

This Data Sheet is addressed to embedded hardware and software developers. It

provides the reader with detailed descriptions about the ordering designations, available

features, electrical and physical characteristics of the XMC1400 series devices.

The   document   describes  the   characteristics  of    a  superset   of  the  XMC1400  series

devices. For simplicity, the various device types are referred to by the collective term

XMC1400 throughout this document.

XMC1000 Family User Documentation

The set of user documentation includes:

•  Reference Manual

   –  decribes the functionality of the superset of devices.

•  Data Sheets

   –  list  the  complete   ordering  designations,         available  features  and  electrical

      characteristics of derivative devices.

•  Errata Sheets

   –  list  deviations  from the  specifications  given  in  the  related Reference   Manual               or

      Data Sheets. Errata Sheets are provided for the superset of devices.

Attention: Please consult all parts of the documentation set to attain consolidated

            knowledge about your device.

Application related guidance is provided by Users Guides and Application Notes.

Please refer to http://www.infineon.com/xmc1000 to get access to the latest versions

of those documents.

Data Sheet                                    8                                  V1.3, 2016-10

                                                   Subject to Agreement on the Use of Product Information
                                                                      XMC1400 AA-Step

                                                                           XMC1000 Family

                                                                    Summary of Features

1           Summary of Features

The XMC1400 devices are members of the XMC1000 Family of microcontrollers based

on the ARM Cortex-M0 processor core. The XMC1400 series addresses the real-time

control needs of motor control and digital power conversion. It also features peripherals

for LED Lighting applications and Human-Machine Interface (HMI).

          Analog                                                CPU                SWD

          System                                                ARM®       Debug

                                                                Cortex® –  System

            EVR                                                 M0                 SPD

          2 x DCO                                               NVIC

            DTS

          ANACTRL  APB Bus

                                       AHB to APB

                                       Bridge

            PRNG                       PAU

                                       AHB-Lite Bus

          FLASH                  MATH                USIC0                 VADC

            SRAM1                WDT                 USIC1                 CCU40

            ROM                  SCU                 MultiCAN+             CCU41

          PORTS                  RTC                 BCCU0                 CCU80

          ACMP &                 ERU0                LEDTS0                CCU81

            ORC

                                 ERU1                LEDTS1                POSIF0

                                                     LEDTS2                POSIF1

Figure 1          Block Diagram

Data Sheet                             9                                           V1.3, 2016-10

                                               Subject to Agreement on the Use of Product Information
                                                                               XMC1400 AA-Step

                                                                                XMC1000 Family

Features

CPU subsystem

•  32-bit ARM Cortex-M0 CPU Core                        Analog Frontend Peripherals

   –  0.84 DMIPS/MHz (Dhrystone 2.1) at                 •  A/D Converters (up to 12 analog inputs)

      48 MHz                                               –   2 sample and hold stages

•  Nested Vectored Interrupt Controller                    –   fast  12-bit  ADC      (up  to  1.1 MS/s),

•  64 interrupt nodes                                          adjustable gain

•  MATH coprocessor                                        –   0 V to 5.5 V input range

   –  24-bit      trigonometric     calculation         •  Up    to    8     channels  out     of    range

      (CORDIC)                                             comparators

   –  32-bit divide operation                           •  Up to 4 fast analog comparators

•  2x4      channels   ERU        for    event          •  Temperature Sensor

   interconnections                                     Industrial Control Peripherals

On-Chip Memories                                        •  2x4 16-bit 96 MHz CCU4 timers for signal

•  8 Kbyte ROM                                             monitoring and PWM

•  16 Kbyte SRAM (with parity)                          •  2x4   16-bit   96 MHz       CCU8    timers  for

•  up to 200 Kbyte Flash (with ECC)                        complex PWM, complementary high/low

Supply, Reset and Clock                                    side switches and multi phase control

•  1.8 V to 5.5 V supply with power on reset            •  2x   POSIF     for   hall   and     quadrature

   and brownout detector                                   encoders, motor positioning

•  On-chip clock monitor                                •  9 channel BCCU (brightness and color

•  External crystal oscillator support (32 kHz             control) for LED lighting applications

   and 4 to 20 MHz)                                     Up to 56 Input/Output Ports

•  Internal slow and fast oscillators without           •  1.8 V to 5.5 V capable

   the need of PLL                                      •  up to 8 high current pads (50 mA sink)

System Control                                          On-Chip Debug Support

•  Window watchdog                                      •  4 breakpoints, 2 watchpoints

•  Real time clock module                               •  ARM serial wire debug, single-pin debug

•  Pseudo random number generator                          interfaces

Communication Peripherals                               Programming Support

•  Four USIC channels, usable as                        •  Single-pin bootloader

   –  UART (up to 12 Mb/s)                              •  Secure bootstrap loader SBSL (optional)

   –  single-SPI (up to 12 Mb/s)                        Packages

   –  double-SPI (up to 2 × 12 Mb/s)                       TSSOP-38 (9.7 × 6.4 mm2)

   –  quad-SPI (up to 4 × 12 Mb/s)                      •

   –  IIC (up to 400 kb/s)                              •  VQFN-40/48/64 (5×5/7×7/8×8 mm2)

   –  IIS  (up to 12 Mb/s)                              •  LQFP-64 (12 × 12 mm2)

   –  LIN interfaces (20kb/s)                           Tools

•  LEDTS in Human-Machine interface                     •  Free      DAVE™      toolchain      with    low

   –  up to 24 touch pads                                  level drivers and apps

   –  drive up to 144 LEDs

•  MultiCAN+,     Full-CAN/Basic-CAN     with   2

   nodes,     32  message      objects  (up     to

   1 MBaud)

Data Sheet                                          10                                     V1.3, 2016-10

                                                        Subject to Agreement on the Use of Product Information
                                                                                                                                                                  XMC1400 AA-Step

                                                                                                                                                                     XMC1000 Family

1.1                        Device Overview

The following table lists the available                                                 features per device                              type          for        the XMC1400 series.

Table 1                        Features of XMC1400                                      Device Types1)

Features                        XMC1401-Q048  XMC1401-F064  XMC1402-T038  XMC1402-Q040  XMC1402-Q048      XMC1402-Q064  XMC1402-F064  XMC1403-Q040  XMC1403-Q048  XMC1403-Q064  XMC1404-Q048  XMC1404-Q064  XMC1404-F064

CPU frequency                   48 MHz

Operating                       -40 to                      -40 to 105                  °C

temperature                     85 °C

(ambient)

Operating                       1.8 V to 5.5 V

voltage

Flash options                   64,           64,           32,           32,           32,           64,               64,           64,           64,           64,           64,           64,           64,

(Kbytes)                        128           128           64,           64,           64,           128               128           128           128           128           128           128           128

                                                            128           128           128           200               200           200           200           200           200           200           200

                                                            200           200           200

SRAM (Kbytes)                   16            16            16            16            16            16                16            16            16            16            16            16            16

MATH                            -             -             1             1             1             1                 1             -             -             -             1             1             1

Industrial Control  CCU4        2             2             2             2             2             2                 2             2             2             2             2             2             2

                    CCU8        -             -             2             2             2             2                 2             -             -             -             2             2             2

                    POSIF       -             -             1             1             2             2                 2             -             -             -             2             2             2

                    BCCU        -             -             1             1             1             1                 1             -             -             -             1             1             1

                    USIC        2/            2/            2/            2/            2/            2/                2/            2/            2/            2/            2/            2/            2/

                    (modules /  2             2             2             2             2             2                 2             2             2             2             2             2             2

Communication       channels)

                    LEDTS       3             3             -             -             -             -                 -             -             -             -             3             3             3

                    MultiCAN+   -             -             -             -             -             -                 -             2/            2/            2/            2/            2/            2/

                    (nodes /                                                                                                          32            32            32            32            32            32

                    MOs)

Data Sheet                                                                                            11                                                                                      V1.3, 2016-10

                                                                                                          Subject to                  Agreement on                the Use       of Product Information
                                                                                                                                                            XMC1400 AA-Step

                                                                                                                                                               XMC1000 Family

Table 1                   Features of XMC1400 Device Types1) (cont’d)

Features                  XMC1401-Q048  XMC1401-F064  XMC1402-T038  XMC1402-Q040  XMC1402-Q048      XMC1402-Q064  XMC1402-F064  XMC1403-Q040  XMC1403-Q048  XMC1403-Q064  XMC1404-Q048  XMC1404-Q064  XMC1404-F064

              ADC         2/            2/            2/            2/            2/            2/                2/            2/            2/            2/            2/            2/            2/

              (kernels /  12            12            12            12            12            12                12            12            12            12            12            12            12

   Analog     analog

              inputs)

              ACMP        -             -             3             3             4             4                 4             -             -             -             4             4             4

GPIOs                     34            48            26            27            34            48                48            27            34            48            34            48            48

GPIs                      8             8             8             8             8             8                 8             8             8             8             8             8             8

Packages                  VQFN-48       LQFP-64       TSSOP-38      VQFN-40       VQFN-48           VQFN-64       LQFP-64       VQFN-40       VQFN-48       VQFN-64       VQFN-48       VQFN-64       LQFP-64

1)  Features that are not included in this table are available in all the derivatives

1.2                    Ordering Information

The ordering code for an Infineon microcontroller provides an exact reference to a

specific product. The code “XMC1-” identifies:

•           the derivatives function set

•           the package variant

           –  T: TSSOP

           –  Q: VQFN

           –  F: LQFP

•           package pin count

•           the temperature range:

           –  F: -40°C to 85°C

           –  X: -40°C to 105°C

•           the Flash memory size in Kbytes.

For ordering codes for the XMC1400 please contact your sales representative or local

distributor.

This document describes several derivatives of the XMC1400 series, some descriptions

may not apply to a specific product. Please see Table 2.

For simplicity the term XMC1400 is used for all derivatives throughout this document.

Data Sheet                                                                                      12                                                                                      V1.3, 2016-10

                                                                                                    Subject to Agreement on the Use of Product Information
                                                              XMC1400 AA-Step

                                                                  XMC1000 Family

1.3         Device Types

These device types are available and can be ordered  through  Infineon’s direct  and/or

distribution channels.

Table 2     Synopsis    of  XMC1400 Device Types

Derivative                  Package                           Flash  Kbytes

XMC1401-Q048F0064           PG-VQFN-48                        64

XMC1401-Q048F0128           PG-VQFN-48                        128

XMC1401-F064F0064           PG-LQFP-64                        64

XMC1401-F064F0128           PG-LQFP-64                        128

XMC1402-T038X0032           PG-TSSOP-38                       32

XMC1402-T038X0064           PG-TSSOP-38                       64

XMC1402-T038X0128           PG-TSSOP-38                       128

XMC1402-T038X0200           PG-TSSOP-38                       200

XMC1402-Q040X0032           PG-VQFN-40                        32

XMC1402-Q040X0064           PG-VQFN-40                        64

XMC1402-Q040X0128           PG-VQFN-40                        128

XMC1402-Q040X0200           PG-VQFN-40                        200

XMC1402-Q048X0032           PG-VQFN-48                        32

XMC1402-Q048X0064           PG-VQFN-48                        64

XMC1402-Q048X0128           PG-VQFN-48                        128

XMC1402-Q048X0200           PG-VQFN-48                        200

XMC1402-Q064X0064           PG-VQFN-64                        64

XMC1402-Q064X0128           PG-VQFN-64                        128

XMC1402-Q064X0200           PG-VQFN-64                        200

XMC1402-F064X0064           PG-LQFP-64                        64

XMC1402-F064X0128           PG-LQFP-64                        128

XMC1402-F064X0200           PG-LQFP-64                        200

XMC1403-Q040X0064           PG-VQFN-40                        64

XMC1403-Q040X0128           PG-VQFN-40                        128

XMC1403-Q040X0200           PG-VQFN-40                        200

XMC1403-Q048X0064           PG-VQFN-48                        64

XMC1403-Q048X0128           PG-VQFN-48                        128

Data Sheet                  13                                       V1.3, 2016-10

                                     Subject to Agreement on the Use of Product Information
                                                          XMC1400 AA-Step

                                                              XMC1000 Family

Table 2     Synopsis  of  XMC1400 Device Types  (cont’d)

Derivative                Package                         Flash  Kbytes

XMC1403-Q048X0200         PG-VQFN-48                      200

XMC1403-Q064X0064         PG-VQFN-64                      64

XMC1403-Q064X0128         PG-VQFN-64                      128

XMC1403-Q064X0200         PG-VQFN-64                      200

XMC1404-Q048X0064         PG-VQFN-48                      64

XMC1404-Q048X0128         PG-VQFN-48                      128

XMC1404-Q048X0200         PG-VQFN-48                      200

XMC1404-Q064X0064         PG-VQFN-64                      64

XMC1404-Q064X0128         PG-VQFN-64                      128

XMC1404-Q064X0200         PG-VQFN-64                      200

XMC1404-F064X0064         PG-LQFP-64                      64

XMC1404-F064X0128         PG-LQFP-64                      128

XMC1404-F064X0200         PG-LQFP-64                      200

Data Sheet                14                                     V1.3, 2016-10

                                   Subject to Agreement   on the Use of Product Information
                                                                     XMC1400 AA-Step

                                                                     XMC1000 Family

1.4         Chip Identification Number

The Chip Identification Number allows software to identify the marking. It is an 8 words

value with the most significant 7 words stored in Flash configuration sector 0 (CS0) at

address location : 1000 0F00H (MSB) - 1000 0F1BH (LSB). The least significant word and

most  significant  word  of  the  Chip  Identification  Number  are  the  value  of  registers

DBGROMID and IDCHIP, respectively.

Table 3     XMC1400      Chip Identification Number

Derivative                   Value                                               Marking

XMC1401-Q048F0064            00014082 07CF00FF 1E071FF7 20006000                 AA

                             00000D00 00001000 00011000 10204083H

XMC1401-Q048F0128            00014082 07CF00FF 1E071FF7 20006000                 AA

                             00000D00 00001000 00021000 10204083H

XMC1401-F064F0064            000140A2 07CF00FF 1E071FF7 20006000                 AA

                             00000D00 00001000 00011000 10204083H

XMC1401-F064F0128            000140A2 07CF00FF 1E071FF7 20006000                 AA

                             00000D00 00001000 00021000 10204083H

XMC1402-T038X0032            00014013 07FF00FF 1E071FF7 000F900F                 AA

                             00000D00 00001000 00009000 10204083H

XMC1402-T038X0064            00014013 07FF00FF 1E071FF7 000F900F                 AA

                             00000D00 00001000 00011000 10204083H

XMC1402-T038X0128            00014013 07FF00FF 1E071FF7 000F900F                 AA

                             00000D00 00001000 00021000 10204083H

XMC1402-T038X0200            00014013 07FF00FF 1E071FF7 000F900F                 AA

                             00000D00 00001000 00033000 10204083H

XMC1402-Q040X0032            00014043 07FF00FF 1E071FF7 000F900F                 AA

                             00000D00 00001000 00009000 10204083H

XMC1402-Q040X0064            00014043 07FF00FF 1E071FF7 000F900F                 AA

                             00000D00 00001000 00011000 10204083H

XMC1402-Q040X0128            00014043 07FF00FF 1E071FF7 000F900F                 AA

                             00000D00 00001000 00021000 10204083H

XMC1402-Q040X0200            00014043 07FF00FF 1E071FF7 000F900F                 AA

                             00000D00 00001000 00033000 10204083H

XMC1402-Q048X0032            00014083 07FF00FF 1E071FF7 100F900F                 AA

                             00000D00 00001000 00009000 10204083H

Data Sheet                              15                                       V1.3, 2016-10

                                            Subject to Agreement on the Use of Product Information
                                                           XMC1400 AA-Step

                                                           XMC1000 Family

Table 3     XMC1400  Chip Identification Number  (cont’d)

Derivative           Value                                 Marking

XMC1402-Q048X0064    00014083 07FF00FF 1E071FF7 100F900F   AA

                     00000D00 00001000 00011000 10204083H

XMC1402-Q048X0128    00014083 07FF00FF 1E071FF7 100F900F   AA

                     00000D00 00001000 00021000 10204083H

XMC1402-Q048X0200    00014083 07FF00FF 1E071FF7 100F900F   AA

                     00000D00 00001000 00033000 10204083H

XMC1402-Q064X0064    00014093 07FF00FF 1E071FF7 100F900F   AA

                     00000D00 00001000 00011000 10204083H

XMC1402-Q064X0128    00014093 07FF00FF 1E071FF7 100F900F   AA

                     00000D00 00001000 00021000 10204083H

XMC1402-Q064X0200    00014093 07FF00FF 1E071FF7 100F900F   AA

                     00000D00 00001000 00033000 10204083H

XMC1402-F064X0064    000140A3 07FF00FF 1E071FF7 100F900F   AA

                     00000D00 00001000 00011000 10204083H

XMC1402-F064X0128    000140A3 07FF00FF 1E071FF7 100F900F   AA

                     00000D00 00001000 00021000 10204083H

XMC1402-F064X0200    000140A3 07FF00FF 1E071FF7 100F900F   AA

                     00000D00 00001000 00033000 10204083H

XMC1403-Q040X0064    00014043 07CF00FF 1E071FF7 00B00000   AA

                     00000D00 00001000 00011000 10204083H

XMC1403-Q040X0128    00014043 07CF00FF 1E071FF7 00B00000   AA

                     00000D00 00001000 00021000 10204083H

XMC1403-Q040X0200    00014043 07CF00FF 1E071FF7 00B00000   AA

                     00000D00 00001000 00033000 10204083H

XMC1403-Q048X0064    00014083 07CF00FF 1E071FF7 00B00000   AA

                     00000D00 00001000 00011000 10204083H

XMC1403-Q048X0128    00014083 07CF00FF 1E071FF7 00B00000   AA

                     00000D00 00001000 00021000 10204083H

XMC1403-Q048X0200    00014083 07CF00FF 1E071FF7 00B00000   AA

                     00000D00 00001000 00033000 10204083H

XMC1403-Q064X0064    00014093 07CF00FF 1E071FF7 00B00000   AA

                     00000D00 00001000 00011000 10204083H

XMC1403-Q064X0128    00014093 07CF00FF 1E071FF7 00B00000   AA

                     00000D00 00001000 00021000 10204083H

Data Sheet                  16                             V1.3, 2016-10

                                Subject to Agreement on the Use of Product Information
                                                           XMC1400 AA-Step

                                                           XMC1000 Family

Table 3     XMC1400  Chip Identification Number  (cont’d)

Derivative           Value                                 Marking

XMC1403-Q064X0200    00014093 07CF00FF 1E071FF7 00B00000   AA

                     00000D00 00001000 00033000 10204083H

XMC1404-Q048X0064    00014083 07FF00FF 1E071FF7 30BFF00F   AA

                     00000D00 00001000 00011000 10204083H

XMC1404-Q048X0128    00014083 07FF00FF 1E071FF7 30BFF00F   AA

                     00000D00 00001000 00021000 10204083H

XMC1404-Q048X0200    00014083 07FF00FF 1E071FF7 30BFF00F   AA

                     00000D00 00001000 00033000 10204083H

XMC1404-Q064X0064    00014093 07FF00FF 1E071FF7 30BFF00F   AA

                     00000D00 00001000 00011000 10204083H

XMC1404-Q064X0128    00014093 07FF00FF 1E071FF7 30BFF00F   AA

                     00000D00 00001000 00021000 10204083H

XMC1404-Q064X0200    00014093 07FF00FF 1E071FF7 30BFF00F   AA

                     00000D00 00001000 00033000 10204083H

XMC1404-F064X0064    000140A3 07FF00FF 1E071FF7 30BFF00F   AA

                     00000D00 00001000 00011000 10204083H

XMC1404-F064X0128    000140A3 07FF00FF 1E071FF7 30BFF00F   AA

                     00000D00 00001000 00021000 10204083H

XMC1404-F064X0200    000140A3 07FF00FF 1E071FF7 30BFF00F   AA

                     00000D00 00001000 00033000 10204083H

Data Sheet                  17                             V1.3, 2016-10

                                Subject to Agreement on the Use of Product Information
                                                                    XMC1400 AA-Step

                                                                    XMC1000 Family

                                                               General Device Information

2           General Device Information

This section summarizes the logic symbols and      package     pin  configurations  with                   a

detailed list of the functional I/O mapping.

2.1         Logic Symbols

            VDDP           VSSP

            (2)            (2)

                                                   Port 0

                                                   12 bit

                                                   Port 0  /  XTAL

                                                   4 bit

            XMC1400                                Port 1  /  High-current

            TSSOP-38                               6 bit

                                                   Port 2  /  Analog input

                                                   4 bit

                                                   Port 2  /  Analog input

                                                   8 bit

Figure 2    XMC1400 Logic Symbol              for  TSSOP-38-9

Data Sheet                                    18                            V1.3, 2016-10

                                                   Subject to Agreement on the Use of Product Information
                                                              XMC1400 AA-Step

                                                              XMC1000 Family

                                               General Device Information

            VDD  VSS  VDDP VSSP

            (1)  (1)  (2)  (1)

                                       Exp. Die Pad

                                       (VSSP)

                                       Port 0

                                       12 bit

                                       Port 0 / XTAL

                 XMC1400               4 bit

                 VQFN-40               Port 1 / High-current

                                       7 bit

                                       Port 2 / Analog input

                                       4 bit

                                       Port 2 / Analog input

                                       8 bit

Figure 3    XMC1400 Logic Symbol  for  PG-VQFN-40-17

Data Sheet                        19                          V1.3, 2016-10

                                       Subject to Agreement on the Use of Product Information
                                                              XMC1400 AA-Step

                                                              XMC1000 Family

                                               General Device Information

            VDD  VSS  VDDP VSSP

            (1)  (1)  (3)  (1)

                                       Exp. Die Pad

                                       (VSSP)

                                       Port 0

                                       12 bit

                                       Port 0 / XTAL

                                       4 bit

                                       Port 1 / High-current

                 XMC1400               7 bit

                 VQFN-48               Port 2 / Analog input

                                       6 bit

                                       Port 2 / Analog input

                                       8 bit

                                       Port 3

                                       1 bit

                                       Port 4

                                       4 bit

Figure 4    XMC1400 Logic Symbol  for  PG-VQFN-48-73

Data Sheet                        20                          V1.3, 2016-10

                                       Subject to Agreement on the Use of Product Information
                                                              XMC1400 AA-Step

                                                              XMC1000 Family

                                                  General Device Information

            VDD  VSS  VDDP VSSP

            (1)  (1)  (4)  (2)

                                          1) VQFN64 only

                                          Exp. Die Pad    1)

                                          (VSSP)

                                          Port 0

                                          12 bit

                                          Port 0 / XTAL

                                          4 bit

                                          Port 1 / High-current

                                          8 bit

                 XMC1400                  Port 1

            VQFN-64 / LQFP-64             1 bit

                                          Port 2 / Analog input

                                          6 bit

                                          Port 2 / Analog input

                                          8 bit

                                          Port 3

                                          5 bit

                                          Port 4

                                          12 bit

Figure 5    XMC1400 Logic Symbol for  PG-LQFP-64-26 / PG-VQFN-64-6

Data Sheet                            21                         V1.3, 2016-10

                                          Subject to Agreement on the Use of Product Information
                                                                      XMC1400 AA-Step

                                                                      XMC1000 Family

                                                           General Device Information

2.2         Pin Configuration and Definition

The  following  figures  summarize  all  pins,    showing  their  locations  on  the  different

packages.

                         P2.4       1               38     P2.3

                                         Top  View

                         P2.5       2               37     P2.2

                         P2.6       3               36     P2.1

                         P2.7       4               35     P2.0

                         P2.8       5               34     P0.15

                         P2.9       6               33     P0.14

                         P2.10      7               32     P0.13

                         P2.11      8               31     P0.12

                VSSP /VSS           9               30     P0.11

                VDDP/VDD            10              29     P0.10

                         P1.5       11              28     P0.9

                         P1.4       12              27     P0.8

                         P1.3       13              26     VDDP

                         P1.2       14              25     VSSP

                         P1.1       15              24     P0.7

                         P1.0       16              23     P0.6

                         P0.0       17              22     P0.5

                         P0.1       18              21     P0.4

                         P0.2       19              20     P0.3

Figure 6        XMC1400 PG-TSSOP-38-9         Pin Configuration (top  view)

Data Sheet                                    22                                 V1.3, 2016-10

                                                  Subject to Agreement on the Use of Product Information
                                                                                                                                                                                                                                     XMC1400 AA-Step

                                                                                                                                                                                                                                           XMC1000 Family

                                                                                                                                                                                                             General Device Information

                                 P0 .1 5               P0 .14                P0 .1 3  P0.12  P0.11 / XTAL 2  P0.10 / XTAL1           P0.9 / RTC_XTAL2        P0.8 / RTC_XTAL1        VDD P                   VS SP

                                 40                    39                    38       37     36              35                      34                      33                      32                      31

        Analog input / P2.0  1                                                                                                                                                                               30                      P0.7

        Analog input / P2.1  2                                                                                                                                                                               29                      P0.6

        Analog input / P2.2  3                                                                                                                                                                               28                      P0.5

        Analog input / P2.3  4                                                                                                                                                                               27                      P0.4

        Analog input / P2.4  5                                                                                                                                                                               26                      P0.3

        Analog input / P2.5  6                                                                                                                                                                               25                      P0.2

        Analog input / P2.6  7                                                                                                                                                                               24                      P0.1

        Analog input / P2.7  8                                                                                                                                                                               23                      P0.0

        Analog input / P2.8  9                                                                                                                                                                               22                      P1.0  /  High-current

        Analog input / P2.9  10                                                                                                                                                                                  21                  P1.1  /  High-current

                                 11                    12                    13       14     15              16                      17                      18                      19                      20

                                 Analog input / P2.10  Analog input / P2.11  VSS      V DD   V D DP          P1.6 / High -cu rre nt  P1.5 / High -cu rre nt  P1.4 / High -cu rre nt  P1.3 / High -cu rre nt  P1.2 / High -cu rre nt

Figure  7   XMC1400          PG-VQFN-40-17                                                   Pin                                     Configuration                                                                                   (top view)

Data Sheet                                                                                   23                                                                                                                                                  V1.3, 2016-10

                                                                                                                                     Subject to Agreement on the Use of Product Information
                                                                                                                                                                                                                                                           XMC1400 AA-Step

                                                                                                                                                                                                                                                           XMC1000 Family

                                                                                                                                                                                                                                  General Device Information

                         P4.5                  P4.4                  P0.15                 P0.14                 P0.13  P0.12  P0.11 / XTAL2  P0.10 / XTAL1        P0.9 / RTC_XTAL2     P0.8 / RTC_XTAL1     VDDP                 VS SP

                         48                    47                    46                    45                    44     43     42             41                   40                   39                   38                   37

            P4.6     1                                                                                                                                                                                                                                 36  P0.7

            P4.7     2                                                                                                                                                                                                                                 35  P0.6

Analog input / P2.0  3                                                                                                                                                                                                                                 34  P0.5

Analog input / P2.1  4                                                                                                                                                                                                                                 33  P0.4

Analog input / P2.2  5                                                                                                                                                                                                                                 32  P0.3

Analog input / P2.3  6                                                                                                                                                                                                                                 31  P0.2

Analog input / P2.4  7                                                                                                                                                                                                                                 30  P0.1

Analog input / P2.5  8                                                                                                                                                                                                                                 29  P0.0

Analog input / P2.6  9                                                                                                                                                                                                                                 28  P3.0

Analog input / P2.7  10                                                                                                                                                                                                                                27  VDDP

Analog input / P2.8  11                                                                                                                                                                                                                                26  P1.0 /  High-current

Analog input / P2.9  12                                                                                                                                                                                                                                25  P1.1 /  High-current

                         13                    14                    15                    16                    17     18     19             20                   21                   22                   23                   24

                         Analog input / P2.10  Analog input / P2.11  Analog input / P2.12  Analog input / P2.13  V SS   V DD   VDDP           P1.6 / High-current  P1.5 / High-current  P1.4 / High-current  P1.3 / High-current  P1.2 / High-current

Figure 8    XMC1400      PG-VQFN-48-73                                                                                         Pin            Configuration (top                                                                                           view)

Data Sheet                                                                                                                     24                                                                                                                                  V1.3, 2016-10

                                                                                                                                              Subject to Agreement on the Use of Product Information
                                                                                                                                                                                                                                                                                                   XMC1400 AA-Step

                                                                                                                                                                                                                                                                                                                        XMC1000 Family

                                                                                                                                                                                                                                                         General Device Information

                            P4.5                 P4.4                 P4.3                  P4.2                  P4.1                  P4.0                  P0.15  P0.14  P0.13  P0.12  P0.11 / XTAL2        P0.10 / XTAL1        P0.9 / RTC_XTAL2     P0.8 / RTC_XTAL1     VDDP                 VS SP

                            64                   63                   62                    61                    60                    59                    58     57     56     55     54                   53                   52                   51                   50                   49

            V SSP    1                                                                                                                                                                                                                                                                                                  48  P0.7

            VDDP     2                                                                                                                                                                                                                                                                                                  47  P0.6

            P4.6     3                                                                                                                                                                                                                                                                                                  46  P0.5

            P4.7     4                                                                                                                                                                                                                                                                                                  45  P0.4

            P4.8     5                                                                                                                                                                                                                                                                                                  44  P0.3

            P4.9     6                                                                                                                                                                                                                                                                                                  43  P0.2

            P4.10    7                                                                                                                                                                                                                                                                                                  42  P0.1

            P4.11    8                                                                                                                                                                                                                                                                                                  41  P0.0

Analog input / P2.0  9                                                                                                                                                                                                                                                                                                  40  P3.4

Analog input / P2.1  10                                                                                                                                                                                                                                                                                                 39  P3.3

Analog input / P2.2  11                                                                                                                                                                                                                                                                                                 38  P3.2

Analog input / P2.3  12                                                                                                                                                                                                                                                                                                 37  P3.1

Analog input / P2.4  13                                                                                                                                                                                                                                                                                                 36  P3.0

Analog input / P2.5  14                                                                                                                                                                                                                                                                                                 35  VDDP

Analog input / P2.6  15                                                                                                                                                                                                                                                                                                 34  P1.0 /  High  -current

Analog input / P2.7  16                                                                                                                                                                                                                                                                                                 33  P1.1 /  High  -current

                            17                   18                   19                    20                    21                    22                    23     24     25     26     27                   28                   29                   30                   31                   32

                            Analog input / P2.8  Analog input / P2.9  Analog input / P2.10  Analog input / P2.11  Analog input / P2.12  Analog input / P2.13  V SS   V DD   VDDP   P1.8   P1.7 / High-current  P1.6 / High-current  P1.5 / High-current  P1.4 / High-current  P1.3 / High-current  P1.2 / High-current

Figure 9             XMC1400                     PG-LQFP-64-26                                                                                                       /      PG-VQFN-64-6                                                                     Pin                                   Configuration (top

                     view)

Data Sheet                                                                                                                                                           25                                                                                                                                                     V1.3, 2016-10

                                                                                                                                                                                   Subject to Agreement on the Use of Product Information
                                                                    XMC1400 AA-Step

                                                                    XMC1000 Family

                                                         General Device Information

2.2.1       Package Pin Summary

The following general building block is used to describe each pin:

Table 4     Package Pin Mapping Description

Function         Package A    Package B             ...             Pad Type

Px.y             N            N                                     Pad Class

The table is sorted by the “Function” column, starting with the regular Port pins (Px.y),

followed by the supply pins.

The following columns, titled with the supported package variants, lists the package pin

number to which the respective function is mapped in that package.

The “Pad Type” indicates the employed pad type:

•  STD_INOUT (standard bi-directional pads)

•  STD_INOUT/AN (standard bi-directional pads with analog input)

•  STD_INOUT/clock (standard bi-directional pads with oscillator function)

•  High Current (high current bi-directional pads)

•  STD_IN/AN (standard input pads with analog input)

•  Power (power supply)

Details about the pad properties are defined in the Electrical Parameter chapter.

Table 5     Package Pin Mapping

Function    LQFP    VQFN      VQFN  TSSOP             Pad Type      Notes

            64,     48        40    38

            VQFN

            64

P0.0        41      29        23    17                STD_INOUT

P0.1        42      30        24    18                STD_INOUT

P0.2        43      31        25    19                STD_INOUT

P0.3        44      32        26    20                STD_INOUT

P0.4        45      33        27    21                STD_INOUT

P0.5        46      34        28    22                STD_INOUT

P0.6        47      35        29    23                STD_INOUT

P0.7        48      36        30    24                STD_INOUT

P0.8/       51      39        33    27                STD_INOUT

RTC_                                                  /clock_IN

XTAL1

Data Sheet                          26                                      V1.3, 2016-10

                                             Subject to Agreement on the Use of Product Information
                                                        XMC1400 AA-Step

                                                           XMC1000 Family

                                                  General Device Information

Table 5        Package Pin Mapping (cont’d)

Function    LQFP  VQFN  VQFN  TSSOP          Pad Type      Notes

            64,   48    40    38

            VQFN

            64

P0.9/       52    40    34    28             STD_INOUT

RTC_                                         /clock_O

XTAL2

P0.10/      53    41    35    29             STD_INOUT

XTAL1                                        /clock_IN

P0.11/      54    42    36    30             STD_INOUT

XTAL2                                        /clock_O

P0.12       55    43    37    31             STD_INOUT

P0.13       56    44    38    32             STD_INOUT

P0.14       57    45    39    33             STD_INOUT

P0.15       58    46    40    34             STD_INOUT

P1.0        34    26    22    16             High Current

P1.1        33    25    21    15             High Current

P1.2        32    24    20    14             High Current

P1.3        31    23    19    13             High Current

P1.4        30    22    18    12             High Current

P1.5        29    21    17    11             High Current

P1.6        28    20    16    -              High Current

P1.7        27    -     -     -              High Current

P1.8        26    -     -     -              STD_INOUT

P2.0        9     3     1     35             STD_INOUT

                                             /AN

P2.1        10    4     2     36             STD_INOUT

                                             /AN

P2.2        11    5     3     37             STD_IN/AN

P2.3        12    6     4     38             STD_IN/AN

P2.4        13    7     5     1              STD_IN/AN

P2.5        14    8     6     2              STD_IN/AN

P2.6        15    9     7     3              STD_IN/AN

P2.7        16    10    8     4              STD_IN/AN

Data Sheet                    27                                  V1.3, 2016-10

                                             Subject to Agreement on the Use of Product Information
                                                        XMC1400 AA-Step

                                                        XMC1000 Family

                                                  General Device Information

Table 5        Package Pin Mapping (cont’d)

Function    LQFP  VQFN  VQFN  TSSOP          Pad Type   Notes

            64,   48    40    38

            VQFN

            64

P2.8        17    11    9     5              STD_IN/AN

P2.9        18    12    10    6              STD_IN/AN

P2.10       19    13    11    7              STD_INOUT

                                             /AN

P2.11       20    14    12    8              STD_INOUT

                                             /AN

P2.12       21    15    -     -              STD_INOUT

                                             /AN

P2.13       22    16    -     -              STD_INOUT

                                             /AN

P3.0        36    28    -     -              STD_INOUT

P3.1        37    -     -     -              STD_INOUT

P3.2        38    -     -     -              STD_INOUT

P3.3        39    -     -     -              STD_INOUT

P3.4        40    -     -     -              STD_INOUT

P4.0        59    -     -     -              STD_INOUT

P4.1        60    -     -     -              STD_INOUT

P4.2        61    -     -     -              STD_INOUT

P4.3        62    -     -     -              STD_INOUT

P4.4        63    47    -     -              STD_INOUT

P4.5        64    48    -     -              STD_INOUT

P4.6        3     1     -     -              STD_INOUT

P4.7        4     2     -     -              STD_INOUT

P4.8        5     -     -     -              STD_INOUT

P4.9        6     -     -     -              STD_INOUT

P4.10       7     -     -     -              STD_INOUT

P4.11       8     -     -     -              STD_INOUT

VSS         23    17    13    9              Power      Supply GND, ADC

                                                        reference GND

Data Sheet                    28                               V1.3, 2016-10

                                             Subject to Agreement on the Use of Product Information
                                                       XMC1400 AA-Step

                                                       XMC1000 Family

                                             General Device Information

Table 5        Package Pin Mapping (cont’d)

Function    LQFP      VQFN  VQFN  TSSOP      Pad Type  Notes

            64,       48    40    38

            VQFN

            64

VDD         24        18    14    10         Power     Supply VDD, ADC

                                                       reference voltage/

                                                       ORC reference

                                                       voltage

VDDP        25        19    15    10         Power     When VDD is

                                                       supplied, VDDP

                                                       has to be supplied

                                                       with the same

                                                       voltage.

VDDP        2         -     -     -          Power     I/O port supply

VDDP        35        27    -     -          Power     I/O port supply

VDDP        50        38    32    26         Power     I/O port supply

VSSP        1         -     -     -          Power     I/O port ground

VSSP        49        37    31    25         Power     I/O port ground

VSSP        Exp.      Exp.  Exp.  -          Power     Exposed Die Pad

            Pad       Pad   Pad                        The exposed die

            (in                                        pad is connected

            VQFN                                       internally to VSSP.

            64 only)                                   For proper

                                                       operation, it is

                                                       mandatory to

                                                       connect the

                                                       exposed pad to

                                                       the board ground.

                                                       For thermal

                                                       aspects, please

                                                       refer to the

                                                       Package and

                                                       Reliability chapter.

Data Sheet                        29                          V1.3, 2016-10

                                             Subject to Agreement on the Use of Product Information
                                                            XMC1400 AA-Step

                                                            XMC1000 Family

                                                     General Device Information

2.2.2       Port Pin for Boot Modes

Port functions can be overruled by the boot mode selected. The type of boot mode is

selected via BMI. Table 6 shows the port pins used for the various boot modes.

Table 6     Port  Pin for Boot Modes

Pin               Boot                    Boot Description

P0.13             CS(O)                   SSC BSL mode

P0.14             SWDIO_0                 Debug mode (SWD)

                  SPD_0                   Debug mode (SPD)

                  RX/TX                   ASC BSL half-duplex mode

                  RX                      ASC BSL full-duplex mode

                  RX                      CAN BSL mode

                  SCLK(O)                 SSC BSL mode

P0.15             SWDCLK_0                Debug mode (SWD)

                  TX                      ASC BSL full-duplex mode

                  TX                      CAN BSL mode

                  DATA(I/O)               SSC BSL mode

P1.2              SWDCLK_1                Debug mode (SWD)

                  TX                      ASC BSL full-duplex mode

                  TX                      CAN BSL mode

P1.3              SWDIO_1                 Debug mode (SWD)

                  SPD_1                   Debug mode (SPD)

                  RX/TX                   ASC BSL half-duplex mode

                  RX                      ASC BSL full-duplex mode

                  RX                      CAN BSL mode

P4.6              HWCON0                  Boot Pins

P4.7              HWCON1                  (Boot from pins mode must be selected)

Data Sheet                            30                            V1.3, 2016-10

                                          Subject to Agreement on the Use of Product Information
                                                                       XMC1400 AA-Step

                                                                       XMC1000 Family

                                                                 General Device Information

2.2.3       Port I/O Function Description

The following general building block is used to describe the I/O functions of each PORT

pin:

Table 7     Port I/O Function Description

Function         Outputs                          Inputs

            ALT1                 ALTn             Input                Input

P0.0                             MODA.OUT         MODC.INA

Pn.y             MODA.OUT                         MODA.INA             MODC.INB

                           Pn.y

                  XMC1000                         Control Logic

                                                  PAD            VDDP

                           MODA.INA    Inpu.t.0.

                                       Input n

                           MODA        HWI0                            Pn.y

                           MODB        HWI1

                                       SW

                           MODB.OUT    AL.T..1

                                       ALTn

                                       HWO0                      GND

                                       HWO1

Figure 10   Simplified Port Structure

Pn.y is the port pin name, defining the control and data bits/registers associated with it.

As GPIO, the port is under software control. Its input value is read via Pn_IN.y, Pn_OUT

defines the output value.

Up to nine alternate output functions (ALT1 to ALT9) can be mapped to a single port pin,

selected by Pn_IOCR.PC. The output value is directly driven by the respective module,

with the pin characteristics controlled by the port registers (within the limits of the

connected pad).

The port pin input can be connected to multiple peripherals. Most peripherals have an

input multiplexer to select between different possible input sources.

The input path is also active while the pin is configured as output. This allows to feedback

an output to on-chip resources without wasting an additional external pin.

Please refer to the Port I/O Functions table for the complete Port I/O function mapping.

Data Sheet                             31                                     V1.3, 2016-10

                                                  Subject to Agreement on the Use of Product Information
                                                                           XMC1400 AA-Step

                                                                           XMC1000 Family

                                                                General Device Information

2.2.4       Hardware Controlled I/O Function Description

The following general building block is used to describe the hardware I/O and pull control

functions of each PORT pin:

Table 8     Hardware Controlled I/O Function Description

Function    Outputs             Inputs              Pull Control

            HWO0                HWI0                HW0_PD                 HW0_PU

P0.0        MODB.OUT            MODB.INA

Pn.y                                                MODC.OUT               MODC.OUT

By    Pn_HWSEL,      it  is  possible  to  select   between     different  hardware    “masters”

(HWO0/HWI0, HWO1/HWI1). The selected peripheral can take control of the pin(s).

Hardware    control  overrules  settings   in  the  respective  port  pin  registers.  Additional

hardware    signals      HW0_PD/HW1_PD         and  HW0_PU/HW1_PU          controlled  by   the

peripherals can be used to control the pull devices of the pin.

Please refer to the Hardware Controlled I/O Functions table for the complete hardware

I/O and pull control function mapping.

Data Sheet                                     32                          V1.3, 2016-10

                                                    Subject to Agreement on the Use of Product Information
                                Data Sheet     Port I/O   Function Table

                                               Table 9            Port I/O Functions

                                               Function                                   Outputs                                  Inputs

                                                          ALT1    ALT2    ALT3    ALT4    ALT5     ALT6    ALT7    ALT8    ALT9    Input   Input    Input    Input    Input    Input    Input    Input   Input    Input    Input   Input

                                               P0.0       ERU0.P  LEDTS0  ERU0.G  CCU40.  CCU80.   USIC0_  USIC0_  CCU81.  USIC1_  BCCU0.  CCU40.I                                      USIC1_   USIC0_           USIC0_

                                                          DOUT0   .LINE7  OUT0    OUT0    OUT00    CH0.SE  CH1.SE  OUT00   CH1.DO  TRAPIN  N0AC                                         CH1.DX   CH0.D            CH1.DX

                                                                                                   LO0     LO0             UT0     B                                                    0A       X2A              2A

                                               P0.1       ERU0.P  LEDTS0  ERU0.G  CCU40.  CCU80.   BCCU0.  SCU.VD  USIC1_  USIC1_          CCU40.I                                      USIC1_   USIC1_

                                                          DOUT1   .LINE6  OUT1    OUT1    OUT01    OUT8    ROP     CH1.SC  CH1.DO          N1AC                                         CH1.DX   CH1.D

                                                                                                                   LKOUT   UT0                                                          0B       X1A

                                               P0.2       ERU0.P  LEDTS0  ERU0.G  CCU40.  CCU80.   VADC0.  CCU80.  USIC1_  USIC1_          CCU40.I                                      USIC1_   USIC1_

                                                          DOUT2   .LINE5  OUT2    OUT2    OUT02    EMUX02  OUT10   CH0.SC  CH0.DO          N2AC                                         CH0.DX   CH0.D

                                                                                                                   LKOUT   UT0                                                          0A       X1A

                                               P0.3       ERU0.P  LEDTS0  ERU0.G  CCU40.  CCU80.   VADC0.  CCU80.  USIC1_  USIC1_          CCU40.I                                      USIC1_

                                                          DOUT3   .LINE4  OUT3    OUT3    OUT03    EMUX01  OUT11   CH1.SC  CH0.DO          N3AC                                         CH0.DX

                                                                                                                   LKOUT   UT0                                                          0B

                                               P0.4       BCCU0.  LEDTS0  LEDTS0 CCU40.   CCU80.   VADC0.  WWDT.   USIC1_  CAN.N0                   CCU41.I  CCU80.I                                                       CAN.N0

                                                          OUT0    .LINE3  .COL3   OUT1    OUT13    EMUX00  SERVIC  CH1.SE  _TXD                     N0AB     N0AB                                                          _RXDA

                                                                                                           E_OUT   LO0

                                33             P0.5       BCCU0.  LEDTS0  LEDTS0  CCU40.  CCU80.   ACMP2.  CCU80.  VADC0.  CAN.N0                   CCU41.I  CCU80.I                                                       CAN.N0

                                                          OUT1    .LINE2  .COL2   OUT0    OUT12    OUT     OUT01   EMUX10  _TXD                     N1AB     N1AB                                                          _RXDB

Subject                                        P0.6       BCCU0.  LEDTS0  LEDTS0  CCU40.  CCU80.   USIC0_  USIC0_  VADC0.  CCU41.          CCU40.I  CCU41.I                                              USIC0_

                                                          OUT2    .LINE1  .COL1   OUT0    OUT11    CH1.MC  CH1.DO  EMUX11  OUT0            N0AB     N2AB                                                 CH1.DX

                                                                                                   LKOUT   UT0                                                                                           0C

to                                             P0.7       BCCU0.  LEDTS0 LEDTS0 CCU40.    CCU80.   USIC0_  USIC0_  VADC0.  CCU41.          CCU40.I  CCU41.I                                      USIC0_  USIC0_   USIC0_

Agreement                                                 OUT3    .LINE0  .COL0   OUT1    OUT10    CH0.SC  CH1.DO  EMUX12  OUT1            N1AB     N3AB                                         CH0.D   CH1.DX   CH1.DX

                                                                                                   LKOUT   UT0                                                                                   X1C     0D       1C

                                               P0.8/      BCCU0.  LEDTS1 LEDTS0 CCU40.    CCU80.   USIC0_  USIC0_  CCU81.  CCU41.          CCU40.I                                               USIC0_           USIC0_

                                               RTC_XTAL1  OUT4    .LINE0  .COLA   OUT2    OUT20    CH0.SC  CH1.SC  OUT20   OUT2            N2AB                                                  CH0.D            CH1.DX

                                                                                                   LKOUT   LKOUT                                                                                 X1B              1B

on                                             P0.9/      BCCU0.  LEDTS1 LEDTS0 CCU40.    CCU80.   USIC0_  USIC0_  CCU81.  CCU41.          CCU40.I                                               USIC0_           USIC0_

the Use of Product Information                 RTC_XTAL2  OUT5    .LINE1  .COL6   OUT3    OUT21    CH0.SE  CH1.SE  OUT21   OUT3            N3AB                                                  CH0.D            CH1.DX                                    XMC1400 AA-Step

                                                                                                   LO0     LO0                                                                                   X2B              2B

                                               P0.10/     BCCU0.  LEDTS1  LEDTS0  ACMP0.  CCU80.   USIC0_  USIC0_  CCU81.                                    CCU80.I  CCU81.I                    USIC0_           USIC0_                    XMC1000 Family

                                               XTAL1      OUT6    .LINE2  .COL5   OUT     OUT22    CH0.SE  CH1.SE  OUT22                                     N2AB     N2AB                       CH0.D            CH1.DX

                                                                                                   LO1     LO1                                                                                   X2C              2C

                                V1.3, 2016-10  P0.11/     BCCU0.  LEDTS1  LEDTS0  USIC0_  CCU80.   USIC0_  USIC0_  CCU81.                                                                        USIC0_           USIC0_

                                               XTAL2      OUT7    .LINE3  .COL4   CH0.MC  OUT23    CH0.SE  CH1.SE  OUT23                                                                         CH0.D            CH1.DX

                                                                                  LKOUT            LO2     LO2                                                                                   X2D              2D

                                               P0.12      BCCU0.  LEDTS1  LEDTS0  LEDTS1  CCU80.   USIC0_  CCU80.          CAN.N1  BCCU0.  CCU40.I  CCU40.I  CCU40.I  CCU81.I  CCU40.I  CCU80.I  USIC0_  CCU80.I  CCU80.I  CAN.N1  CCU80.I

                                                          OUT6    .LINE4  .COL3   .COL3   OUT33    CH0.SE  OUT20           _TXD    TRAPIN  N0AA     N1AA     N2AA     N0AU     N3AA     N0AA     CH0.D   N1AA     N2AA     _RXDA   N3AA

                                                                                                   LO3                             A                                                             X2E
                                Data Sheet     Table 9           Port I/O Functions (cont’d)

                                               Function                                  Outputs                                  Inputs

                                                         ALT1    ALT2    ALT3    ALT4    ALT5     ALT6    ALT7    ALT8    ALT9    Input    Input   Input  Input    Input    Input    Input   Input   Input   Input   Input   Input

                                               P0.13     WWDT.   LEDTS1  LEDTS0  LEDTS1  CCU80.   USIC0_  CCU80.          CAN.N1                          CCU80.I  CCU81.I  POSIF0.          USIC0_                  CAN.N1

                                                         SERVIC  .LINE5  .COL2   .COL2   OUT32    CH0.SE  OUT21           _TXD                            N3AB     N1AU     IN0B             CH0.D                   _RXDB

                                                         E_OUT                                    LO4                                                                                        X2F

                                               P0.14     BCCU0.  LEDTS1  LEDTS0  LEDTS1  CCU80.   USIC0_  USIC0_          CAN.N0                                   CCU81.I  POSIF0.  USIC0_  USIC0_  USIC1_          CAN.N0

                                                         OUT7    .LINE6  .COL1   .COL1   OUT31    CH0.DO  CH0.SC          _TXD                                     N2AU     IN1B     CH0.DX  CH0.D   CH1.DX          _RXDC

                                                                                                  UT0     LKOUT                                                                      0A      X1A     5B

                                               P0.15     BCCU0.  LEDTS1  LEDTS0  LEDTS1  CCU80.   USIC0_  USIC0_          CAN.N0                                   CCU81.I  POSIF0.  USIC0_          USIC1_  USIC1_  CAN.N0

                                                         OUT8    .LINE7  .COL0   .COL0   OUT30    CH0.DO  CH1.MC          _TXD                                     N3AU     IN2B     CH0.DX          CH1.DX  CH1.DX  _RXDD

                                                                                                  UT0     LKOUT                                                                      0B              3B      4B

                                               P1.0      BCCU0.  CCU40.  LEDTS0  LEDTS1  CCU80.   ACMP1.  USIC0_  CCU81.  CAN.N0                                            POSIF0.  USIC0_                          CAN.N0

                                                         OUT0    OUT0    .COL0   .COLA   OUT00    OUT     CH0.DO  OUT00   _TXD                                              IN2A     CH0.DX                          _RXDG

                                                                                                          UT0                                                                        0C

                                               P1.1      ERU1.P  CCU40.  LEDTS0  LEDTS1  CCU80.   USIC0_  USIC0_  CCU81.  CAN.N0                                            POSIF0.  USIC0_  USIC0_          USIC0_  CAN.N0

                                                         DOUT1   OUT1    .COL1   .COL0   OUT01    CH0.DO  CH1.SE  OUT01   _TXD                                              IN1A     CH0.DX  CH0.D           CH1.DX  _RXDH

                                                                                                  UT0     LO0                                                                        0D      X1D             2E

                                               P1.2      ERU1.P  CCU40.  LEDTS0  LEDTS1  CCU80.   ACMP2.  USIC0_  CCU81.  CAN.N1                                            POSIF0.                  USIC0_          CAN.N1

                                                         DOUT2   OUT2    .COL2   .COL1   OUT10    OUT     CH1.DO  OUT10   _TXD                                              IN0A                     CH1.DX          _RXDG

                                                                                                          UT0                                                                                        0B

                                34             P1.3      ERU1.P  CCU40.  LEDTS0  LEDTS1  CCU80.   USIC0_  USIC0_  CCU81.  CAN.N1                                                                     USIC0_  USIC0_  CAN.N1

                                                         DOUT3   OUT3    .COL3   .COL2   OUT11    CH1.SC  CH1.DO  OUT11   _TXD                                                                       CH1.DX  CH1.DX  _RXDH

                                                                                                  LKOUT   UT0                                                                                        0A      1A

Subject                                        P1.4      ERU1.P  USIC0_  LEDTS0  LEDTS1  CCU80.   USIC0_  USIC0_  CCU81.  CCU41.                                                     USIC0_          USIC0_

                                                         DOUT0   CH1.SC  .COL4   .COL3   OUT20    CH0.SE  CH1.SE  OUT20   OUT0                                                       CH0.DX          CH1.DX

                                                                 LKOUT                            LO0     LO1                                                                        5E              5E

to                                             P1.5      ERU1.P  USIC0_  LEDTS0  BCCU0.  CCU80.   USIC0_  USIC0_  CCU81.  CCU41.                                                                     USIC0_

Agreement                                                DOUT1   CH0.DO  .COLA   OUT1    OUT21    CH0.SE  CH1.SE  OUT21   OUT1                                                                       CH1.DX

                                                                 UT0                              LO1     LO2                                                                                        5F

                                               P1.6      ERU1.P  USIC0_  LEDTS0  USIC0_  BCCU0.   USIC0_  USIC0_  CCU81.  CCU41.                                            POSIF1.  USIC0_

                                                         DOUT2   CH1.DO  .COL5   CH0.SC  OUT2     CH0.SE  CH1.SE  OUT30   OUT2                                              IN2A     CH0.DX

on                                                               UT0             LKOUT            LO2     LO3                                                                        5F

the Use of Product Information                 P1.7      BCCU0.  CCU40.  LEDTS0  LEDTS1           ACMP3.  ERU1.P  CCU81.  CCU41.                                            POSIF1.  USIC1_                  USIC1_                                  XMC1400 AA-Step

                                                         OUT8    OUT3    .COL6   .COL4            OUT     DOUT3   OUT31   OUT3                                              IN1A     CH0.DX                  CH1.DX

                                                                                                                                                                                     5B                      2C                      XMC1000 Family

                                               P1.8      BCCU0.  CCU40.  USIC1_  VADC0.           ACMP1.  ERU1.P  CCU81.                                                    POSIF1.  USIC1_  USIC1_          USIC1_

                                                         OUT0    OUT0    CH1.SC  EMUX02           OUT     DOUT0   OUT32                                                     IN0A     CH0.DX  CH0.D           CH1.DX

                                                                         LKOUT                                                                                                       3B      X4B             1C

                                V1.3, 2016-10  P2.0      ERU0.P  CCU40.  ERU0.G  LEDTS1  CCU80.   USIC0_  USIC0_  CCU81.  CAN.N0           VADC0.                                    USIC0_  USIC0_          USIC0_  CAN.N0  ERU0.0

                                                         DOUT3   OUT0    OUT3    .COL5   OUT20    CH0.DO  CH0.SC  OUT20   _TXD             G0CH5                                     CH0.DX  CH0.D           CH1.DX  _RXDE   B0

                                                                                                  UT0     LKOUT                                                                      0E      X1E             2F

                                               P2.1      ERU0.P  CCU40.  ERU0.G  LEDTS1  CCU80.   USIC0_  USIC0_  CCU81.  CAN.N0  ACMP2.I  VADC0.                                    USIC0_          USIC0_  USIC0_  CAN.N0  ERU0.1

                                                         DOUT2   OUT1    OUT2    .COL6   OUT21    CH0.DO  CH1.SC  OUT21   _TXD    NP       G0CH6                                     CH0.DX          CH1.DX  CH1.DX  _RXDF   B0

                                                                                                  UT0     LKOUT                                                                      0F              3A      4A
                                Data Sheet     Table 9           Port I/O Functions (cont’d)

                                               Function                                  Outputs                                  Inputs

                                                         ALT1    ALT2    ALT3    ALT4    ALT5     ALT6    ALT7    ALT8    ALT9    Input    Input    Input    Input    Input    Input    Input    Input   Input   Input   Input    Input

                                               P2.2                                                                               ACMP2.I  VADC0.            ORC0.AI  USIC1_            USIC0_   USIC0_  USIC0_                   ERU0.0

                                                                                                                                  NN       G0CH7             N        CH0.DX            CH0.DX   CH0.D   CH1.DX                   B1

                                                                                                                                                                      5E                3A       X4A     5A

                                               P2.3                                                                                                 VADC0.   ORC1.AI  USIC1_   USIC1_   USIC1_   USIC0_  USIC0_  USIC0_           ERU0.1

                                                                                                                                                    G1CH5    N        CH0.DX   CH0.DX   CH1.DX   CH0.D   CH1.DX  CH1.DX           B1

                                                                                                                                                                      3E       4E       5C       X5B     3C      4C

                                               P2.4                                                                                                 VADC0.   ORC2.AI  USIC1_   USIC1_   USIC0_   USIC0_  USIC1_  USIC0_           ERU0.0

                                                                                                                                                    G1CH6    N        CH1.DX   CH1.DX   CH0.DX   CH0.D   CH0.DX  CH1.DX           A1

                                                                                                                                                                      3C       4C       3B       X4B     5F      5B

                                               P2.5                                                                                                 VADC0.   ORC3.AI  USIC1_            USIC0_           USIC0_  USIC0_           ERU0.1

                                                                                                                                                    G1CH7    N        CH1.DX            CH0.DX           CH1.DX  CH1.DX           A1

                                                                                                                                                                      5D                5D               3E      4E

                                               P2.6                                                                               ACMP1.I  VADC0.            ORC4.AI  USIC1_   USIC1_   USIC0_   USIC0_  USIC0_                   ERU0.2

                                                                                                                                  NN       G0CH0             N        CH1.DX   CH1.DX   CH0.DX   CH0.D   CH1.DX                   A1

                                                                                                                                                                      3E       4E       3E       X4E     5D

                                               P2.7                                                                               ACMP1.I           VADC0.   ORC5.AI  USIC1_            USIC0_           USIC0_  USIC0_           ERU0.3

                                                                                                                                  NP                G1CH1    N        CH1.DX            CH0.DX           CH1.DX  CH1.DX           A1

                                                                                                                                                                      5E                5C               3D      4D

                                35             P2.8                                                                               ACMP0.I  VADC0.   VADC0.   ORC6.AI                    USIC0_   USIC0_  USIC0_                   ERU0.3

                                                                                                                                  NN       G0CH1    G1CH0    N                          CH0.DX   CH0.D   CH1.DX                   B1

                                                                                                                                                                                        3D       X4D     5C

Subject                                        P2.9                                                                               ACMP0.I  VADC0.   VADC0.   ORC7.AI                    USIC0_           USIC0_  USIC0_           ERU0.3

                                                                                                                                  NP       G0CH2    G1CH4    N                          CH0.DX           CH1.DX  CH1.DX           B0

                                                                                                                                                                                        5A               3B      4B

to                                             P2.10     ERU0.P  CCU40.  ERU0.G  LEDTS1  CCU80.   ACMP0.  USIC0_          CAN.N1           VADC0.   VADC0.                              USIC0_   USIC0_  USIC0_          CAN.N1   ERU0.2

Agreement                                                DOUT1   OUT2    OUT1    .COL4   OUT30    OUT     CH1.DO          _TXD             G0CH3    G1CH2                               CH0.DX   CH0.D   CH1.DX          _RXDE    B0

                                                                                                          UT0                                                                           3C       X4C     0F

                                               P2.11     ERU0.P  CCU40.  ERU0.G  LEDTS1  CCU80.   USIC0_  USIC0_          CAN.N1  ACMP.R   VADC0.   VADC0.                                               USIC0_  USIC0_  CAN.N1   ERU0.2

                                                         DOUT0   OUT3    OUT0    .COL3   OUT31    CH1.SC  CH1.DO          _TXD    EF       G0CH4    G1CH3                                                CH1.DX  CH1.DX  _RXDF    B1

on                                                                                                LKOUT   UT0                                                                                            0E      1E

the Use of Product Information                 P2.12     BCCU0.  VADC0.  USIC1_  USIC1_           ACMP2.  USIC1_  LEDTS2          ACMP3.I                                               USIC1_   USIC1_  USIC1_  USIC1_           ERU1.3                  XMC1400 AA-Step

                                                         OUT3    EMUX00  CH0.SC  CH1.SC           OUT     CH1.DO  .COL6           NN                                                    CH0.DX   CH0.D   CH1.DX  CH1.DX           A2

                                                                         LKOUT   LKOUT                    UT0                                                                           3A       X4A     0C      1B                       XMC1000 Family

                                               P2.13     BCCU0.  CCU40.  USIC1_  CCU81.           VADC0.  USIC1_  CCU81.  CCU41.  ACMP3.I                                               USIC1_           USIC1_                   ERU1.3

                                                         OUT4    OUT3    CH0.MC  OUT31            EMUX01  CH1.DO  OUT33   OUT3    NP                                                    CH0.DX           CH1.DX                   A3

                                                                         LKOUT                            UT0                                                                           5A               0D

                                V1.3, 2016-10  P3.0      BCCU0.  USIC1_  USIC1_  LEDTS2  CCU80.   ACMP1.  USIC1_  CCU81.  CCU41.  BCCU0.   CCU41.I  CCU41.I  CCU41.I  CCU41.I  CCU81.I  CCU81.I  CCU81.  USIC1_  USIC1_  CCU81.I  ERU1.0

                                                         OUT0    CH1.DO  CH1.SC  .COLA   OUT21    OUT     CH0.SE  OUT21   OUT0    TRAPIN   N0AA     N1AA     N2AA     N3AA     N0AA     N1AA     IN2AA   CH1.DX  CH1.DX  N3AA     A1

                                                                 UT0     LKOUT                            LO1                     C                                                                      0E      1D

                                               P3.1      BCCU0.  USIC1_          LEDTS2  CCU80.   ACMP3.  USIC1_  CCU81.  CCU41.                                                                 USIC1_  USIC1_                   ERU1.1

                                                         OUT1    CH1.DO          .COL0   OUT20    OUT     CH0.SE  OUT20   OUT1                                                                   CH0.D   CH1.DX                   A1

                                                                 UT0                                      LO0                                                                                    X2F     0F
                                Data Sheet     Table 9           Port I/O Functions (cont’d)

                                               Function                                  Outputs                                  Inputs

                                                         ALT1    ALT2    ALT3    ALT4    ALT5     ALT6    ALT7    ALT8    ALT9    Input   Input    Input    Input    Input    Input    Input   Input   Input   Input   Input   Input

                                               P3.2      BCCU0.  USIC1_          LEDTS2  CCU80.   ACMP2.  USIC1_  CCU81.  CCU41.                                                       USIC1_  USIC1_  USIC1_  USIC1_          ERU1.2

                                                         OUT2    CH1.SC          .COL1   OUT11    OUT     CH0.SC  OUT11   OUT2                                                         CH0.DX  CH0.D   CH1.DX  CH1.DX          A1

                                                                 LKOUT                                    LKOUT                                                                        3C      X4C     3D      4D

                                               P3.3      BCCU0.  USIC1_          LEDTS2  CCU80.   ACMP0.  USIC1_  CCU81.  CCU41.                                                       USIC1_                  USIC1_          ERU1.1

                                                         OUT5    CH0.DO          .COL2   OUT10    OUT     CH1.SE  OUT10   OUT3                                                         CH0.DX                  CH1.DX          A3

                                                                 UT0                                      LO0                                                                          0E                      2A

                                               P3.4      BCCU0.  USIC1_  USIC1_  LEDTS2  CCU80.   USIC1_  USIC1_  CCU81.                                                               USIC1_  USIC1_          USIC1_          ERU1.2

                                                         OUT6    CH0.DO  CH0.SC  .COL3   OUT01    CH1.MC  CH1.SE  OUT01                                                                CH0.DX  CH0.D           CH1.DX          A3

                                                                 UT0     LKOUT                    LKOUT   LO1                                                                          0F      X1E             2B

                                               P4.0      BCCU0.  ERU1.P  LEDTS2  ERU1.G  CCU40.   ACMP1.  USIC1_  CCU81.  CCU41.          CCU40.I  CCU41.I  CCU80.I                    USIC1_  USIC1_

                                                         OUT0    DOUT0   .COL5   OUT0    OUT0     OUT     CH1.SE  OUT10   OUT0            N0BA     N0AC     N0AU                       CH0.DX  CH0.D

                                                                                                          LO1                                                                          3D      X4D

                                               P4.1      BCCU0.  ERU1.P  LEDTS2 ERU1.G   CCU40.   ACMP3.  USIC1_  CCU81.  CCU41.          CCU40.I  CCU41.I  CCU80.I           POSIF1.  USIC1_

                                                         OUT8    DOUT1   .COL4   OUT1    OUT1     OUT     CH1.SE  OUT11   OUT1            N1BA     N1AC     N1AU              IN0B     CH0.DX

                                                                                                          LO2                                                                          5C

                                               P4.2      BCCU0.  ERU1.P  CCU81.  ERU1.G  CCU40.   ACMP2.  USIC1_  CCU81.  CCU41.          CCU40.I  CCU41.I  CCU80.I  CCU81.I  POSIF1.  USIC1_

                                                         OUT4    DOUT2   OUT20   OUT2    OUT2     OUT     CH1.SE  OUT12   OUT2            N2BA     N2AC     N2AU     N1AB     IN1B     CH0.DX

                                                                                                          LO3                                                                          5D

                                36             P4.3      BCCU0.  ERU1.P  CCU81.  ERU1.G  CCU40.   ACMP0.  USIC1_  CCU81.  CCU41.          CCU40.I  CCU41.I  CCU80.I           POSIF1.          USIC1_

                                                         OUT5    DOUT3   OUT21   OUT3    OUT3     OUT     CH0.SC  OUT13   OUT3            N3BA     N3AC     N3AU              IN2B             CH0.D

                                                                                                          LKOUT                                                                                X1B

Subject                                        P4.4      BCCU0.  LEDTS2          LEDTS1  CCU80.   USIC1_          CCU81.  CCU41.                   CCU41.I                             USIC1_          USIC1_                  ERU1.0

                                                         OUT0    .LINE0          .COLA   OUT00    CH0.DO          OUT00   OUT0                     N0AV                                CH0.DX          CH1.DX                  A2

                                                                                                  UT0                                                                                  0C              5F

to                                             P4.5      BCCU0.  LEDTS2          LEDTS1  CCU80.   USIC1_  USIC1_  CCU81.  CCU41.                   CCU41.I                             USIC1_  USIC1_                          ERU1.1

Agreement                                                OUT8    .LINE1          .COL6   OUT01    CH0.DO  CH0.SC  OUT01   OUT1                     N1AV                                CH0.DX  CH0.D                           A2

                                                                                                  UT0     LKOUT                                                                        0D      X1C

                                               P4.6      BCCU0.  LEDTS2  CCU81.  LEDTS1  CCU80.           USIC1_  CCU81.  CCU41.                   CCU41.I           CCU81.I                   USIC1_                          ERU1.2

                                                         OUT2    .LINE2  OUT10   .COL5   OUT10            CH0.SC  OUT02   OUT2                     N2AV              N0AB                      CH0.D                           A2

on                                                                                                        LKOUT                                                                                X1D

the Use of Product Information                 P4.7      BCCU0.  LEDTS2  CCU81.  LEDTS1  CCU80.           USIC1_  CCU81.  CCU41.                   CCU41.I                                     USIC1_                          ERU1.0                  XMC1400 AA-Step

                                                         OUT5    .LINE3  OUT11   .COL4   OUT11            CH0.SE  OUT03   OUT3                     N3AV                                        CH0.D                           A3

                                                                                                          LO0                                                                                  X2A                                     XMC1000 Family

                                               P4.8      BCCU0.  LEDTS2 LEDTS2 LEDTS1    CCU80.   CCU40.  USIC1_  CCU81.  CAN.N1          CCU40.I  CCU41.I                                     USIC1_                  CAN.N1

                                                         OUT7    .LINE4  .COL3   .COL3   OUT30    OUT0    CH0.SE  OUT30   _TXD            N0AV     N0BA                                        CH0.D                   _RXDC

                                                                                                          LO1                                                                                  X2B

                                V1.3, 2016-10  P4.9      BCCU0.  LEDTS2  LEDTS2 LEDTS1   CCU80.   CCU40.  USIC1_  CCU81.  CAN.N1          CCU40.I  CCU41.I                                     USIC1_                  CAN.N1

                                                         OUT3    .LINE5  .COL2   .COL2   OUT31    OUT1    CH0.SE  OUT31   _TXD            N1AV     N1BA                                        CH0.D                   _RXDD

                                                                                                          LO2                                                                                  X2C
                                Data Sheet     Table 9         Port I/O Functions (cont’d)

                                               Function                                Outputs                                  Inputs

                                                         ALT1  ALT2    ALT3    ALT4    ALT5     ALT6    ALT7    ALT8    ALT9    Input   Input    Input    Input  Input    Input  Input  Input   Input   Input   Input  Input

                                               P4.10           LEDTS2  LEDTS2  LEDTS1  CCU80.   CCU40.  USIC1_  CCU81.  CCU81.  BCCU0.  CCU40.I  CCU41.I         CCU81.I                USIC1_  USIC1_

                                                               .LINE6  .COL1   .COL1   OUT00    OUT2    CH0.SE  OUT32   OUT00   TRAPIN  N2AV     N2BA            N3AB                   CH0.D   CH1.DX

                                                                                                        LO3                     D                                                       X2D     5A

                                               P4.11           LEDTS2  LEDTS2 LEDTS1   CCU80.   CCU40.  USIC1_  CCU81.  CCU81.          CCU40.I  CCU41.I                                USIC1_  USIC1_  USIC1_

                                                               .LINE7  .COL0   .COL0   OUT01    OUT3    CH0.SE  OUT33   OUT01           N3AV     N3BA                                   CH0.D   CH1.DX  CH1.DX

                                                                                                        LO4                                                                             X2E     3A      4A

                                37

Subject

to

Agreement

on

the Use of Product Information  V1.3, 2016-10                                                                                                                                                                                 XMC1000 Family  XMC1400 AA-Step
                                Data Sheet     Table 10  Hardware   I/O Controlled   Functions

                                               Function  Outputs    Outputs          Inputs        Inputs           Pull Control        Pull Control        Pull Control  Pull Control

                                                         HWO0       HWO1             HWI0          HWI1             HW0_PD              HW0_PU              HW1_PD        HW1_PU

                                               P0.0      LEDTS0.                     LEDTS0.TSIN7  LEDTS0.TSIN7     Reserved for LEDTS  Reserved for LEDTS  Reserved for LEDTS Scheme B:

                                                         EXTENDED7                                                  Scheme A:           Scheme A:           pull-up enabled and pull-down disabled, and

                                                                                                                    pull-down disabled  pull-down enabled   vice versa

                                               P0.1      LEDTS0.                     LEDTS0.TSIN6  LEDTS0.TSIN6     always              always

                                                         EXTENDED6

                                               P0.2      LEDTS0.                     LEDTS0.TSIN5  LEDTS0.TSIN5

                                                         EXTENDED5

                                               P0.3      LEDTS0.                     LEDTS0.TSIN4  LEDTS0.TSIN4

                                                         EXTENDED4

                                               P0.4      LEDTS0.                     LEDTS0.TSIN3  LEDTS0.TSIN3

                                                         EXTENDED3

                                               P0.5      LEDTS0.                     LEDTS0.TSIN2  LEDTS0.TSIN2

                                                         EXTENDED2

                                               P0.6      LEDTS0.                     LEDTS0.TSIN1  LEDTS0.TSIN1

                                                         EXTENDED1

                                               P0.7      LEDTS0.                     LEDTS0.TSIN0  LEDTS0.TSIN0

                                38                       EXTENDED0

                                               P0.8      LEDTS1.                     LEDTS1.TSIN0  LEDTS1.TSIN0

Subject                                                  EXTENDED0

                                               P0.9      LEDTS1.                     LEDTS1.TSIN1  LEDTS1.TSIN1

                                                         EXTENDED1

to                                             P0.10     LEDTS1.                     LEDTS1.TSIN2  LEDTS1.TSIN2

Agreement                                                EXTENDED2

                                               P0.11     LEDTS1.                     LEDTS1.TSIN3  LEDTS1.TSIN3

                                                         EXTENDED3

on                                             P0.12     LEDTS1.                     LEDTS1.TSIN4  LEDTS1.TSIN4

                                                         EXTENDED4

the Use of Product Information                 P0.13     LEDTS1.                     LEDTS1.TSIN5  LEDTS1.TSIN5                                                                                                          XMC1400 AA-Step

                                                         EXTENDED5                                                                                                                                       XMC1000 Family

                                               P0.14     LEDTS1.                     LEDTS1.TSIN6  LEDTS1.TSIN6

                                                         EXTENDED6

                                V1.3, 2016-10  P0.15     LEDTS1.                     LEDTS1.TSIN7  LEDTS1.TSIN7

                                                         EXTENDED7

                                               P1.0                 USIC0_CH0.DOUT0                USIC0_CH0.HWIN0  BCCU0.OUT2          BCCU0.OUT2

                                               P1.1                 USIC0_CH0.DOUT1                USIC0_CH0.HWIN1  BCCU0.OUT3          BCCU0.OUT3

                                               P1.2                 USIC0_CH0.DOUT2                USIC0_CH0.HWIN2  BCCU0.OUT4          BCCU0.OUT4
                                Data Sheet     Table 10  Hardware  I/O Controlled   Functions

                                               Function  Outputs   Outputs          Inputs     Inputs           Pull Control  Pull Control  Pull Control  Pull Control

                                                         HWO0      HWO1             HWI0       HWI1             HW0_PD        HW0_PU        HW1_PD        HW1_PU

                                               P1.3                USIC0_CH0.DOUT3             USIC0_CH0.HWIN3  BCCU0.OUT5    BCCU0.OUT5

                                               P1.4                                                             BCCU0.OUT6    BCCU0.OUT6

                                               P1.5                                                             BCCU0.OUT7    BCCU0.OUT7

                                               P1.6                                                             BCCU0.OUT8    BCCU0.OUT8

                                               P1.7

                                               P1.8

                                               P2.0                                                             BCCU0.OUT1    BCCU0.OUT1

                                               P2.1                                                             BCCU0.OUT6    BCCU0.OUT6

                                               P2.2                                                             BCCU0.OUT0    BCCU0.OUT0    CCU40.OUT3    CCU40.OUT3

                                               P2.3                                                             ACMP2.OUT     ACMP2.OUT

                                               P2.4                                                             BCCU0.OUT8    BCCU0.OUT8

                                               P2.5                                                             ACMP1.OUT     ACMP1.OUT

                                39             P2.6                                                             BCCU0.OUT2    BCCU0.OUT2    CCU40.OUT3    CCU40.OUT3

                                               P2.7                                                             BCCU0.OUT8    BCCU0.OUT8    CCU40.OUT3    CCU40.OUT3

Subject                                        P2.8                                                             BCCU0.OUT1    BCCU0.OUT1    CCU40.OUT2    CCU40.OUT2

                                               P2.9                                                             BCCU0.OUT7    BCCU0.OUT7    CCU40.OUT2    CCU40.OUT2

to                                             P2.10                                                            BCCU0.OUT4    BCCU0.OUT4

Agreement                                      P2.11                                                            BCCU0.OUT5    BCCU0.OUT5

                                               P2.12                                                            BCCU0.OUT3    BCCU0.OUT3    CCU41.OUT0    CCU41.OUT0

                                               P2.13                                                            BCCU0.OUT4    BCCU0.OUT4    CCU41.OUT2    CCU41.OUT2

on                                             P3.0

the Use of Product Information                 P3.1                USIC1_CH0.DOUT3             USIC1_CH0.HWIN3                                                                          XMC1400 AA-Step

                                               P3.2                USIC1_CH0.DOUT2             USIC1_CH0.HWIN2                                                          XMC1000 Family

                                               P3.3                USIC1_CH0.DOUT1             USIC1_CH0.HWIN1

                                V1.3, 2016-10  P3.4                USIC1_CH0.DOUT0             USIC1_CH0.HWIN0

                                               P4.0

                                               P4.1

                                               P4.2

                                               P4.3
                                Data Sheet     Table 10  Hardware   I/O Controlled  Functions

                                               Function  Outputs    Outputs         Inputs        Inputs        Pull Control        Pull Control        Pull Control  Pull Control

                                                         HWO0       HWO1            HWI0          HWI1          HW0_PD              HW0_PU              HW1_PD        HW1_PU

                                               P4.4      LEDTS2.                    LEDTS2.TSIN0  LEDTS2.TSIN0  Reserved for LEDTS  Reserved for LEDTS  Reserved for LEDTS Scheme B:

                                                         EXTENDED0                                              Scheme A:           Scheme A:           pull-up enabled and pull-down disabled, and

                                                                                                                pull-down disabled  pull-down enabled   vice versa

                                               P4.5      LEDTS2.                    LEDTS2.TSIN1  LEDTS2.TSIN1  always              always

                                                         EXTENDED1

                                               P4.6      LEDTS2.                    LEDTS2.TSIN2  LEDTS2.TSIN2

                                                         EXTENDED2

                                               P4.7      LEDTS2.                    LEDTS2.TSIN3  LEDTS2.TSIN3

                                                         EXTENDED3

                                               P4.8      LEDTS2.                    LEDTS2.TSIN4  LEDTS2.TSIN4

                                                         EXTENDED4

                                               P4.9      LEDTS2.                    LEDTS2.TSIN5  LEDTS2.TSIN5

                                                         EXTENDED5

                                               P4.10     LEDTS2.                    LEDTS2.TSIN6  LEDTS2.TSIN6

                                                         EXTENDED6

                                               P4.11     LEDTS2.                    LEDTS2.TSIN7  LEDTS2.TSIN7

                                                         EXTENDED7

                                40

Subject

to

Agreement

on

the Use of Product Information  V1.3, 2016-10                                                                                                                                                        XMC1000 Family  XMC1400 AA-Step
                                                              XMC1400 AA-Step

                                                              XMC1000 Family

                                                              Electrical Parameter

3           Electrical Parameter

This section provides the electrical parameter which are implementation-specific for the

XMC1400.

3.1         General Parameters

3.1.1       Parameter Interpretation

The parameters listed in this section represent partly the characteristics of the XMC1400

and partly its requirements on the system. To aid interpreting the parameters easily

when evaluating them for a design, they are indicated by the abbreviations in the

“Symbol” column:

•    CC

     Such parameters indicate Controller Characteristics, which are distinctive feature of

     the XMC1400 and must be regarded for a system design.

•    SR

     Such parameters indicate System Requirements, which must be provided by the

     application system in which the XMC1400 is designed in.

Data Sheet                            41                      V1.3, 2016-10

                                          Subject to Agreement on the Use of Product Information
                                                                                  XMC1400 AA-Step

                                                                                    XMC1000 Family

                                                                                  Electrical Parameter

3.1.2          Absolute Maximum Ratings

Stresses    above    the  values    listed        under     “Absolute  Maximum    Ratings”  may     cause

permanent damage to the device. This is a stress rating only and functional operation of

the device at these or any other conditions above those indicated in the operational

sections   of  this  specification  is        not  implied.    Exposure    to  absolute  maximum    rating

conditions may affect device reliability.

Table 11       Absolute Maximum Rating Parameters

Parameter                           Symbol                        Values            Unit    Note /

                                                         Min   Typ.    Max.                 Test Cond

                                                         .                                  ition

Junction temperature                TJ             SR    -40   –       115          °C      –

Storage temperature                 TST            SR    -40   –       125          °C      –

Voltage on power supply pin         VDDP           SR    -0.3  –       6            V       –

with respect to VSSP

Voltage on digital pins with        VIN            SR    -0.5  –       VDDP +  0.5  V       whichever

respect to VSSP1)                                                      or max. 6            is lower

Voltage on P2 pins with             VINP2          SR    -0.3  –       VDDP +  0.3  V       –

respect to VSSP2)

Voltage on analog input pins        VAIN                 -0.5  –       VDDP +  0.5  V       whichever

with respect to VSSP                VAREF          SR                  or max. 6            is lower

Input current on any pin            IIN            SR    -10   –       10           mA      –

during overload condition

Absolute maximum sum of all         ΣIIN           SR    -50   –       +50          mA      –

input currents during overload

condition

1)  Excluding port pins P2.[1,2,6,7,8,9,11].

2)  Applicable to port pins P2.[1,2,6,7,8,9,11].

Data Sheet                                               42                                 V1.3, 2016-10

                                                              Subject to Agreement on the Use of Product Information
                                                                             XMC1400 AA-Step

                                                                                  XMC1000 Family

                                                                             Electrical Parameter

3.1.3       Pin Reliability in Overload

When receiving signals from higher voltage devices, low-voltage devices experience

overload currents and voltages that go beyond their own IO power supplies specification.

Table 12 defines overload conditions that will not cause any negative reliability impact if

all the following conditions are met:

•   full operation life-time is not exceeded

•   Operating Conditions are met for

    –  pad supply levels (VDDP)

    –  temperature

If  a  pin  current  is  outside  of  the  Operating        Conditions       but  within  the   overload

conditions, then the parameters of this pin as stated in the Operating Conditions can no

longer  be  guaranteed.    Operation       is  still     possible  in  most  cases  but   with  relaxed

parameters.

Note: An overload condition on one or more pins does not require a reset.

Note: A series resistor at the pin to limit the current to the maximum permitted overload

        current is sufficient to handle failure situations like short to battery.

Table 12     Overload Parameters

Parameter                         Symbol                    Values           Unit   Note /

                                                      Min.  Typ.       Max.         Test Condition

Input current on any port pin     IOV      SR         -5    –          5     mA

during overload condition

Absolute sum of all input         IOVS     SR         –     –          25    mA

circuit currents during

overload condition

Figure 11 shows the path of the input currents during overload via the ESD protection

structures. The diodes against VDDP and ground are a simplified representation of these

ESD protection structures.

Data Sheet                                            43                                  V1.3, 2016-10

                                                          Subject to Agreement on the Use of Product Information
                                                            XMC1400 AA-Step

                                                                     XMC1000 Family

                                                            Electrical Parameter

                               VDDP       VDDP

                         Pn.y  IOVx

                                     GND    GND

                               ESD               Pad

Figure 11        Input Overload Current via ESD structures

Table 13 and Table 14 list input voltages that can be reached under overload conditions.

Note that the absolute maximum input voltages as defined in the Absolute Maximum

Ratings must not be exceeded during overload.

Table 13         PN-Junction Characterisitics for positive Overload

Pad Type                 IOV = 5 mA

Standard, High-current,  VIN = VDDP + 0.5 V

AN/DIG_IN                VAIN = VDDP + 0.5 V

                         VAREF = VDDP + 0.5 V

P2.[1,2,6:9,11]          VINP2 = VDDP + 0.3 V

Table 14         PN-Junction Characterisitics for negative Overload

Pad Type                 IOV = 5 mA

Standard, High-current,  VIN = VSS - 0.5 V

AN/DIG_IN                VAIN = VSS - 0.5 V

                         VAREF = VSS - 0.5 V

P2.[1,2,6:9,11]          VINP2 = VSS - 0.3 V

Data Sheet                                44                         V1.3, 2016-10

                                               Subject to Agreement on the Use of Product Information
                                                                                XMC1400 AA-Step

                                                                                 XMC1000 Family

                                                                                Electrical Parameter

3.1.4       Operating Conditions

The following operating conditions must not be exceeded in order to ensure correct

operation and reliability of the XMC1400. All parameters specified in the following tables

refer to these operating conditions, unless noted otherwise.

Table 15         Operating Conditions Parameters

Parameter                 Symbol                               Values        Unit  Note /

                                      Min.                     Typ.    Max.        Test Condition

Ambient Temperature       TA      SR  -40                      −       85    °C    Temp. Range F

                                      -40                      −       105   °C    Temp. Range X

Digital supply voltage1)  VDDP    SR  1.8                      −       5.5   V

Short circuit current of  ISC     SR  -5                       −       5     mA

digital outputs

Absolute sum of short     ΣISC_D  SR  −                        −       25    mA

circuit currents of the

device

1)  See also the Supply Monitoring thresholds, Chapter 3.3.2.

Data Sheet                                  45                                     V1.3, 2016-10

                                                               Subject to Agreement on the Use of Product Information
                                                                 XMC1400 AA-Step

                                                                 XMC1000 Family

                                                                 Electrical Parameter

3.2         DC Parameters

3.2.1       Input/Output Characteristics

Table 16 provides the characteristics of the input/output pins of the XMC1400.

Note: These parameters are not subject to production test, but verified by design and/or

       characterization.

Note: Unless otherwise stated, input DC and AC characteristics, including peripheral

       timings, assume that the input pads operate with the standard hysteresis.

Table 16    Input/Output Characteristics (Operating Conditions apply)

Parameter                  Symbol      Limit Values        Unit  Test Conditions

                                       Min.        Max.

Output low voltage on      VOLP    CC  –           1.0     V     IOL = 11 mA (5 V)

port pins                                                        IOL = 7 mA (3.3 V)

(with standard pads)                   –           0.4     V     IOL = 5 mA (5 V)

                                                                 IOL = 3.5 mA (3.3 V)

Output low voltage on      VOLP1   CC  –           1.0     V     IOL = 50 mA (5 V)

high current pads                                                IOL = 25 mA (3.3 V)

                                       –           0.32    V     IOL = 10 mA (5 V)

                                       –           0.4     V     IOL = 5 mA (3.3 V)

Output high voltage on     VOHP    CC  VDDP     -  –       V     IOH = -10 mA (5 V)

port pins                              1.0                       IOH = -7 mA (3.3 V)

(with standard pads)                   VDDP     -  –       V     IOH = -4.5 mA (5 V)

                                       0.4                       IOH = -2.5 mA (3.3 V)

Output high voltage on     VOHP1   CC  VDDP     -  –       V     IOH = -6 mA (5 V)

high current pads                      0.32

                                       VDDP -      –       V     IOH = -8 mA (3.3 V)

                                       1.0

                                       VDDP -      –       V     IOH = -4 mA (3.3 V)

                                       0.4

Input low voltage on port  VILPS   SR  –           0.19 ×  V     CMOS Mode

pins                                               VDDP          (5 V, 3.3 V & 2.2 V)

(Standard Hysteresis)

Input high voltage on      VIHPS   SR  0.7 ×       –       V     CMOS Mode

port pins                              VDDP                      (5 V, 3.3 V & 2.2 V)

(Standard Hysteresis)

Data Sheet                                  46                                  V1.3, 2016-10

                                                   Subject to Agreement on the Use of Product Information
                                                             XMC1400 AA-Step

                                                             XMC1000 Family

                                                             Electrical Parameter

Table 16       Input/Output Characteristics (Operating Conditions apply) (cont’d)

Parameter                  Symbol      Limit Values    Unit  Test Conditions

                                       Min.    Max.

Input low voltage on port  VILPL   SR  –       0.08 ×  V     CMOS Mode

pins                                           VDDP          (5 V, 3.3 V & 2.2 V)

(Large Hysteresis)

Input high voltage on      VIHPL   SR  0.85 ×  –       V     CMOS Mode

port pins                              VDDP                  (5 V, 3.3 V & 2.2 V)

(Large Hysteresis)

Rise/fall time on High     tHCPR,  CC  –       9       ns    50 pF @ 5 V2)

Current Pad1)              tHCPF       –       12      ns    50 pF @ 3.3 V3)

                                       –       25      ns    50 pF @ 1.8 V4)

Rise/fall time on          tR, tF  CC  –       12      ns    50 pF @ 5 V5)

Standard Pad1)                         –       15      ns    50 pF @ 3.3 V6).

                                       –       31      ns    50 pF @ 1.8 V7).

Input Hysteresis on port   HYS     CC  0.08 ×  –       V     CMOS Mode (5 V),

pin except P2.3 - P2.98)               VDDP                  Standard Hysteresis

                                       0.03 ×  –       V     CMOS Mode (3.3 V),

                                       VDDP                  Standard Hysteresis

                                       0.02 ×  –       V     CMOS Mode (2.2 V),

                                       VDDP                  Standard Hysteresis

                                       0.5 ×   0.75 ×  V     CMOS Mode(5 V),

                                       VDDP    VDDP          Large Hysteresis

                                       0.4 ×   0.75 ×  V     CMOS Mode(3.3 V),

                                       VDDP    VDDP          Large Hysteresis

                                       0.2 ×   0.65 ×  V     CMOS Mode(2.2 V),

                                       VDDP    VDDP          Large Hysteresis

Data Sheet                                47                 V1.3, 2016-10

                                               Subject to Agreement on the Use of Product Information
                                                                   XMC1400 AA-Step

                                                                   XMC1000 Family

                                                                   Electrical Parameter

Table 16         Input/Output Characteristics (Operating Conditions apply) (cont’d)

Parameter                  Symbol      Limit Values     Unit  Test Conditions

                                       Min.     Max.

Input Hysteresis on port   HYS_    CC  0.08 ×   –       V     CMOS Mode (5 V),

pin P2.3 - P2.98)          P2          VDDP                   Standard Hysteresis

                                       0.03 ×   –       V     CMOS Mode (3.3 V),

                                       VDDP                   Standard Hysteresis

                                       0.02 ×   –       V     CMOS Mode (2.2 V),

                                       VDDP                   Standard Hysteresis

                                       0.35 ×   0.75 ×  V     CMOS Mode(5 V),

                                       VDDP     VDDP          Large Hysteresis

                                       0.25 ×   0.75 ×  V     CMOS Mode(3.3 V),

                                       VDDP     VDDP          Large Hysteresis

                                       0.15 ×   0.65 ×  V     CMOS Mode(2.2 V),

                                       VDDP     VDDP          Large Hysteresis

Pin capacitance (digital   CIO     CC  –        10      pF

inputs/outputs)

Pull-up current on port    IPUP    CC  –        -80     μA    VIH,min (5 V)

pins                                   -95      –       μA    VIL,max (5 V)

                                       –        -50     μA    VIH,min (3.3 V)

                                       -65      –       μA    VIL,max (3.3 V)

Pull-down current on       IPDP    CC  –        40      μA    VIL,max (5 V)

port pins                              95       –       μA    VIH,min (5 V)

                                       –        30      μA    VIL,max (3.3 V)

                                       60       –       μA    VIH,min (3.3 V)

Input leakage current      IOZP    CC  -1       1       μA    0 < VIN < VDDP,

except P0.119)                                                TA ≤ 105 °C

Input leakage current for  IOZP1   CC  -10      1       μA    0 < VIN < VDDP,

P0.119)                                                       TA ≤ 105 °C

Voltage on any pin         VPO     SR  –        0.3     V     10)

during VDDP power off

Maximum current per        IMP     SR  -10      11      mA    –

pin (excluding P1, VDDP

and VSS)

Maximum current per        IMP1A   SR  -10      50      mA    –

high currrent pins

Data Sheet                                  48                               V1.3, 2016-10

                                                Subject to Agreement on the Use of Product Information
                                                                                XMC1400 AA-Step

                                                                                XMC1000 Family

                                                                                Electrical Parameter

Table 16      Input/Output Characteristics (Operating Conditions apply) (cont’d)

Parameter               Symbol      Limit Values                          Unit  Test Conditions

                                    Min.   Max.

Maximum current into    IMVDD1  SR  –      520                            mA

VDDP (VQFN64,

LQFP64)

Maximum current into    IMVDD2  SR  –      390                            mA

VDDP (VQFN48)

Maximum current into    IMVDD3  SR  –      260                            mA

VDDP (VQFN40)

Maximum current out of  IMVSS1  SR  –      390                            mA

VSS (VQFN64, LQFP64)

Maximum current out of  IMVSS2  SR  –      260                            mA

VSS (VQFN48)

Maximum current out of  IMVSS3  SR  –      260                            mA

VSS (VQFN40)

1)  Rise/Fall time parameters are taken with 10% - 90% of supply.

2)  Additional rise/fall time valid for CL = 50 pF - CL = 100 pF @ 0.150 ns/pF at 5 V supply voltage.

3)  Additional rise/fall time valid for CL = 50 pF - CL = 100 pF @ 0.205 ns/pF at 3.3 V supply voltage.

4)  Additional rise/fall time valid for CL = 50 pF - CL = 100 pF @ 0.445 ns/pF at 1.8 V supply voltage.

5)  Additional rise/fall time valid for CL = 50 pF - CL = 100 pF @ 0.225 ns/pF at 5 V supply voltage.

6)  Additional rise/fall time valid for CL = 50 pF - CL = 100 pF @ 0.288 ns/pF at 3.3 V supply voltage.

7)  Additional rise/fall time valid for CL = 50 pF - CL = 100 pF @ 0.588 ns/pF at 1.8 V supply voltage.

8)  Hysteresis is implemented to avoid meta stable states and switching due to internal ground bounce. It cannot

    be guaranteed that it suppresses switching due to external system noise.

9)  An additional error current (IINJ) will flow if an overload current flows through an adjacent pin.

10) However, for applications with strict low power-down current requirements, it is mandatory that no active

    voltage source is supplied at any GPIO pin when VDDP is powered off.

Data Sheet                             49                                                                V1.3, 2016-10

                                           Subject to Agreement on the Use of Product Information
                                                                  XMC1400 AA-Step

                                                                       XMC1000 Family

                                                                  Electrical Parameter

3.2.2       Analog to Digital Converters (ADC)

Table 17 shows the Analog to Digital Converter (ADC) characteristics.

Note: These parameters are not subject to production test, but verified by design and/or

        characterization.

Table 17      ADC Characteristics (Operating Conditions apply)1)

Parameter                  Symbol           Values          Unit  Note / Test Condition

                                    Min.    Typ.    Max.

Supply voltage range       VDD_int  2.0     –       3.0     V     SHSCFG.AREF = 11B;

(internal reference)       SR                                     CALCTR.CALGNSTC =

                                                                  0CH for fSH = 32 MHz,

                                                                  12H for fSH = 48 MHz

                                    3.0     –       5.5     V     SHSCFG.AREF = 10B

Supply voltage range       VDD_ext  3.0     –       5.5     V     SHSCFG.AREF = 00B

(external reference)       SR

Analog input voltage       VAIN SR  VSSP    –       VDDP    V

range                               - 0.05          + 0.05

Auxiliary analog           VREFGND  VSSP    –       1.0     V     G0CH0

reference ground2)         SR       - 0.05

                                    VSSP    –       0.2     V     G1CH0

                                    - 0.05

Internal reference         VREFINT             5            V

voltage (full scale        CC

value)

Switched                   CAINS    –       1.2     2       pF    GNCTRxz.GAINy = 00B

capacitance of an          CC                                     (unity gain)

analog input                        –       1.2     2       pF    GNCTRxz.GAINy = 01B

                                                                  (gain g1)

                                    –       4.5     6       pF    GNCTRxz.GAINy = 10B

                                                                  (gain g2)

                                    –       4.5     6       pF    GNCTRxz.GAINy = 11B

                                                                  (gain g3)

Total capacitance of       CAINT    –       –       10      pF

an analog input            CC

Total capacitance of       CAREFT   –       –       10      pF

the reference input        CC

Data Sheet                                     50                               V1.3, 2016-10

                                                   Subject to Agreement on the Use of Product Information
                                                                XMC1400 AA-Step

                                                                XMC1000 Family

                                                                Electrical Parameter

Table 17        ADC Characteristics (Operating Conditions apply)1) (cont’d)

Parameter              Symbol         Values          Unit  Note / Test Condition

                                Min.  Typ.    Max.

Gain settings          GIN CC            1            –     GNCTRxz.GAINy = 00B

                                                            (unity gain)

                                         3            –     GNCTRxz.GAINy = 01B

                                                            (gain g1)

                                         6            –     GNCTRxz.GAINy = 10B

                                                            (gain g2)

                                         12           –     GNCTRxz.GAINy = 11B

                                                            (gain g3)

Sample Time            tsample  5     –       –       1/    VDD = 5.0   V,

                       CC                             fADC  fADCI = 48  MHz

                                3     –       –       1/    VDD = 5.0   V,

                                                      fADC  fADCI = 32  MHz

                                3     –       –       1/    VDD = 3.3   V,

                                                      fADC  fADCI = 32  MHz

                                30    –       –       1/    VDD = 2.0   V,

                                                      fADC  fADCI = 32  MHz

Conversion time        tCF CC            9            1/    3)

in fast compare                                       fADC

mode

Conversion time        tC12 CC           20           1/    3)

in 12-bit mode                                        fADC

Maximum sample         fC12 CC  –     –       fADC /  –     1 sample

rate in 12-bit mode4)                         42.5          pending

                                –     –       fADC /  –     2 samples

                                              62.5          pending

Conversion time        tC10 CC           18           1/    3)

in 10-bit mode                                        fADC

Maximum sample         fC10 CC  –     –       fADC /  –     1 sample

rate in 10-bit mode4)                         40.5          pending

                                –     –       fADC /  –     2 samples

                                              58.5          pending

Conversion time        tC8 CC            16           1/    3)

in 8-bit mode                                         fADC

Data Sheet                               51                                  V1.3, 2016-10

                                             Subject to Agreement on the Use of Product Information
                                                                                        XMC1400 AA-Step

                                                                                        XMC1000 Family

                                                                                        Electrical Parameter

Table 17         ADC Characteristics (Operating Conditions apply)1) (cont’d)

Parameter                 Symbol                Values                  Unit    Note / Test Condition

                                  Min.          Typ.    Max.

Maximum sample            fC8 CC  –             –       fADC /          –       1 sample

rate in 8-bit mode4)                                    38.5                    pending

                                  –             –       fADC /          –       2 samples

                                                        54.5                    pending

RMS noise5)               ENRMS   –             1.5     –               LSB     DC input,

                          CC                                            12      SHSCFG.AREF = 00B,

                                                                                GNCTRxz.GAINy = 00B

                                                                                (unity gain),

                                                                                VDD = 5.0 V,

                                                                                VAIN = 2.5 V,

                                                                                25°C

DNL error                 EADNL   –             ±2.0    –               LSB

                          CC                                            12

INL error                 EAINL   –             ±4.0    –               LSB

                          CC                                            12

Gain error with           EAGAIN  –             ±0.5    –               %       SHSCFG.AREF = 00B

external reference        CC                                                    (calibrated)

Gain error with           EAGAIN  –             ±3.6    –               %       SHSCFG.AREF = 1XB

internal reference6)      CC                                                    (calibrated),

                                                                                -40°C - 110°C

                                  –             ±2.0    –               %       SHSCFG.AREF = 1XB

                                                                                (calibrated),

                                                                                0°C - 85°C

Offset error              EAOFF   –             ±8.0    –               mV      Calibrated,

                          CC                                                    VDD = 5.0 V

1)  The parameters are defined for ADC clock frequencies fSH = 32 MHz for the full supply range, and fSH = 48

    MHz at VDD_int , VDD_ext = 5 V. Usage of any other frequencies may affect the ADC performance.

2)  The alternate reference ground connection is separate for each converter. This mode, therefore, provides the

    lowest noise impact.

3)  No pending samples assumed, excluding sampling time and calibration.

4)  Includes synchronization and calibration (average of gain and offset calibration).

5)  This parameter can also be defined as an SNR value: SNR[dB] = 20 × log(AMAXeff / NRMS).

    With AMAXeff = 2N / 2, SNR[dB] = 20 × log ( 2048 / NRMS) [N = 12].

    NRMS = 1.5 LSB12, therefore, equals SNR = 20 × log (2048 / 1.5) = 62.7 dB.

6)  Includes error from the reference voltage.

Data Sheet                                         52                                               V1.3, 2016-10

                                                       Subject to Agreement on the Use of Product Information
                                                                                 XMC1400 AA-Step

                                                                                 XMC1000 Family

                                                                                 Electrical Parameter

            CH7             VAIN

            .    :                               SAR

            .                                    Converter

            CH0                                             VREF

                      VREFGND             VAGND                   1X    VREFINT

                                      1          VDD        VCAL

                 VSS                  0                           00    VAREF

                                                                                 Internal

        VDDint/  VDD                                                             Reference

        VDDext

                      CHNR        REFSEL                          AREF

                                                                        MC_VADC_AREFPATHS

Figure  12       ADC  Voltage Supply

Data Sheet                                       53                                        V1.3, 2016-10

                                                      Subject to Agreement on the Use of Product Information
                                                                          XMC1400 AA-Step

                                                                                   XMC1000 Family

                                                                          Electrical Parameter

3.2.3       Out of Range Comparator (ORC) Characteristics

The Out-of-Range Comparator (ORC) triggers on analog input voltages (VAIN) above

VDDP   on   selected  input  pins  (ORCx.AIN)   and     generates      a  service       request  trigger

(ORCx.OUT).

Note: These parameters are not subject to production test, but verified by design and/or

       characterization.

Table 18         Out of Range Comparator (ORC) Characteristics (Operating

                 Conditions apply; VDDP = 3.0 V - 5.5 V; CL = 0.25pF)

Parameter             Symbol                 Values              Unit  Note / Test Condition

                                    Min.     Typ.    Max.

DC Switching Level    VODC      CC  −        −       180         mV    VAIN ≥ VDDP + VODC

Hysteresis            VOHYS     CC  15       −       54          mV

Always detected       tOPDD     CC  103      −       −           ns    VAIN ≥ VDDP + 150 mV

Overvoltage Pulse                   88       −       −           ns    VAIN ≥ VDDP + 350 mV

Never detected        tOPDN     CC  −        −       21          ns    VAIN ≥ VDDP + 150 mV

Overvoltage Pulse                   −        −       11          ns    VAIN ≥ VDDP + 350 mV

Detection Delay       tODD      CC  39       −       132         ns    VAIN ≥ VDDP + 150 mV

                                    31       −       121         ns    VAIN ≥ VDDP + 350 mV

Release Delay         tORD      CC  44       −       240         ns    VAIN ≤ VDDP; VDDP = 5 V

                                    57       −       340         ns    VAIN ≤ VDDP; VDDP = 3.3 V

Enable Delay          tOED      CC  −        −       300         ns    ORCCTRL.ENORCx = 1

                          VODC                                            VOH YS

            VD D P

            VSS     ORCx.AIN

                      ORCx.OUT

                                       tODD                               tORD

Figure 13        ORCx.OUT Trigger   Generation

Data Sheet                                      54                                          V1.3, 2016-10

                                                    Subject  to  Agreement on the  Use  of  Product Information
                                                                                                               XMC1400 AA-Step

                                                                                                               XMC1000 Family

                                                                                                               Electrical Parameter

VAIN (V)

                                                                                                  T < tOPDN    tOPDN < T < tOPDD  T > tOPDD

VDDP + 350 mV

                                               T < tOPDN    tOPDN < T < tOPDD  T > tOPDD

VDDP + 150 mV

                            T > tOPDD

VDDP + 60 mV

VDDP

               Never        Overvoltage        Never        Overvoltage        Always detected    Never        Overvoltage        Always detected

               detected     may be             detected     may be             Overvoltage Pulse  detected     may be             Overvoltage Pulse

               Overvoltage  detected           Overvoltage  detected                              Overvoltage  detected

               Pulse        (long enough,      Pulse                                              Pulse

VSSA           (Too low)    level uncertain )  (Too short)                                        (Too short)

                                                                                                                                                     t

Figure 14      ORC          Detection Ranges

Data Sheet                                                            55                                                          V1.3, 2016-10

                                                                               Subject to Agreement on the Use of Product Information
                                                                                     XMC1400 AA-Step

                                                                                     XMC1000 Family

                                                                                     Electrical Parameter

3.2.4         Analog Comparator Characteristics

Table 19 below shows the Analog Comparator characteristics.

Note: These parameters are not subject to production test, but verified by design and/or

       characterization.

Table 19        Analog Comparator Characteristics (Operating Conditions apply)

Parameter         Symbol          Limit Values       Unit                            Notes/

                               Min.   Typ.   Max.                                    Test Conditions

Input Voltage     VCMP     SR  -0.05  –      VDDP +  V

                                             0.05

Input Offset      VCMPOFF  CC  –      +/-3   –       mV                              High power mode

                                                                                     Δ VCMP < 200 mV

Propagation       tPDELAY  CC  –      25     –       ns                              High power mode,

Delay1)                                                                              Δ VCMP = 100 mV

                               –      80     –       ns                              High power mode,

                                                                                     Δ VCMP = 25 mV

                               –      250    –       ns                              Low power mode,

                                                                                     Δ VCMP = 100 mV

                               –      700    –       ns                              Low power mode,

                                                                                     Δ VCMP = 25 mV

Current           IACMP    CC  –      100    –       μA                              First active ACMP in

Consumption                                                                          high power mode,

                                                                                     ΔVCMP > 30 mV

                               –      66     –       μA                              Each additional ACMP

                                                                                     in high power mode,

                                                                                     ΔVCMP > 30 mV

                               –      10     –       μA                              First active ACMP in

                                                                                     low power mode

                               –      6      –       μA                              Each additional ACMP

                                                                                     in low power mode

Input Hysteresis  VHYS     CC  –      +/-15  –       mV

Filter Delay1)    tFDELAY  CC  –      5      –       ns

1)  Total Analog Comparator Delay is the sum of Propagation Delay and Filter Delay.

Data Sheet                            56                                                     V1.3, 2016-10

                                            Subject to Agreement on the Use of Product Information
                                                                                 XMC1400 AA-Step

                                                                                     XMC1000 Family

                                                                                 Electrical Parameter

3.2.5       Temperature Sensor Characteristics

Note: These parameters are not subject to production test, but                   verified by design and/or

       characterization.

Table 20       Temperature Sensor Characteristics

Parameter                 Symbol           Values                                Unit  Note /

                                    Min.   Typ.                            Max.        Test Condition

Measurement time          tM CC     −      −                               10    ms

Temperature sensor range  TSR SR    -40    −                               115   °C

Sensor Accuracy1)         TTSAL     -6     –                               6     °C    TJ > 20°C

                          CC        -10    –                               10    °C    0°C ≤ TJ ≤ 20°C

                                    −      -/+8                            –     °C    TJ < 0°C

Start-up time             tTSST SR  −      −                               15    μs

1)  The temperature sensor accuracy is independent of the supply voltage.

Data Sheet                             57                                              V1.3, 2016-10

                                           Subject to Agreement on the Use of Product Information
                                                                         XMC1400 AA-Step

                                                                               XMC1000 Family

                                                                         Electrical Parameter

3.2.6         Oscillator Pins

Note: It  is   strongly  recommended   to    measure   the  oscillation  allowance  (negative

       resistance) in the final target system (layout) to determine the optimal parameters

       for the oscillator operation. Please refer to the limits specified by the crystal or

       ceramic resonator supplier.

Note: These parameters are not subject to production test, but verified by design and/or

       characterization.

The oscillator pins can be operated with an external crystal/resonator (see Figure 15) or

in direct input mode (see Figure 16).

                                                            XTAL1

                                       fOSC

          GND                                               XTAL2

                                    Damping resistor

                                    may be needed for

                                    some crystals

       V

               VPPX_min

                                                            VPPX

               tOSCS                               VPPX_min ≤ VPPX ≤ VPPX_max

                                                                               t

Figure 15      Oscillator in Crystal Mode

Data Sheet                                   58                                V1.3, 2016-10

                                                   Subject to Agreement on the Use of Product Information
                                                                                 XMC1400 AA-Step

                                                                                 XMC1000 Family

                                                                                 Electrical Parameter

            External Clock

            Source

            Direct Input Mode                      XTAL1

                    not connected                  XTAL2

            V

        VIHBX_max

                               Input High Voltage      Input High Voltage

        VIHBX_min

        VILBX_max

            VSS                Input Low Voltage

        VILBX_min

                                                                                 t

Figure  16         Oscillator  in Direct Input     Mode

Data Sheet                                         59                            V1.3, 2016-10

                                                       Subject to Agreement  on  the Use of Product Information
                                                                                 XMC1400 AA-Step

                                                                                 XMC1000 Family

                                                                                 Electrical Parameter

Table 21    OSC_XTAL Parameters

Parameter               Symbol                               Values        Unit  Note /

                                   Min.                      Typ.    Max.        Test Condition

Input frequency         fOSC SR    4                         −       48    MHz   Direct Input Mode

                                   4                         −       20    MHz   External Crystal

                                                                                 Mode

Oscillator start-up     tOSCS      −                         −       10    ms

time1)2)                CC

Input voltage at XTAL1  VIX    SR  -0.3                      −       1.5   V     External Crystal

                                                                                 Mode

                                   -0.3                      −       5.5   V     Direct Input Mode

Input amplitude (peak-  VPPX SR    0.6                       −       1.7   V     External Crystal

to-peak) at XTAL12)3)                                                            Mode

1)  tOSCS is defined from the moment the oscillator is enabled wih SCU_ANAOSCHPCTRL.MODE until the

    oscillations reach an amplitude at XTAL1 of 0.9 * VPPX.

2)  The external oscillator circuitry must be optimized by the customer and checked for negative resistance and

    amplitude as recommended and specified by crystal suppliers.

3)  If the shaper unit is enabled and not bypassed.

Data Sheet                                           60                                  V1.3, 2016-10

                                                                Subject to Agreement on the Use of Product Information
                                                                                XMC1400 AA-Step

                                                                                   XMC1000 Family

                                                                                  Electrical Parameter

Table 22     RTC_XTAL Parameters

Parameter               Symbol                       Values                  Unit  Note /

                                   Min.              Typ.         Max.             Test Condition

Input frequency         fOSC   SR  −                 32.768       −          kHz

Oscillator start-up     tOSCS      −                 −            5          s

time1)2)                CC

Input voltage at        VIX    SR  -0.3              −            1.5        V

RTC_XTAL1

Input amplitude (peak-  VPPX SR    0.2               −            1.2        V

to-peak) at

RTC_XTAL12)3)

1)  tOSCS is defined from the moment the oscillator is enabled by the user   with SCU_ANAOSCLPCTRL.MODE

    until the oscillations reach an amplitude at RTC_XTAL1 of 0.9 * VPPX.

2)  The external oscillator circuitry must be optimized by the customer and  checked for negative resistance and

    amplitude as recommended and specified by crystal suppliers.

3)  If the shaper unit is enabled and not bypassed.

Data Sheet                                           61                                    V1.3, 2016-10

                                                         Subject to Agreement on the Use of Product Information
                                                           XMC1400 AA-Step

                                                               XMC1000 Family

                                                           Electrical Parameter

3.2.7       Power Supply Current

The total power supply current defined below consists of a leakage and a switching

component.

Application relevant values are typically lower than those given in the following tables,

and depend on the customer's system operating conditions (e.g. thermal connection or

used application configurations).

Note: These parameters are not subject to production test, but verified by design and/or

       characterization.

Table 23    Power Supply parameter table; VDDP =     5V

Parameter                  Symbol            Values        Unit  Note /

                                      Min.   Typ.1)  Max.        Test Condition

Active mode current        IDDPAE CC  −      14.1    20    mA    48 / 96

Peripherals enabled                   −      9.8     −     mA    24 / 48

fMCLK / fPCLK in MHz2)                −      7.8     −     mA    16 / 32

                                      −      6.4     −     mA    8 / 16

                                      −      4.4     −     mA    1/1

Active mode current        IDDPAD     −      6.2           mA    48 / 96

Peripherals disabled       CC         −      4.6     −     mA    24 / 48

fMCLK / fPCLK in MHz3)                −      3.6     −     mA    16 / 32

                                      −      3.1     −     mA    8 / 16

                                      −      1.8     −     mA    1/1

Active mode current        IDDPAR     −      9.6     −     mA    48 / 96

Code execution from        CC

RAM

Flash is powered down

fMCLK / fPCLK in MHz

Sleep mode current         IDDPSE CC  −      11.0    −     mA    48 / 96

Peripherals clock enabled             −      7.6     −     mA    24 / 48

fMCLK / fPCLK in MHz4)                −      6.4     −     mA    16 / 32

                                      −      5.3     −     mA    8 / 16

                                      −      4.2     −     mA    1/1

Data Sheet                               62                           V1.3, 2016-10

                                             Subject to Agreement on the Use of Product Information
                                                                                   XMC1400 AA-Step

                                                                                     XMC1000 Family

                                                                                   Electrical Parameter

Table 23      Power Supply parameter table; VDDP = 5V

Parameter                Symbol                               Values             Unit  Note /

                                            Min.   Typ.1)                  Max.        Test Condition

Sleep mode current       IDDPSD             −      2.8                     −     mA    48 / 96

Peripherals clock        CC                 −      2.2                     −     mA    24 / 48

disabled                                    −      2.0                     −     mA    16 / 32

Flash active

fMCLK / fPCLK in MHz5)                      −      1.9                     −     mA    8 / 16

                                            −      1.7                     −     mA    1/1

Sleep mode current       IDDPSR             −      2.2                     −     mA    48 / 96

Peripherals clock        CC                 −      1.7                     −     mA    24 / 48

disabled                                    −      1.4                     −     mA    16 / 32

Flash powered down

fMCLK / fPCLK in MHz6)                      −      1.2                     −     mA    8 / 16

                                            −      1.1                     −     mA    1/1

Deep Sleep mode          IDDPDS             −      0.27                    −     mA

current7)                CC

Wake-up time from Sleep  tSSA CC            −      6                       −     cycl

to Active mode8)                                                                 es

Wake-up time from Deep   tDSA CC            −      290                     −     μsec

Sleep to Active mode9)

1)  The typical values are measured at TA = + 25 °C and VDDP = 5 V.

2)  CPU and all peripherals clock enabled, Flash is in active mode.

3)  CPU enabled, all peripherals clock disabled, Flash is in active mode.

4)  CPU in sleep, all peripherals clock enabled and Flash is in active mode.

5)  CPU in sleep, Flash is in active mode.

6)  CPU in sleep, Flash is powered down and code executed from RAM after wake-up.

7)  CPU in sleep, peripherals clock disabled, Flash is powered down and code executed from RAM after wake-up.

8)  CPU in sleep, Flash is in active mode during sleep mode.

9)  CPU in sleep, Flash is in powered down mode during deep sleep mode.

Data Sheet                                     63                                           V1.3, 2016-10

                                                              Subject to Agreement on the Use of Product Information
                                                              XMC1400 AA-Step

                                                                           XMC1000 Family

                                                              Electrical Parameter

Figure 17 shows typical graphs for active mode supply current for VDDP = 5 V, VDDP =

3.3 V, VDDP = 1.8 V across different clock frequencies.

                        16.0

                        14.0

                        12.0

                        10.0

            I (mA)      8.0                                   IDDPAE 5V / 3.3V

                        6.0                                   IDDPAE 1.8V

                        4.0                                   IDDPAD 5V / 3.3V  /1.8V

                        2.0

                        0.0

                              1/1  8/16  16/32  24/48  48/96

                                   MCLK / PCLK (MHz)

            Condition:

            1. TA = +25° C

Figure  17  Active mode, a) peripherals clocks                enabled, b) peripherals  clocks

            disabled: Supply current IDDPA over               supply voltage VDDP for  different

            clock frequencies

Data Sheet                                      64                                     V1.3, 2016-10

                                                       Subject to Agreement on the Use of Product Information
                                                                    XMC1400 AA-Step

                                                                    XMC1000 Family

                                                                    Electrical Parameter

Figure 18 shows typical graphs for sleep mode         current  for  VDDP = 5 V, VDDP = 3.3 V,

VDDP = 1.8 V across different clock frequencies.

                        2.5

                        2.0

                        1.5

            I  (mA)

                        1.0                                    IDDPSR 5V / 3.3V / 1.8V

                        0.5

                        0.0

                             1/1  8/16  16/32  24/48  32/64

                                  MCLK / PCLK (MHz)

            Condition:

            1. TA = +25° C

Figure 18      Sleep mode, peripherals clocks disabled, Flash powered down:

               Supply current IDDPSD over supply voltage VDDP for different clock

               frequencies

Data Sheet                                     65                   V1.3, 2016-10

                                                      Subject to Agreement on the Use of Product Information
                                                                                  XMC1400 AA-Step

                                                                                  XMC1000 Family

                                                                                  Electrical Parameter

Table 24 provides the active current consumption of some modules operating at 5 V

power supply at 25° C. The typical values shown are used as a reference guide on the

current consumption when these modules are enabled.

Table 24     Typical Active Current parameter table

Active Current       Symbol     Limit   Unit         Test Condition

Consumption                     Values

                                Typ.

Baseload current     ICPUDDC    4.14    mA           Modules including Core, SCU,

                                                     PORT, memories, ANATOP1)

VADC and SHS         IADCDDC    3.73    mA           Set CGATCLR0.VADC to 12)

USICx                IUSIC0DDC  1.35    mA           Set CGATCLR0.USIC0 to 13)

CCU4x                ICCU40DDC  0.99    mA           Set CGATCLR0.CCU40 to 14)

CCU8x                ICCU80DDC  1.00    mA           Set CGATCLR0.CCU80 to 15)

POSIFx               IPIF0DDC   1.05    mA           Set CGATCLR0.POSIF0 to 16)

LEDTSx               ILTSxDDC   1.14    mA           Set CGATCLR0.LEDTSx to 17)

BCCU0                IBCCU0DDC  0.29    mA           Set CGATCLR0.BCCU0 to 18)

MATH                 IMATHDDC   0.50    mA           Set CGATCLR0.MATH to 19)

WDT                  IWDTDDC    0.03    mA           Set CGATCLR0.WDT to 110)

RTC                  IRTCDDC    0.01    mA           Set CGATCLR0.RTC to 111)

MultiCAN             IMCANDDC   1.38    mA           Set CGATCLR0.MCAN0 to 112)

1)  Baseload current is measured with device running in user mode, MCLK=PCLK=48 MHz, with an endless loop

    in the flash memory. The clock to the modules stated in CGATSTAT0 are gated.

2)  Active current is measured with: module enabled, MCLK=48 MHz, running in auto-scan conversion mode

3)  Active current is measured with: module enabled, each of the 2 USIC channels sending alternate messages

    at 57.6 kbaud every 200 ms

4)  Active current is measured with: module enabled, MCLK=PCLK=48 MHz, 1 CCU4 slice for PWM switching at

    20kHz with duty cycle varying at 10%-90%, 1 CCU4 slice in capture mode for reading period and duty cycle

5)  Active current is measured with: module enabled, MCLK=PCLK=48 MHz, 3 CCU8 slices with PWM frequency

    at 20kHz and a period match interrupt used to toggle duty cycle between 10% and 90%

6)  Active current is measured with: module enabled, MCLK=48 MHz, PCLK=96 MHz, hall sensor mode

7)  Active current is measured with: module enabled, MCLK=48 MHz, 1 LED column, 6 LED/TS lines, Pad

    Scheme A with large pad hysteresis config, time slice duration = 1.048 ms

8)  Active current is measured with: module enabled, MCLK=48 MHz, PCLK=96MHz, FCLK=0.8 MHz, Normal

    mode (BCCU clock = FCLK/4), 4 BCCU Channels with packers enabled and 1 Dimming Engine, change color

    or dim every 1s

9)  Active current is measured with: module enabled, MCLK=48 MHz, PCLK=96 MHz, tangent calculation in while

    loop; CORDIC circular rotation, no keep, autostart; 32-by-32 bit signed DIV, autostart, DVS right shift by 11

Data Sheet                              66                                               V1.3, 2016-10

                                            Subject to Agreement on the Use of Product Information
                                                                                     XMC1400 AA-Step

                                                                                     XMC1000 Family

                                                                                     Electrical Parameter

10) Active  current  is  measured  with:  module  enabled,  MCLK=48  MHz,  time-out  mode;    WLB  =  0,  WUB       =

0x00008000; WDT serviced every 1 s

11) Active current is measured with: module enabled, MCLK=48 MHz, Periodic interrupt enabled

12) Active current is measured with: module enabled, MCLK=48 MHz, running at 20 MHz baudrate generator, 1

node activated, 1 transmit and 1 receive object active.

Data Sheet                                        67                                          V1.3, 2016-10

                                                            Subject to Agreement on the Use of Product Information
                                                                                      XMC1400 AA-Step

                                                                                      XMC1000 Family

                                                                                      Electrical Parameter

3.2.8       Flash Memory Parameters

Note: These parameters are not subject to production test, but verified by design and/or

       characterization.

Table 25        Flash Memory Parameters

Parameter                 Symbol             Values                           Unit    Note /

                                       Min.     Typ.  Max.                            Test Condition

Erase time per            tERASE CC    6.8      7.1   7.6                     ms

page / sector

Program time per          tPSER CC     102      152   204                     μs

block

Wake-Up time              tWU CC       −        32.2  −                       μs

Read time per word        ta CC        −        50    −                       ns

Data Retention Time       tRET CC      10       −     −                       years   Max. 100 erase /

                                                                                      program cycles

Flash Wait States 1)      NWSFLASH CC  0        0     0                               fMCLK   = 8 MHz

                                       0        1     1                               fMCLK   = 16 MHz

                                       1        2     2                               fMCLK   = 32 MHz

                                       2        2     3                               fMCLK   = 48 MHz

Erase Cycles              NECYC CC     −        −     5*104                   cycles  Sum of page and

                                                                                      sector erase cycles

Total Erase Cycles        NTECYC CC    −        −     2*106                   cycles

1)  Flash wait states are automatically inserted by the Flash module during memory    read when needed. Typical

values are calculated from the execution of the Dhrystone benchmark program.

Data Sheet                                  68                                                V1.3, 2016-10

                                                   Subject to Agreement on the Use of Product Information
                                                                                                         XMC1400 AA-Step

                                                                                                                    XMC1000 Family

                                                                                                         Electrical Parameter

KB                 sector  N_LOG_SEC-1                                                        page 15

4

NVM N_LOG_SEC1) *                                         = 16 Pages = 4 KB                   page 14

                                                1 sector                                      page 13

                           sector 1

                                                                                              page 1

                           sector 0                                                           page 0

                                                                             1  page = 16 data blocks =  256 Bytes

                           data block        0  data block 1                    data block 2             data block 14  data  block  15

                                                          1 block = 4 words = 16 Bytes

                                     word 0     word 1                          word 2        word 3

1) The number of sectors, N_LOG_SEC, depends on the Flash memory size of the product derivative.

Figure 19          Logical Structure of the Flash

Data Sheet                                                                   69                                         V1.3, 2016-10

                                                                                 Subject to Agreement on the Use of Product Information
                                                           XMC1400 AA-Step

                                                            XMC1000 Family

                                                           Electrical Parameter

3.3         AC Parameters

3.3.1       Testing Waveforms

              VD DP

                          90%                          90%

              VSS    10%                                    10%

                               tR                      tF

Figure 20     Rise/Fall Time Parameters

       VD DP

                     VDDP / 2            Test Points       VDDP / 2

       VSS

Figure 21     Testing Waveform, Output Delay

     VLOAD + 0.1V                        Timing                      VOH - 0.1V

                                   Reference

     VLOAD - 0.1V                        Points                      VOL + 0.1V

Figure 22     Testing Waveform, Output High Impedance

Data Sheet                               70                          V1.3, 2016-10

                                             Subject to Agreement on the Use of Product Information
                                                                           XMC1400 AA-Step

                                                                             XMC1000 Family

                                                                             Electrical Parameter

3.3.2       Power-Up and Supply Threshold Characteristics

Table 26 provides the characteristics of the supply threshold in XMC1400.

The guard band between the lowest valid operating voltage and the brownout reset

threshold   provides    a  margin    for    noise  immunity      and   hysteresis.  The  electrical

parameters may be violated while VDDP is outside its operating range.

The  brownout   detection  triggers      a  reset  within   the  defined  range.    The  prewarning

detection can be used to trigger an early warning and issue corrective and/or fail-safe

actions in case of a critical supply voltage drop.

Note: These parameters are not subject to production test, but verified by design and/or

       characterization.

Table 26        Power-Up and Supply Threshold Parameters (Operating Conditions

                apply)

Parameter                  Symbol                      Values          Unit  Note /

                                            Min.       Typ.      Max.        Test Condition

VDDP ramp-up time          tRAMPUP SR       VDDP/      −         107   μs

                                            SVDDPrise

VDDP slew rate             SVDDPOP SR       0          −         0.1   V/μs  Slope during

                                                                             normal operation

                           SVDDP10   SR     0          −         10    V/μs  Slope during fast

                                                                             transient within +/-

                                                                             10% of VDDP

                           SVDDPrise SR     0          −         10    V/μs  Slope during

                                                                             power-on or

                                                                             restart after

                                                                             brownout event

                           S 1)      SR     0          −         0.25  V/μs  Slope during
                           VDDPfall

                                                                             supply falling out

                                                                             of the +/-10%

                                                                             limits2)

VDDP prewarning            VDDPPW CC        2.1        2.25      2.4   V     ANAVDEL.VDEL_

voltage                                                                      SELECT = 00B

                                            2.85       3         3.15  V     ANAVDEL.VDEL_

                                                                             SELECT = 01B

                                            4.2        4.4       4.6   V     ANAVDEL.VDEL_

                                                                             SELECT = 10B

Data Sheet                                         71                                  V1.3, 2016-10

                                                       Subject to Agreement on the Use of Product Information
                                                                                       XMC1400 AA-Step

                                                                                             XMC1000 Family

                                                                                       Electrical Parameter

Table 26             Power-Up and Supply Threshold Parameters (Operating Conditions

                     apply) (cont’d)

Parameter                    Symbol               Values                        Unit         Note /

                                        Min.        Typ.         Max.                        Test Condition

VDDP brownout reset          VDDPBO CC  1.55        1.62         1.75           V            calibrated, before

voltage                                                                                      user code starts

                                                                                             running

VDDP voltage to              VDDPPA CC  −           1.0          −              V

ensure defined pad

states

Start-up time from           tSSW SR    −           260          –              μs           Time to the first

power-on reset                                                                               user code

                                                                                             instruction3)

BMI program time             tBMI SR    −           8.25         –              ms           Time taken from a

                                                                                             user-triggered

                                                                                             system reset after

                                                                                             BMI installation is

                                                                                             is requested

1)  A capacitor of at least 100 nF has to be added between VDDP and VSSP to fulfill the requirement as stated for

    this parameter.

2)  Valid for a 100 nF buffer capacitor connected to supply pin where current from capacitor is forwarded only to

    the chip. A larger capacitor value has to be chosen if the power source sink a current.

3)  This values does not include the ramp-up time. During startup firmware execution, MCLK is running at 48 MHz

    and the clocks to peripheral as specified in register CGATSTAT0 are gated.

          5.0V

                                                                                             }       VDDPPW

VDDP

                                                                                             VDDPBO

Figure 23            Supply  Threshold  Parameters

Data Sheet                                    72                                                     V1.3, 2016-10

                                                    Subject  to  Agreement         on  the   Use of Product Information
                                                              XMC1400 AA-Step

                                                              XMC1000 Family

                                                              Electrical Parameter

3.3.3       On-Chip Oscillator Characteristics

Table 27 provides the characteristics of the 96 MHz digital controlled oscillator DCO1.

Note: These parameters are not subject to production test, but verified by design and/or

       characterization.

Table 27       96 MHz DCO1 Characteristics (Operating Conditions apply)

Parameter                 Symbol        Limit Values    Unit  Test Conditions

                                     Min.  Typ    Max.

                                           .

Nominal frequency         fNOM   CC  –     96     –     MHz   under nominal

                                                              conditions1) after trimming

Accuracy with             ΔfLTX  CC  -0.3  –      0.3   %     with respect to fNOM(typ),

adjustment based on                                           over temperature

XTAL as reference                                             (-40 °C to 105 °C)

Accuracy                  ΔfLT   CC  -1.7  –      3.4   %     with respect to fNOM(typ),

                                                              over temperature

                                                              (0 °C to 85 °C)

                                     -3.9  –      4.0   %     with respect to fNOM(typ),

                                                              over temperature

                                                              (-40 °C to 105 °C)

1)  The deviation is relative to the factory trimmed frequency at nominal VDDC and TA = + 25 °C.

Table 28 provides the characteristics of the 32 kHz digital controlled oscillator DCO2.

Table 28       32 kHz DCO2 Characteristics (Operating Conditions apply)

Parameter                 Symbol        Limit Values    Unit  Test Conditions

                                     Min.  Typ.   Max.

Nominal frequency         fNOM   CC  –     32.75  –     kHz   under nominal

                                                              conditions1) after trimming

Accuracy                  ΔfLT   CC  -1.7  –      3.4   %     with respect to fNOM(typ),

                                                              over temperature

                                                              (0 °C to 85 °C)

                                     -3.9  –      4.0   %     with respect to fNOM(typ),

                                                              over temperature

                                                              (-40 °C to 105 °C)1)

1)  The deviation is relative to the factory trimmed frequency at nominal VDDC and TA = + 25 °C.

Data Sheet                                    73                                                  V1.3, 2016-10

                                                  Subject to Agreement on the Use of Product Information
                                                                           XMC1400 AA-Step

                                                                               XMC1000 Family

                                                                           Electrical Parameter

3.3.4       Serial Wire Debug Port (SW-DP) Timing

The    following  parameters      are    applicable    for  communication  through   the  SW-DP

interface.

Note: These parameters are not subject to production test, but verified by design and/or

       characterization.

Table 29          SWD Interface Timing Parameters(Operating Conditions apply)

Parameter                         Symbol               Values              Unit  Note /

                                             Min.      Typ.    Max.              Test Condition

SWDCLK high time                  t1 SR      50        –       500000      ns    –

SWDCLK low time                   t2 SR      50        –       500000      ns    –

SWDIO input setup                 t3 SR      10        –       –           ns    –

to SWDCLK rising edge

SWDIO input hold                  t4 SR      10        –       –           ns    –

after SWDCLK rising edge

SWDIO output valid time           t5   CC    –         –       68          ns    CL = 50 pF

after SWDCLK rising edge                     –         –       62          ns    CL = 30 pF

SWDIO output hold time            t6   CC    4         –       –           ns

from SWDCLK rising edge

                          t1             t2

SWDCLK

                              t6

     SWDIO

     (Output )

                              t5                                     t3          t4

       SWDIO

       (Input )

Figure 24         SWD  Timing

Data Sheet                                         74                                V1.3, 2016-10

                                                       Subject to Agreement on the Use of Product Information
                                                                     XMC1400 AA-Step

                                                                     XMC1000 Family

                                                                     Electrical Parameter

3.3.5          SPD Timing Requirements

The optimum SPD decision time between 0B and 1B is 0.75 µs. With this value the

system has maximum robustness against frequency deviations of the sampling clock on

tool and on device side. However it is not always possible to exactly match this value

with the given constraints for the sample clock. For instance for a oversampling rate of

4, the sample clock will be 8 MHz and in this case the closest possible effective decision

time is 5.5 clock cycles (0.69 µs).

Table 30       Optimum Number of Sample Clocks for SPD

Sample      Sampling   Sample        Sample       Effective  Remark

Freq.       Factor     Clocks 0B     Clocks 1B    Decision

                                                  Time1)

8 MHz       4          1 to 5        6 to 12      0.69 µs    The other closest option

                                                             (0.81 µs) for the effective

                                                             decision time is less robust.

1)  Nominal sample frequency period multiplied with 0.5 + (max. number of 0B sample clocks)

For a balanced distribution of the timing robustness of SPD between tool and device, the

timing requirements for the tool are:

•   Frequency deviation of the sample clock is +/- 5%

•   Effective decision time is between 0.69 µs and 0.75 µs   (calculated                     with  nominal

    sample frequency)

Data Sheet                                    75                                             V1.3, 2016-10

                                                  Subject to Agreement on the Use of Product Information
                                                                       XMC1400 AA-Step

                                                                           XMC1000 Family

                                                                       Electrical Parameter

3.3.6       Peripheral Timings

Note: These parameters are not subject to production test, but verified by design and/or

        characterization.

3.3.6.1     Synchronous Serial Interface (USIC SSC) Timing

The following parameters are applicable for a USIC channel operated in SSC mode.

Note: Operating Conditions apply.

Table 31       USIC SSC Master Mode Timing

Parameter                       Symbol                 Values          Unit  Note /

                                            Min.         Typ.    Max.        Test Condition

SCLKOUT master clock            tCLK CC     4/MCLK       −       −     ns

period

Slave select output SELO        t1  CC      tCLK/2 - 28  −       −     ns

active to first SCLKOUT

transmit edge

Slave select output SELO        t2  CC      0            −       −     ns

inactive after last

SCLKOUT receive edge

Data output DOUT[3:0]           t3  CC      -28          −       28    ns

valid time

Receive data input              t4  SR      75           −       −     ns

DX0/DX[5:3] setup time to

SCLKOUT receive edge

Data input DX0/DX[5:3]          t5  SR      0            −       −     ns

hold time from SCLKOUT

receive edge

Table 32       USIC SSC Slave Mode Timing

Parameter                           Symbol               Values        Unit  Note /

                                               Min.      Typ.    Max.        Test Conditio

                                                                             n

DX1 slave clock period              tCLK  SR   4/MCLK    −       −     ns

Select input DX2 setup to           t10 SR     16        −       −     ns

first clock input DX1 transmit

edge1)

Data Sheet                                         76                           V1.3, 2016-10

                                                       Subject to Agreement on the Use of Product Information
                                                                     XMC1400 AA-Step

                                                                         XMC1000 Family

                                                                     Electrical Parameter

Table 32        USIC SSC Slave Mode Timing

Parameter                     Symbol                   Values        Unit  Note /

                                               Min.    Typ.    Max.        Test Conditio

                                                                           n

Select input DX2 hold after   t11              17      −       −     ns

last clock input DX1 receive  SR

edge1)

Receive data input            t12              21      −       −     ns

DX0/DX[5:3] setup time to     SR

shift clock receive edge1)

Data input DX0/DX[5:3] hold   t13              15      −       −     ns

time from clock input DX1     SR

receive edge1)

Data output DOUT[3:0] valid   t14              -       −       71    ns

time                          CC

1)  These input timings are valid for asynchronous input signal handling of slave select input, shift clock input, and

    receive data input (bits DXnCR.DSEN = 0).

Data Sheet                                         77                         V1.3, 2016-10

                                                       Subject to Agreement on the Use of Product Information
                                                                               XMC1400 AA-Step

                                                                                                       XMC1000 Family

                                                                               Electrical Parameter

Master Mode    Timing

                         t1                                                                                  t2

Select Output  Inactive                                    Active                                                  Inac ti v e

SELOx

Clock Output                   First Transmit        Rec ei v e    Trans mi t                                Last Receive

SCLKOUT                        Edge                  Edge          Edge                                      Edge

                               t3                                  t3

Data Output

DOUT[3:0]

                                               t4    t5                                                t4    t5

Data Input                                     Data                                                    Data

DX0/DX[5:3]                                    valid                                                   valid

Slave Mode Timing

                         t1 0                                                                                t1 1

Select Input   Inactive                                    Active                                                  Inac ti v e

DX2

Clock Input                    First Transmit        Rec ei v e    Trans mi t                                Last Receive

DX1                            Edge                  Edge          Edge                                      Edge

                                               t1 2                                                    t1 2

                                                     t1 3                                                    t13

Data Input                                     Data                                                    Data

DX0/DX[5:3]                                    valid                                                   valid

                               t14                                 t1 4

Data Output

DOUT[3:0]

               Transmit Edge: with this clock edge, transmit data is shifted to transmit data outpu.t

               Receive Edge:   with this clock edge, receive data at receive data input is latched.

               Drawn for BRGH .SCLKCFG = 00B. Also valid for for SCLKCFG = 01B with inverted SCLKOUT signa.l

                                                                                                       US IC_S S C_TMG X .V S D

Figure 25     USIC - SSC Master/Slave Mode Timing

Note: This timing diagram shows a standard configuration, for which the slave select

signal is low-active, and the serial clock signal is not shifted and not inverted.

Data Sheet                                           78                                                            V1.3, 2016-10

                                                           Subject to Agreement on the Use of Product Information
                                                           XMC1400 AA-Step

                                                               XMC1000 Family

                                                           Electrical Parameter

3.3.6.2     Inter-IC (IIC) Interface Timing

The following parameters are applicable for a USIC channel operated in IIC mode.

Note: Operating Conditions apply.

Table 33        USIC IIC Standard Mode Timing1)

Parameter                  Symbol            Values        Unit  Note /

                                   Min.      Typ.    Max.        Test Condition

Fall time of both SDA and  t1      -         -       300   ns

SCL                        CC/SR

Rise time of both SDA and  t2      -         -       1000  ns

SCL                        CC/SR

Data hold time             t3      0         -       -     µs

                           CC/SR

Data set-up time           t4      250       -       -     ns

                           CC/SR

LOW period of SCL clock    t5      4.7       -       -     µs

                           CC/SR

HIGH period of SCL clock   t6      4.0       -       -     µs

                           CC/SR

Hold time for (repeated)   t7      4.0       -       -     µs

START condition            CC/SR

Set-up time for repeated   t8      4.7       -       -     µs

START condition            CC/SR

Set-up time for STOP       t9      4.0       -       -     µs

condition                  CC/SR

Bus free time between a    t10     4.7       -       -     µs

STOP and START             CC/SR

condition

Capacitive load for each   Cb SR   -         -       400   pF

bus line

1)  Due to the wired-AND configuration of an IIC bus system, the port drivers of the SCL and SDA signal lines

    need to operate in open-drain mode. The high level on these lines must be held by an external pull-up device,

    approximalely 10 kOhm for operation at 100 kbit/s, approximately 2 kOhm for operation at 400 kbit/s.

Data Sheet                               79                      V1.3, 2016-10

                                             Subject to Agreement on the Use of Product Information
                                                                             XMC1400 AA-Step

                                                                                 XMC1000 Family

                                                                             Electrical Parameter

Table 34        USIC IIC Fast Mode Timing1)

Parameter                  Symbol                              Values        Unit  Note /

                                   Min.                        Typ.    Max.        Test Condition

Fall time of both SDA and  t1      20 +                        -       300   ns

SCL                        CC/SR   0.1*Cb

                                   2)

Rise time of both SDA and  t2      20 +                        -       300   ns

SCL                        CC/SR   0.1*Cb

Data hold time             t3      0                           -       -     µs

                           CC/SR

Data set-up time           t4      100                         -       -     ns

                           CC/SR

LOW period of SCL clock    t5      1.3                         -       -     µs

                           CC/SR

HIGH period of SCL clock   t6      0.6                         -       -     µs

                           CC/SR

Hold time for (repeated)   t7      0.6                         -       -     µs

START condition            CC/SR

Set-up time for repeated   t8      0.6                         -       -     µs

START condition            CC/SR

Set-up time for STOP       t9      0.6                         -       -     µs

condition                  CC/SR

Bus free time between a    t10     1.3                         -       -     µs

STOP and START             CC/SR

condition

Capacitive load for each   Cb SR   -                           -       400   pF

bus line

1)  Due to the wired-AND configuration of an IIC bus system, the port drivers of the SCL and SDA signal lines

    need to operate in open-drain mode. The high level on these lines must be held by an external pull-up device,

    approximalely 10 kOhm for operation at 100 kbit/s, approximately 2 kOhm for operation at 400 kbit/s.

2)  Cb refers to the total capacitance of one bus line in pF.

Data Sheet                               80                                        V1.3, 2016-10

                                                               Subject to Agreement on the Use of Product Information
                                                                                                    XMC1400 AA-Step

                                                                                                        XMC1000 Family

                                                                                                    Electrical Parameter

                  t1              t2              t4

SDA         70%

            30 %

                          t1              t3          t2                          t6

SCL

                                                                                                                9th

                      t7                                              t5                                        clock

                  S                                                                                     t10

SDA

                              t8              t7                                             t9

SCL

                                      Sr                                     9th                 P           S

                                                                          clock

Figure 26             USIC IIC Timing

3.3.6.3     Inter-IC Sound (IIS) Interface Timing

The following parameters are applicable for a USIC channel operated                                          in IIS mode.

Note: Operating Conditions apply.

Table 35              USIC        IIS  Master Transmitter             Timing

Parameter                                     Symbol                  Values                        Unit     Note /

                                                          Min.            Typ.        Max.                   Test Condition

Clock period                                  t1 CC       4/fMCLK         -           -             ns

Clock HIGH                                    t2 CC       0.35 x          -           -             ns

                                                          t1min

Clock Low                                     t3 CC       0.35 x          -           -             ns

                                                          t1min

Hold time                                     t4 CC       0               -           -             ns

Clock rise time                               t5 CC       -               -           0.15 x        ns

                                                                                      t1min

Data Sheet                                                        81                                            V1.3, 2016-10

                                                                          Subject to Agreement on the Use of Product Information
                                                                    XMC1400 AA-Step

                                                                        XMC1000 Family

                                                                    Electrical Parameter

                                 t1

                                                               t2

                         t5                  t3

              SCK

                         t4

              WA/

              DOUT

Figure 27     USIC  IIS  Master Transmitter Timing

Table 36      USIC  IIS  Slave Receiver Timing

Parameter                Symbol              Values                 Unit  Note /

                                 Min.        Typ.        Max.             Test Condition

Clock period             t6 SR   4/fMCLK     -           -          ns

Clock HIGH               t7 SR   0.35 x      -           -          ns

                                 t6min

Clock Low                t8 SR   0.35 x      -           -          ns

                                 t6min

Set-up time              t9 SR   0.3 x       -           -          ns

                                 t6min

Hold time                t10 SR  15          -           -          ns

                                 t6

                                                            t7

                                             t8

              SCK

                                             t9             t10

              WA/

              DIN

Figure 28     USIC  IIS  Slave Receiver Timing

Data Sheet                               82                               V1.3, 2016-10

                                             Subject to  Agreement  on the Use of Product Information
                                                                                XMC1400 AA-Step

                                                                                XMC1000 Family

                                                                    Package and Reliability

4           Package and Reliability

The XMC1400 is a member of the XMC1000 Family of microcontrollers. It is also

compatible to a certain extent with members of similar families or subfamilies.

Each package is optimized for the device it houses. Therefore, there may be slight

differences between packages of the same pin-count but for different device types. In

particular, the size of the exposed die pad may vary.

If different device types are considered or planned for an application, it must be ensured

that the board layout fits all packages under consideration.

4.1         Package Parameters

Table 37 provides the thermal characteristics of the packages used in XMC1400.

Table 37    Thermal Characteristics of the Packages

Parameter           Symbol          Limit Values              Unit              Package Types

                                Min.      Max.

Exposed Die Pad     Ex × Ey     -         3.7 × 3.7           mm                PG-VQFN-40-17

Dimensions          CC          -         4.2 × 4.2           mm                PG-VQFN-48-73

                                -         4.6 × 4.6           mm                PG-VQFN-64-6

Thermal resistance  RΘJA  CC    -         86.0                K/W               PG-TSSOP-38-91)

Junction-Ambient                -         45.3                K/W               PG-VQFN-40-171)

                                -         44.9                K/W               PG-VQFN-48-731)

                                -         66.7                K/W               PG-LQFP-64-261)

                                -         44.7                K/W               PG-VQFN-64-61)

1)  Device mounted on a 4-layer JEDEC board (JESD 51-5); exposed pad soldered.

Note: For electrical reasons, it is required to connect the exposed pad to the board

       ground VSSP, independent of EMC and thermal requirements.

4.1.1       Thermal Considerations

When operating the XMC1400 in a system, the total heat generated in the chip must be

dissipated to the ambient environment to prevent overheating and the resulting thermal

damage.

The maximum heat that can be dissipated depends on the package and its integration

into the target board. The “Thermal resistance RΘJA” quantifies these parameters. The

power dissipation must be limited so that the average junction temperature does not

exceed 115 °C.

Data Sheet                            83                                         V1.3, 2016-10

                                          Subject to Agreement on the Use of Product Information
                                                                  XMC1400 AA-Step

                                                                  XMC1000 Family

                                                             Package and Reliability

The difference between junction temperature and ambient temperature is determined by

ΔT = (PINT + PIOSTAT + PIODYN) × RΘJA

The internal power consumption is defined as

PINT = VDDP × IDDP (switching current and leakage current).

The static external power consumption caused by the output drivers is defined as

PIOSTAT = Σ((VDDP-VOH) × IOH) + Σ(VOL × IOL)

The dynamic external power consumption caused by the output drivers (PIODYN) depends

on the capacitive load connected to the respective pins and their switching frequencies.

If the total power dissipation for a given system configuration exceeds the defined limit,

countermeasures must be taken to ensure proper system operation:

•  Reduce VDDP, if possible in the system

•  Reduce the system frequency

•  Reduce the number of output pins

•  Reduce the load on active output drivers

Data Sheet                                    84                  V1.3, 2016-10

                                                  Subject to Agreement on the Use of Product Information
                                               XMC1400 AA-Step

                                               XMC1000 Family

                                               Package and Reliability

4.2         Package Outlines

Figure 29   PG-TSSOP-38-9

Data Sheet                    85               V1.3, 2016-10

                                  Subject  to  Agreement on the Use of Product Information
                                                                                                                     XMC1400 AA-Step

                                                                                                                         XMC1000 Family

                                                                                                                Package and Reliability

            5                                                                                  9x  0.4 =        3.6

                           A                                                                               0.4

                              0.1 A  C    2x     0.9 MAX.                                                                                   0.05 M   A  B      C

B

                                                                                               21               30

                              40x    0.08 C                            0.1 C          20                             31

5                             COPLANARITY                                                                               3.6±0.1

                                                 SEATING PLANE             0.4 ±0.05  11                             40

                                                                                               10               1    Index Marking

        0.1 B       C  2x                                                                                                        40x

                                                                                                                0.2 ±0.05                   0.07  M  A  B      C

Index Marking                                                                                                                               0.05  M  C

                                              C                 (0.2)                              3.6±0.1

                                                                                                                                            0.05 M   A  B      C

                                                                0.05 MAX.

                                                                STANDOFF                                                         PG-VQFN-40-13, -14, -17-PO    V05

Figure 30          PG-VQFN-40-17

                                                                                      C

                 7                                                                    B                11  x    0.5  =   5.5

                              A                  0.9            MAX.                  A

                              2x          (0.203)                                     0.1 M                0.5

B                                  0.1 A                                                           25                            36

                              48x                                      0.1 C                   24                                       37

                                     0.05 C

7                             COPLANARITY                                             4.1±0.1

                                                 PLANE                                                        4.1±0.1                       0.1 M    A  B      C

                                                                                               13                                       48

        2x                                       SEATING                                               12                        1      Index Marking

            0.1 B                                                                                                                +0.05  48x

Index   Marking                               C                               0.4 ±0.05                              0.25        -0.07      0.1 M    A  B      C

                                                                0.05 MAX.                                                                    0.05 M     C

                                                                STAND OFF                                                               PG-VQFN-48-35, -73-PO  V04

Figure  31         PG-VQFN-48-73

Data Sheet                                                      86                                                                          V1.3, 2016-10

                                                                       Subject to Agreement on the Use of Product Information
                                                                                               XMC1400 AA-Step

                                                                                                    XMC1000 Family

                                                                                               Package and Reliability

15 x        0.5  =   7.5     0.1±0.05  STAND OFF  1.4 ±0.05  1.6 MAX.                               +0.05-0.06

                                                                                H                   0.15

0.5                                                                             0.6 ±0.15                       0°...7°

                                       0.08 C                64x                0.22 ±0.05 2)  64x

                     C       COPLANARITY                                                       0.08 M           C  A-B     D

                     SEATING PLANE

            12

            10   1)          0.2       C          A-B        D         64x

                             0.2       H          A-B        D         4x

                 D

A                         B  10 1)

                                       12

64

    1

Index Marking

1) Does not include plastic or metal protrusion of 0.25 max. per side

2) Does not include dambar protrusion of 0.08 max. per side

                                                                                               PG-LQFP-64-10, -21, -26-PO  V03

Figure 32        PG-LQFP-64-26

Data Sheet                                                                  87                                     V1.3, 2016-10

                                                                                Subject to Agreement on the Use of Product Information
                                                                                                   XMC1400 AA-Step

                                                                                                      XMC1000 Family

                                                                                                   Quality Declaration

                                                                        C

                  8                              0.9      MAX.          B                15 x 0.4  =  6

                            A                                           A

                               0.1 A  C  2x   (0.2)                     0.1 M            0.4

   B

                                                                                     33                  48

                               64x                              0.1 C            32                           49

                                      0.08 C

                               COPLANARITY                              4.5±0.1

8                                                PLANE

                                                                                            4.5 ±0.1               0.1 M    A  B    C

                                                 SEATING                         17                           64

                                                                                     16                  1    Index Marking

      0.1 B       C  2x                       C                        0.4 ±0.05                   0.2 ±0.05  64x

                                                          0.05 MAX.                                                0.07  M  A  B    C

   Index Marking                                                                                                   0.05  M  C

                                                          STAND OFF

                                                                                                                   PG-VQFN-64-6-PO  V04

Figure 33            PG-VQFN-64-6

All dimensions in mm.

5           Quality Declaration

Table 38 shows the characteristics of the quality parameters in the                                   XMC1400.

Table 38             Quality Parameters

Parameter                      Symbol            Limit Values                            Unit         Notes

                                                 Min.                Max.

ESD susceptibility             VHBM              -                   2000                V            Conforming to

according to Human Body        SR                                                                     EIA/JESD22-

Model (HBM)                                                                                           A114-B

ESD susceptibility             VCDM              -                   500                 V            Conforming to

according to Charged           SR                                                                     JESD22-C101-C

Device Model (CDM) pins

Moisture sensitivity level     MSL               -                   3                   -            JEDEC

                               CC                                                                     J-STD-020D

Soldering temperature          TSDR              -                   260                 °C           Profile according

                               SR                                                                     to JEDEC

                                                                                                      J-STD-020D

Data Sheet                                                88                                                       V1.3, 2016-10

                                                                Subject to Agreement on the Use of Product Information
www.i      n   fineon.com

Published  by  Infineon Technologies  AG
Mouser Electronics

Authorized Distributor

Click to View Pricing, Inventory, Delivery & Lifecycle Information:

Infineon:

XMC1402F064X0064AAXUMA1  XMC1402F064X0128AAXUMA1  XMC1402Q048X0128AAXUMA1

XMC1403Q048X0128AAXUMA1  XMC1402Q064X0128AAXUMA1  XMC1403Q064X0128AAXUMA1

XMC1404Q064X0064AAXUMA1  XMC1403Q048X0064AAXUMA1  XMC1402Q048X0064AAXUMA1

XMC1402Q040X0064AAXUMA1  XMC1402Q064X0064AAXUMA1  XMC1403Q064X0064AAXUMA1

XMC1404Q064X0128AAXUMA1  XMC1402Q040X0128AAXUMA1  XMC1404Q048X0128AAXUMA1

XMC1402Q040X0032AAXUMA1  XMC1402Q064X0200AAXUMA1  XMC1404Q048X0200AAXUMA1

XMC1403Q064X0200AAXUMA1  XMC1404Q064X0200AAXUMA1  XMC1404Q048X0064AAXUMA1

XMC1402Q048X0032AAXUMA1  XMC1403Q048X0200AAXUMA1  XMC1404F064X0200AAXUMA1

XMC1404F064X0064AAXUMA1  XMC1402F064X0200AAXUMA1  XMC1404F064X0128AAXUMA1

XMC1401F064F0064AAXUMA1  XMC1403Q040X0064AAXUMA1  XMC1403Q040X0200AAXUMA1

XMC1402Q040X0200AAXUMA1  XMC1401F064F0128AAXUMA1  XMC1402Q048X0200AAXUMA1

XMC1401Q048F0064AAXUMA1  XMC1401Q048F0128AAXUMA1  XMC1403Q040X0128AAXUMA1

XMC1402T038X0200AAXUMA1  XMC1402T038X0128AAXUMA1
小广播

技术资料推荐

论坛推荐

技术视频推荐

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z
搜索索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z
器件入口   2V 68 CM DG FJ G0 H2 HH J4 N6 OA OQ T5 U2 UD

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2021 EEWORLD.com.cn, Inc. All rights reserved