电子工程世界电子工程世界电子工程世界

型号

产品描述

搜索
 

XMC1100-Q024F0064 AA

器件型号:XMC1100-Q024F0064 AA
器件类别:半导体    嵌入式处理器和控制器   
厂商名称:Infineon
厂商官网:http://www.infineon.com/
下载文档

器件描述

ARM Microcontrollers - MCU

参数

产品属性属性值
Product AttributeAttribute Value
制造商:
Manufacturer:
Infineon
产品种类:
Product Category:
ARM Microcontrollers - MCU
系列:
Series:
XMC1100
商标:
Brand:
Infineon Technologies
商标名:
Tradename:
XMC
零件号别名:
Part # Aliases:
SP001174610 XMC1100Q024F0064AAXUMA1

XMC1100-Q024F0064 AA器件文档内容

XMC1100 AB-Step

Microcontroller Series

for Industrial Applications

XMC1000 Family

ARM® Cortex®-M0

32-bit processor core

Data Sheet

V1.8 2016-09

Microcontrollers
Edition 2016-09

Published by

Infineon Technologies AG

81726 Munich, Germany

© 2016 Infineon Technologies AG

All Rights Reserved.

Legal Disclaimer

The information given in this document shall in no event be regarded as a guarantee of conditions or

characteristics. With respect to any examples or hints given herein, any typical values stated herein and/or any

information regarding the application of the device, Infineon Technologies hereby disclaims any and all warranties

and liabilities of any kind, including without limitation, warranties of non-infringement of intellectual property rights

of any third party.

Information

For further information on technology, delivery terms and conditions and prices, please contact the nearest

Infineon Technologies Office (www.infineon.com).

Warnings

Due to technical requirements, components may contain dangerous substances. For information on the types in

question, please contact the nearest Infineon Technologies Office.

Infineon Technologies components may be used in life-support devices or systems only with the express written

approval of Infineon Technologies, if a failure of such components can reasonably be expected to cause the failure

of that life-support device or system or to affect the safety or effectiveness of that device or system. Life support

devices or systems are intended to be implanted in the human body or to support and/or maintain and sustain

and/or protect human life. If they fail, it is reasonable to assume that the health of the user or other persons may

be endangered.
XMC1100 AB-Step

Microcontroller Series

for Industrial Applications

XMC1000 Family

ARM® Cortex®-M0

32-bit processor core

Data Sheet

V1.8 2016-09

Microcontrollers
                                                             XMC1100 AB-Step

                                                             XMC1000 Family

XMC1100 Data Sheet

Revision History: V1.8 2016-09

Previous Version: V1.7 2016-08

Page 28,    In Absolute Maximum Ratings renamed parameter VCM to VINP2, as the

Page 30     limitation is related to most P2 pins, also if no ACMP is available.

            Clarified limit to pins P2.[1,2,6:9,11] in Overload specification.

Trademarks

C166™, TriCore™, XMC™ and DAVE™ are trademarks of Infineon Technologies AG.

ARM®, ARM Powered® and AMBA® are registered trademarks of ARM, Limited.

Cortex®,  CoreSight™,  ETM™,    Embedded  Trace  Macrocell™  and        Embedded       Trace

Buffer™ are trademarks of ARM, Limited.

We Listen to Your Comments

Is there any information in this document that you feel is wrong, unclear or missing?

Your feedback will help us to continuously improve the quality of this document.

Please send your proposal (including a reference to this document) to:

mcdocu.comments@infineon.com

Data Sheet                                                                        V1.8, 2016-09

                                          Subject to Agreement on the Use of Product Information
                                                                                             XMC1100 AB-Step

                                                                                             XMC1000 Family

                                                                                             Table of Contents

Table    of Contents

1           Summary of Features   ........................                                   ................  7

1.1         Ordering Information  ..........................                                 ................  8

1.2         Device Types . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .     ................  9

1.3         Device Type Features  .........................                                  ...............   10

1.4         Chip Identification Number   .....................                               ...............   10

2           General Device Information    ...................                                ...............   13

2.1         Logic Symbols . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .      ...............   13

2.2         Pin Configuration and Definition . . . . . . . . . . . . . . . . . .             ...............   15

2.2.1       Package Pin Summary          ......................                              ...............   18

2.2.2       Port I/O Function Description . . . . . . . . . . . . . . . . . .                ...............   20

2.2.3       Hardware Controlled I/O Function Description    ....                             ...............   22

3           Electrical Parameter  .........................                                  ...............   27

3.1         General Parameters    ..........................                                 ...............   27

3.1.1       Parameter Interpretation     .....................                               ...............   27

3.1.2       Absolute Maximum Ratings . . . . . . . . . . . . . . . . . . .                   ...............   28

3.1.3       Pin Reliability in Overload   ....................                               ...............   29

3.1.4       Operating Conditions . . . . . . . . . . . . . . . . . . . . . . . .             ...............   31

3.2         DC Parameters  ..............................                                    ...............   32

3.2.1       Input/Output Characteristics  ..................                                 ...............   32

3.2.2       Analog to Digital Converters (ADC)     ............                              ...............   36

3.2.3       Temperature Sensor Characteristics     ...........                               ...............   40

3.2.4       Power Supply Current        .......................                              ...............   41

3.2.5       Flash Memory Parameters       ...................                                ...............   46

3.3         AC Parameters  ..............................                                    ...............   47

3.3.1       Testing Waveforms     .........................                                  ...............   47

3.3.2       Power-Up and Supply Monitoring Characteristics                                .  ...............   48

3.3.3       On-Chip Oscillator Characteristics  .............                                ...............   50

3.3.4       Serial Wire Debug Port (SW-DP) Timing  ........                                  ...............   52

3.3.5       SPD Timing Requirements       ...................                                ...............   53

3.3.6       Peripheral Timings    .........................                                  ...............   54

3.3.6.1     Synchronous Serial Interface (USIC SSC) Timing                                   ..............    54

3.3.6.2     Inter-IC (IIC) Interface Timing     ...............                              ...............   57

3.3.6.3     Inter-IC Sound (IIS) Interface Timing  .........                                 ...............   59

4           Package and Reliability . . . . . . . . . . . . . . . . . . . . . . .            ...............   61

4.1         Package Parameters . . . . . . . . . . . . . . . . . . . . . . . . . .           ...............   61

4.1.1       Thermal Considerations . . . . . . . . . . . . . . . . . . . . . .               ...............   61

4.2         Package Outlines . . . . . . . . . . . . . . . . . . . . . . . . . . . . .       ...............   63

5           Quality Declaration   ..........................                                 ...............   67

Data Sheet                                5                                                  V1.8, 2016-09

                                                Subject to Agreement on the Use of Product Information
                                                                           XMC1100 AB-Step

                                                                           XMC1000 Family

                                                                       About this Document

About this Document

This Data Sheet is addressed to embedded hardware and software developers. It

provides the reader with detailed descriptions about the ordering designations, available

features, electrical and physical characteristics of the XMC1100 series devices.

The   document   describes  the   characteristics  of    a  superset   of  the  XMC1100  series

devices. For simplicity, the various device types are referred to by the collective term

XMC1100 throughout this document.

XMC1000 Family User Documentation

The set of user documentation includes:

•  Reference Manual

   –  decribes the functionality of the superset of devices.

•  Data Sheets

   –  list  the  complete   ordering  designations,         available  features  and  electrical

      characteristics of derivative devices.

•  Errata Sheets

   –  list  deviations  from the  specifications  given  in  the  related Reference   Manual  or

      Data Sheets. Errata Sheets are provided for the superset of devices.

Attention: Please consult all parts of the documentation set to attain consolidated

            knowledge about your device.

Application related guidance is provided by Users Guides and Application Notes.

Please refer to http://www.infineon.com/xmc1000 to get access to the latest versions

of those documents.

Data Sheet                                    6                                  V1.8, 2016-09

                                                   Subject to Agreement on the Use of Product Information
                                                                          XMC1100 AB-Step

                                                                          XMC1000 Family

                                                                      Summary of Features

1           Summary of Features

The XMC1100 devices are members of the XMC1000 Family of microcontrollers based

on the ARM Cortex-M0 processor core. The XMC1100 series devices are designed for

general purpose applications.

          Analog system                                   Cortex -M0      Debug     SWD

                                                               CPU        system    SPD

          EVR       2 x DCO                                         NVIC

          Temperature sensor

          ANACTRL SFRs         16-bit APB Bus

                                                        AHB to APB

               PRNG                                     Bridge

                                                          PAU

                                                                          AHB-Lite  Bus

            Flash SFRs

            64k + 0.5k1)                             PORTS            CCU40

               Flash

               16k                                   WDT              USIC0

            SRAM

            8k ROM                                   SCU              VADC

                                                     RTC

            Memories                                                  ERU0

          1) 0.5kbytes of sector 0 (readable only).

Figure 1       System Block Diagram

CPU Subsystem

•  CPU Core

   –  High-performance 32-bit ARM Cortex-M0 CPU

   –  Most 16-bit Thumb and subset of 32-bit Thumb2 instruction set

   –  Single cycle 32-bit hardware multiplier

Data Sheet                                           7                            V1.8, 2016-09

                                                        Subject to Agreement on the Use of Product Information
                                                                      XMC1100 AB-Step

                                                                            XMC1000 Family

                                                                     Summary of Features

     –  System timer (SysTick) for Operating System support

     –  Ultra low power consumption

•    Nested Vectored Interrupt Controller (NVIC)

•    Event Request Unit (ERU) for processing of external and internal service requests

On-Chip Memories

•    8 kbytes on-chip ROM

•    16 kbytes on-chip high-speed SRAM

•    up to 64 kbytes on-chip Flash program and data memory

On-Chip Peripherals

•    Two  Universal   Serial   Interface  Channels  (USIC),  usable  as     UART,  double-SPI,

     quad-SPI, IIC, IIS and LIN interfaces

•    A/D Converters

     –  up to 12 analog input pins and channels

     –  12-bit analog to digital converter

•    Capture/Compare Units 4 (CCU4) for use as general purpose timers

•    Window Watchdog Timer (WDT) for safety sensitive applications

•    Real Time Clock module with alarm support (RTC)

•    System Control Unit (SCU) for        system configuration and control

•    Pseudo random number generator (PRNG) for fast random data generation

•    Temperature Sensor (TSE)

Input/Output Lines With Individual Bit Controllability

•    Tri-stated in input mode

•    Push/pull or open drain output mode

•    Configurable pad hysteresis

Debug System

•    Access through the standard ARM serial wire debug (SWD) or the single pin debug

     (SPD) interface

•    A breakpoint unit (BPU) supporting up to 4 hardware breakpoints

•    A watchpoint unit (DWT) supporting up to 2 watchpoints

1.1         Ordering Information

The ordering code for an Infineon microcontroller provides an exact reference           to                  a

specific product. The code “XMC1-” identifies:

•    the derivatives function set

•    the package variant

     –  T: TSSOP

Data Sheet                                  8                                      V1.8, 2016-09

                                                    Subject to Agreement on the Use of Product Information
                                                                 XMC1100 AB-Step

                                                                  XMC1000 Family

                                                              Summary of Features

     –  Q: VQFN

•    package pin count

•    the temperature range:

     –  F: -40°C to 85°C

     –  X: -40°C to 105°C

•    the Flash memory size.

For ordering codes for the XMC1100 please contact your sales representative or local

distributor.

This document describes several derivatives of the XMC1100 series, some descriptions

may not apply to a specific product. Please see Table 1.

For simplicity the term XMC1100 is used for all derivatives throughout this document.

1.2           Device Types

These device types are available and can be ordered through Infineon’s direct and/or

distribution channels.

Table 1       Synopsis     of  XMC1100 Device Types

Derivative                       Package                  Flash   SRAM

                                                          Kbytes  Kbytes

XMC1100-T016F0008                PG-TSSOP-16-8            8       16

XMC1100-T016F0016                PG-TSSOP-16-8            16      16

XMC1100-T016F0032                PG-TSSOP-16-8            32      16

XMC1100-T016F0064                PG-TSSOP-16-8            64      16

XMC1100-T016X0016                PG-TSSOP-16-8            16      16

XMC1100-T016X0032                PG-TSSOP-16-8            32      16

XMC1100-T016X0064                PG-TSSOP-16-8            64      16

XMC1100-T038F0016                PG-TSSOP-38-9            16      16

XMC1100-T038F0032                PG-TSSOP-38-9            32      16

XMC1100-T038F0064                PG-TSSOP-38-9            64      16

XMC1100-T038X0064                PG-TSSOP-38-9            64      16

XMC1100-Q024F0008                PG-VQFN-24-19            8       16

XMC1100-Q024F0016                PG-VQFN-24-19            16      16

XMC1100-Q024F0032                PG-VQFN-24-19            32      16

XMC1100-Q024F0064                PG-VQFN-24-19            64      16

XMC1100-Q040F0016                PG-VQFN-40-13            16      16

Data Sheet                                9                       V1.8, 2016-09

                                             Subject to Agreement on the Use of Product Information
                                                                                              XMC1100 AB-Step

                                                                                               XMC1000 Family

                                                                                            Summary of Features

Table 1      Synopsis of XMC1100 Device Types (cont’d)

Derivative                        Package                                              Flash            SRAM

                                                                                       Kbytes           Kbytes

XMC1100-Q040F0032                 PG-VQFN-40-13                                        32               16

XMC1100-Q040F0064                 PG-VQFN-40-13                                        64               16

1.3         Device Type Features

The following table lists the available features per device type.

Table 2      Features of XMC1100 Device Types1)

Derivative                   ADC channel

XMC1100-T016                 6

XMC1100-T038                 12

XMC1100-Q024                 8

XMC1100-Q040                 12

1)  Features that are not included in this table are available in all the derivatives

Table 3      ADC Channels

Package                         VADC0 G0                        VADC0 G1

PG-TSSOP-16                     CH0..CH5                        -

PG-TSSOP-38                     CH0..CH7                        CH1, CH5 .. CH7

PG-VQFN-24                      CH0..CH7                        -

PG-VQFN-40                      CH0..CH7                        CH1, CH5 .. CH7

1.4         Chip Identification Number

The Chip Identification Number allows software to identify the marking. It is a 8 words

value with the most significant 7 words stored in Flash configuration sector 0 (CS0) at

address location : 1000 0F00H (MSB) - 1000 0F1BH (LSB). The least significant word and

most  significant  word  of  the  Chip  Identification  Number                         are  the  value  of  registers

DBGROMID and IDCHIP, respectively.

Data Sheet                                 10                                                           V1.8, 2016-09

                                               Subject to Agreement on the Use of Product Information
                                                 XMC1100 AB-Step

                                                 XMC1000 Family

                                                 Summary of Features

Table 4     XMC1100  Chip Identification Number

Derivative           Value                                 Marking

XMC1100-T016F0008    00011032 01CF00FF 00001F37 00000000   AB

                     00000C00 00001000 00003000 201ED083H

XMC1100-T016F0016    00011032 01CF00FF 00001F37 00000000   AB

                     00000C00 00001000 00005000 201ED083H

XMC1100-T016F0032    00011032 01CF00FF 00001F37 00000000   AB

                     00000C00 00001000 00009000 201ED083H

XMC1100-T016F0064    00011032 01CF00FF 00001F37 00000000   AB

                     00000C00 00001000 00011000 201ED083H

XMC1100-T016X0016    00011033 01CF00FF 00001F37 00000000   AB

                     00000C00 00001000 00005000 201ED083H

XMC1100-T016X0032    00011033 01CF00FF 00001F37 00000000   AB

                     00000C00 00001000 00009000 201ED083H

XMC1100-T016X0064    00011033 01CF00FF 00001F37 00000000   AB

                     00000C00 00001000 00011000 201ED083H

XMC1100-T038F0016    00011012 01CF00FF 00001F37 00000000   AB

                     00000C00 00001000 00005000 201ED083H

XMC1100-T038F0032    00011012 01CF00FF 00001F37 00000000   AB

                     00000C00 00001000 00009000 201ED083H

XMC1100-T038F0064    00011012 01CF00FF 00001F37 00000000   AB

                     00000C00 00001000 00011000 201ED083H

XMC1100-T038X0064    00011013 01CF00FF 00001F37 00000000   AB

                     00000C00 00001000 00011000 201ED083H

XMC1100-Q024F0008    00011062 01CF00FF 00001F37 00000000   AB

                     00000C00 00001000 00003000 201ED083H

XMC1100-Q024F0016    00011062 01CF00FF 00001F37 00000000   AB

                     00000C00 00001000 00005000 201ED083H

XMC1100-Q024F0032    00011062 01CF00FF 00001F37 00000000   AB

                     00000C00 00001000 00009000 201ED083H

XMC1100-Q024F0064    00011062 01CF00FF 00001F37 00000000   AB

                     00000C00 00001000 00011000 201ED083H

XMC1100-Q040F0016    00011042 01CF00FF 00001F37 00000000   AB

                     00000C00 00001000 00005000 201ED083H

Data Sheet                  11                             V1.8, 2016-09

                                Subject to Agreement on the Use of Product Information
                                                           XMC1100 AB-Step

                                                           XMC1000 Family

                                                           Summary of Features

Table 4     XMC1100  Chip Identification Number  (cont’d)

Derivative           Value                                 Marking

XMC1100-Q040F0032    00011042 01CF00FF 00001F37 00000000   AB

                     00000C00 00001000 00009000 201ED083H

XMC1100-Q040F0064    00011042 01CF00FF 00001F37 00000000   AB

                     00000C00 00001000 00011000 201ED083H

Data Sheet                  12                             V1.8, 2016-09

                                Subject to Agreement on the Use of Product Information
                                                                 XMC1100 AB-Step

                                                                  XMC1000 Family

                                                         General Device Information

2           General Device Information

This section summarizes the logic symbols and      package  pin  configurations  with                      a

detailed list of the functional I/O mapping.

2.1         Logic Symbols

     VDDP   VSSP

     (2)    (2)

                                                   VDDP     VSSP

                                                   (1)      (1)

                           Port 0

                           16 bit                                         Port 0

                           Port 1                                         8 bit

     XMC1100               6 bit                   XMC1100                Port 2

     TSSOP -38             Port 2                  TSSOP-16               3 bit

                           4 bit                                          Port 2

                           Port 2                                         3 bit

                           8 bit

Figure 2    XMC1100  Logic Symbol             for  TSSOP-38 and TSSOP-16

Data Sheet                                    13                          V1.8, 2016-09

                                                   Subject to Agreement on the Use of Product Information
                                                                 XMC1100 AB-Step

                                                                  XMC1000 Family

                                                           General Device Information

           VDD   VSS  VDDP VSSP                       VDDP  VSSP

            (1)  (1)  (2)  (1)                        (1)   (1)

                                 Port 0                            Port 0

                                 16 bit                            10 bit

                                 Port 1                            Port 1

                 XMC1100         7 bit                XMC1100      4 bit

                 VQFN-40         Port 2               VQFN-24      Port 2

                                 4 bit                             4 bit

                                 Port 2                            Port 2

                                 8 bit                             4 bit

Figure  3        XMC1100 Logic   Symbol for  VQFN-24  and VQFN-40

Data Sheet                               14                        V1.8, 2016-09

                                             Subject to Agreement on the Use of Product Information
                                                                XMC1100 AB-Step

                                                                XMC1000 Family

                                                         General Device Information

2.2         Pin Configuration and Definition

The  following  figures  summarize  all  pins,  showing  their  locations  on  the  different

packages.

                         P2.4       1              38    P2.3

                                         Top View

                         P2.5       2              37    P2.2

                         P2.6       3              36    P2.1

                         P2.7       4              35    P2.0

                         P2.8       5              34    P0.15

                         P2.9       6              33    P0.14

                         P2.10      7              32    P0.13

                         P2.11      8              31    P0.12

                VSSP /VSS           9              30    P0.11

                VDDP/VDD            10             29    P0.10

                         P1.5       11             28    P0.9

                         P1.4       12             27    P0.8

                         P1.3       13             26    VDDP

                         P1.2       14             25    VSSP

                         P1.1       15             24    P0.7

                         P1.0       16             23    P0.6

                         P0.0       17             22    P0.5

                         P0.1       18             21    P0.4

                         P0.2       19             20    P0.3

Figure 4        XMC1100 PG-TSSOP-38 Pin Configuration (top      view)

Data Sheet                               15                                    V1.8, 2016-09

                                                   Subject to Agreement on the Use of Product Information
                                                                               XMC1100 AB-Step

                                                                               XMC1000 Family

                                                                        General Device Information

                   P2.7/P2.8        1                  16               P2.6

                                          Top View

                   P2.9             2                  15               P2.0

                   P2.10            3                  14               P0.15

                   P2.11            4                  13               P0.14

                   VSSP/ VSS        5                  12               P0.9

                   VDDP/VDD         6                  11               P0.8

                   P0.0             7                  10               P0.7

                   P0.5             8                  9                P0.6

Figure 5    XMC1100 PG-TSSOP-16 Pin Configuration (top                         view)

                              P0.7  P0.6  P0.5  P0.0   P1.0       P1.1

                              18    17    16    15     14         13

            P0.8   19                                                   12     P1.2

            P0.9   20                                                   11     P1.3

            P0.12  21                                                   10     VDDP/V DD

            P0.13  22                                                   9      VSSP /V SS

            P0.14  23                                                   8      P2.11

            P0.15  24                                                   7      P2.10

                              1     2     3         4  5          6

                              P2.0  P2.1  P2.2  P2.6   P2.7/P2.8  P2.9

Figure 6    XMC1100 PG-VQFN-24 Pin Configuration (top view)

Data Sheet                                      16                                    V1.8, 2016-09

                                                       Subject to Agreement on the Use of Product Information
                                                                                XMC1100 AB-Step

                                                                                XMC1000 Family

                                                                    General Device Information

                P0.7  P0.6  P0.5  P0.4  P0.3      P0.2  P0.1  P0.0  P1.0  P1.1

                30    29    28    27    26    25        24    23    22    21

V SSP       31                                                                  20  P1.2

VDDP        32                                                                  19  P1.3

P0.8        33                                                                  18  P1.4

P0.9        34                                                                  17  P1.5

P0.10       35                                                                  16  P1.6

P0.11       36                                                                  15  VDDP

P0.12       37                                                                  14  V DD

P0.13       38                                                                  13  V SS

P0.14       39                                                                  12  P2.11

P0.15       40                                                                  11  P2.10

                1     2     3     4     5         6     7     8     9     10

                P2.0  P2.1  P2.2  P2.3  P2.4  P2.5      P2.6  P2.7  P2.8  P2.9

Figure 7    XMC1100   PG-VQFN-40        Pin   Configuration (top view)

Data Sheet                                    17                                    V1.8, 2016-09

                                                        Subject to Agreement on the Use of Product Information
                                                                    XMC1100 AB-Step

                                                                    XMC1000 Family

                                                         General Device Information

2.2.1       Package Pin Summary

The following general building block is used to describe each pin:

Table 5         Package Pin Mapping Description

Function        Package A         Package B         ...                     Pad Type

Px.y            N                 N                                         Pad Class

The table is sorted by the “Function” column, starting with the regular Port pins (Px.y),

followed by the supply pins.

The following columns, titled with the supported package variants, lists the package pin

number to which the respective function is mapped in that package.

The “Pad Type” indicates the employed pad type:

•  STD_INOUT (standard bi-directional pads)

•  STD_INOUT/AN (standard bi-directional pads with analog input)

•  High Current (high current bi-directional pads)

•  STD_IN/AN (standard input pads with analog input)

•  Power (power supply)

Details about the pad properties are defined in the Electrical Parameters.

Table 6         Package Pin Mapping

Function    VQFN   TSSOP      VQFN   TSSOP          Pad Type        Notes

            40     38         24     16

P0.0        23     17         15     7              STD_INOUT

P0.1        24     18         -      -              STD_INOUT

P0.2        25     19         -      -              STD_INOUT

P0.3        26     20         -      -              STD_INOUT

P0.4        27     21         -      -              STD_INOUT

P0.5        28     22         16     8              STD_INOUT

P0.6        29     23         17     9              STD_INOUT

P0.7        30     24         18     10             STD_INOUT

P0.8        33     27         19     11             STD_INOUT

P0.9        34     28         20     12             STD_INOUT

P0.10       35     29         -      -              STD_INOUT

P0.11       36     30         -      -              STD_INOUT

P0.12       37     31         21     -              STD_INOUT

Data Sheet                               18                                 V1.8, 2016-09

                                                    Subject to Agreement on the Use of Product Information
                                                             XMC1100 AB-Step

                                                             XMC1000 Family

                                                      General Device Information

Table 6         Package Pin Mapping  (cont’d)

Function    VQFN  TSSOP  VQFN        TSSOP     Pad Type      Notes

            40    38     24          16

P0.13       38    32     22          -         STD_INOUT

P0.14       39    33     23          13        STD_INOUT

P0.15       40    34     24          14        STD_INOUT

P1.0        22    16     14          -         High Current

P1.1        21    15     13          -         High Current

P1.2        20    14     12          -         High Current

P1.3        19    13     11          -         High Current

P1.4        18    12     -           -         High Current

P1.5        17    11     -           -         High Current

P1.6        16    -      -           -         STD_INOUT

P2.0        1     35     1           15        STD_INOUT/

                                               AN

P2.1        2     36     2           -         STD_INOUT/

                                               AN

P2.2        3     37     3           -         STD_IN/AN

P2.3        4     38     -           -         STD_IN/AN

P2.4        5     1      -           -         STD_IN/AN

P2.5        6     2      -           -         STD_IN/AN

P2.6        7     3      4           16        STD_IN/AN

P2.7        8     4      5           1         STD_IN/AN

P2.8        9     5      5           1         STD_IN/AN

P2.9        10    6      6           2         STD_IN/AN

P2.10       11    7      7           3         STD_INOUT/

                                               AN

P2.11       12    8      8           4         STD_INOUT/

                                               AN

VSS         13    9      9           5         Power         Supply GND, ADC

                                                             reference GND

VDD         14    10     10          6         Power         Supply VDD, ADC

                                                             reference voltage/

                                                             ORC reference

                                                             voltage

Data Sheet                               19                           V1.8, 2016-09

                                               Subject to Agreement on the Use of Product Information
                                                         XMC1100 AB-Step

                                                         XMC1000 Family

                                                       General Device Information

Table 6         Package Pin Mapping (cont’d)

Function    VQFN  TSSOP     VQFN      TSSOP    Pad Type  Notes

            40    38        24        16

VDDP        15    10        10        6        Power     When VDD is

                                                         supplied, VDDP has

                                                         to be supplied with the

                                                         same voltage.

VSSP        31    25        -         -        Power     I/O port ground

VDDP        32    26        -         -        Power     I/O port supply

VSSP        Exp.  -         Exp.      -        Power     Exposed Die Pad

            Pad             Pad                          The exposed die pad

                                                         is connected internally

                                                         to VSSP. For proper

                                                         operation, it is

                                                         mandatory to connect

                                                         the exposed pad to

                                                         the board ground. For

                                                         thermal aspects,

                                                         please refer to the

                                                         Package and

                                                         Reliability chapter.

2.2.2       Port I/O Function Description

The following general building block is used to describe the I/O functions of each PORT

pin:

Table 7         Port I/O Function Description

Function          Outputs                      Inputs

                 ALT1           ALTn           Input     Input

P0.0                            MODA.OUT       MODC.INA

Pn.y              MODA.OUT                     MODA.INA  MODC.INB

Data Sheet                                20                    V1.8, 2016-09

                                               Subject to Agreement on the Use of Product Information
                                                                        XMC1100 AB-Step

                                                                        XMC1000 Family

                                                                  General Device Information

                           Pn.y

                     XMC1000                       Control Logic

                                                   PAD            VDDP

                              MODA.INA  Inpu.t.0.

                                        Input n

                              MODA      HWI0                            Pn.y

                           MODB         HWI1

                                        SW

                              MODB.OUT  AL.T..1

                                        ALTn

                                        HWO0                      GND

                                        HWO1

Figure 8    Simplified Port Structure

Pn.y is the port pin name, defining the control and data bits/registers associated with it.

As GPIO, the port is under software control. Its input value is read via Pn_IN.y, Pn_OUT

defines the output value.

Up to seven alternate output functions (ALT1/2/3/4/5/6/7) can be mapped to a single port

pin, selected by Pn_IOCR.PC. The output value is directly driven by the respective

module, with the pin characteristics controlled by the port registers (within the limits of

the connected pad).

The port pin input can be connected to multiple peripherals. Most peripherals have an

input multiplexer to select between different possible input sources.

The input path is also active while the pin is configured as output. This allows to feedback

an output to on-chip resources without wasting an additional external pin.

Please refer to the Port I/O Functions table for the complete Port I/O function mapping.

Data Sheet                              21                                    V1.8, 2016-09

                                                   Subject to Agreement on the Use of Product Information
                                                                           XMC1100 AB-Step

                                                                           XMC1000 Family

                                                                General Device Information

2.2.3       Hardware Controlled I/O Function Description

The following general building block is used to describe the hardware I/O and pull control

functions of each PORT pin:

Table 8     Hardware Controlled I/O Function Description

Function    Outputs             Inputs              Pull Control

            HWO0                HWI0                HW0_PD                 HW0_PU

P0.0        MODB.OUT            MODB.INA

Pn.y                                                MODC.OUT               MODC.OUT

By    Pn_HWSEL,      it  is  possible  to  select   between     different  hardware    “masters”

(HWO0/HWI0, HWO1/HWI1). The selected peripheral can take control of the pin(s).

Hardware    control  overrules  settings   in  the  respective  port  pin  registers.  Additional

hardware    signals      HW0_PD/HW1_PD         and  HW0_PU/HW1_PU          controlled  by   the

peripherals can be used to control the pull devices of the pin.

Please refer to the Hardware Controlled I/O Functions table for the complete hardware

I/O and pull control function mapping.

Data Sheet                                     22                          V1.8, 2016-09

                                                    Subject to Agreement on the Use of Product Information
                                Data Sheet     Table 9           Port I/O  Functions

                                               Function                               Outputs                                                                       Inputs

                                                         ALT1       ALT2       ALT3   ALT4        ALT5  ALT6        ALT7        Input       Input       Input       Input       Input       Input       Input

                                               P0.0      ERU0.                 ERU0.  CCU40.OUT         USIC0_CH0.  USIC0_CH1.  CCU40.IN0C                                      USIC0_CH0.  USIC0_CH1.

                                                         PDOUT0                GOUT0  0                 SELO0       SELO0                                                       DX2A        DX2A

                                               P0.1      ERU0.                 ERU0.  CCU40.OUT                     SCU.        CCU40.IN1C

                                                         PDOUT1                GOUT1  1                             VDROP

                                               P0.2      ERU0.                 ERU0.  CCU40.OUT         VADC0.                  CCU40.IN2C

                                                         PDOUT2                GOUT2  2                 EMUX02

                                               P0.3      ERU0.                 ERU0.  CCU40.OUT         VADC0.                  CCU40.IN3C

                                                         PDOUT3                GOUT3  3                 EMUX01

                                               P0.4                                   CCU40.OUT         VADC0.      WWDT.

                                                                                      1                 EMUX00      SERVICE_O

                                                                                                                    UT

                                               P0.5                                   CCU40.OUT

                                                                                      0

                                               P0.6                                   CCU40.OUT         USIC0_CH1.  USIC0_CH1.  CCU40.IN0B                                      USIC0_CH1.

                                                                                      0                 MCLKOUT     DOUT0                                                       DX0C

                                23             P0.7                                   CCU40.OUT         USIC0_CH0.  USIC0_CH1.  CCU40.IN1B                                      USIC0_CH0.  USIC0_CH1.  USIC0_CH1.

                                                                                      1                 SCLKOUT     DOUT0                                                       DX1C        DX0D        DX1C

Subject                                        P0.8                                   CCU40.OUT         USIC0_CH0.  USIC0_CH1.  CCU40.IN2B                                      USIC0_CH0.  USIC0_CH1.

                                                                                      2                 SCLKOUT     SCLKOUT                                                     DX1B        DX1B

                                               P0.9                                   CCU40.OUT         USIC0_CH0.  USIC0_CH1.  CCU40.IN3B                                      USIC0_CH0.  USIC0_CH1.

to                                                                                    3                 SELO0       SELO0                                                       DX2B        DX2B

Agreement                                      P0.10                                                    USIC0_CH0.  USIC0_CH1.                                                  USIC0_CH0.  USIC0_CH1.

                                                                                                        SELO1       SELO1                                                       DX2C        DX2C

                                               P0.11                                  USIC0_CH0.        USIC0_CH0.  USIC0_CH1.                                                  USIC0_CH0.  USIC0_CH1.

                                                                                      MCLKOUT           SELO2       SELO2                                                       DX2D        DX2D

on                                             P0.12                                                    USIC0_CH0.              CCU40.IN0A  CCU40.IN1A  CCU40.IN2A  CCU40.IN3A  USIC0_CH0.

the Use of Product Information                                                                          SELO3                                                                   DX2E                                                XMC1100 AB-Step

                                               P0.13     WWDT.                                          USIC0_CH0.                                                              USIC0_CH0.                          XMC1000 Family

                                                         SERVICE_O                                      SELO4                                                                   DX2F

                                                         UT

                                               P0.14                                                    USIC0_CH0.  USIC0_CH0.                                                  USIC0_CH0.  USIC0_CH0.

                                V1.8, 2016-09                                                           DOUT0       SCLKOUT                                                     DX0A        DX1A

                                               P0.15                                                    USIC0_CH0.  USIC0_CH1.                                                  USIC0_CH0.

                                                                                                        DOUT0       MCLKOUT                                                     DX0B

                                               P1.0                 CCU40.OUT                                       USIC0_CH0.                                                  USIC0_CH0.

                                                                    0                                               DOUT0                                                       DX0C
                                Data Sheet     Table 9           Port I/O Functions

                                               Function                             Outputs                                                              Inputs

                                                         ALT1    ALT2        ALT3   ALT4        ALT5  ALT6        ALT7        Input  Input   Input       Input     Input       Input       Input

                                               P1.1      VADC0.  CCU40.OUT                            USIC0_CH0.  USIC0_CH1.                                       USIC0_CH0.  USIC0_CH0.  USIC0_CH1.

                                                         EMUX00  1                                    DOUT0       SELO0                                            DX0D        DX1D        DX2E

                                               P1.2      VADC0.  CCU40.OUT                                        USIC0_CH1.                                       USIC0_CH1.

                                                         EMUX01  2                                                DOUT0                                            DX0B

                                               P1.3      VADC0.  CCU40.OUT                            USIC0_CH1.  USIC0_CH1.                                       USIC0_CH1.  USIC0_CH1.

                                                         EMUX02  3                                    SCLKOUT     DOUT0                                            DX0A        DX1A

                                               P1.4      VADC0.  USIC0_CH1.                           USIC0_CH0.  USIC0_CH1.                                       USIC0_CH0.  USIC0_CH1.

                                                         EMUX10  SCLKOUT                              SELO0       SELO1                                            DX5E        DX5E

                                               P1.5      VADC0.  USIC0_CH0.                           USIC0_CH0.  USIC0_CH1.                                       USIC0_CH1.

                                                         EMUX11  DOUT0                                SELO1       SELO2                                            DX5F

                                               P1.6      VADC0.  USIC0_CH1.         USIC0_CH0.        USIC0_CH0.  USIC0_CH1.                 USIC0_CH0.

                                                         EMUX12  DOUT0              SCLKOUT           SELO2       SELO3                      DX5F

                                               P2.0      ERU0.   CCU40.OUT   ERU0.                    USIC0_CH0.  USIC0_CH0.         VADC0.              ERU0.0B0  USIC0_CH0.  USIC0_CH0.  USIC0_CH1.

                                                         PDOUT3  0           GOUT3                    DOUT0       SCLKOUT            G0CH5                         DX0E        DX1E        DX2F

                                               P2.1      ERU0.   CCU40.OUT   ERU0.                    USIC0_CH0.  USIC0_CH1.         VADC0.              ERU0.1B0  USIC0_CH0.  USIC0_CH1.  USIC0_CH1.

                                                         PDOUT2  1           GOUT2                    DOUT0       SCLKOUT            G0CH6                         DX0F        DX3A        DX4A

                                24             P2.2                                                                                  VADC0.              ERU0.0B1  USIC0_CH0.  USIC0_CH0.  USIC0_CH1.

                                                                                                                                     G0CH7                         DX3A        DX4A        DX5A

Subject                                        P2.3                                                                                  VADC0.              ERU0.1B1  USIC0_CH0.  USIC0_CH1.  USIC0_CH1.

                                                                                                                                     G1CH5                         DX5B        DX3C        DX4C

                                               P2.4                                                                                  VADC0.              ERU0.0A1  USIC0_CH0.  USIC0_CH0.  USIC0_CH1.

to                                                                                                                                   G1CH6                         DX3B        DX4B        DX5B

Agreement                                      P2.5                                                                                  VADC0.              ERU0.1A1  USIC0_CH0.  USIC0_CH1.  USIC0_CH1.

                                                                                                                                     G1CH7                         DX5D        DX3E        DX4E

                                               P2.6                                                                                  VADC0.              ERU0.2A1  USIC0_CH0.  USIC0_CH0.  USIC0_CH1.

                                                                                                                                     G0CH0                         DX3E        DX4E        DX5D

on                                             P2.7                                                                                  VADC0.              ERU0.3A1  USIC0_CH0.  USIC0_CH1.  USIC0_CH1.

the Use of Product Information                                                                                                       G1CH1                         DX5C        DX3D        DX4D                        XMC1100 AB-Step

                                               P2.8                                                                                  VADC0.              ERU0.3B1  USIC0_CH0.  USIC0_CH0.  USIC0_CH1.  XMC1000 Family

                                                                                                                                     G0CH1                         DX3D        DX4D        DX5C

                                               P2.9                                                                                  VADC0.              ERU0.3B0  USIC0_CH0.  USIC0_CH1.  USIC0_CH1.

                                V1.8, 2016-09                                                                                        G0CH2                         DX5A        DX3B        DX4B

                                               P2.10     ERU0.   CCU40.OUT   ERU0.                                USIC0_CH1.         VADC0.              ERU0.2B0  USIC0_CH0.  USIC0_CH0.  USIC0_CH1.

                                                         PDOUT1  2           GOUT1                                DOUT0              G0CH3                         DX3C        DX4C        DX0F

                                               P2.11     ERU0.   CCU40.OUT   ERU0.                    USIC0_CH1.  USIC0_CH1.         VADC0.              ERU0.2B1  USIC0_CH1.  USIC0_CH1.

                                                         PDOUT0  3           GOUT0                    SCLKOUT     DOUT0              G0CH4                         DX0E        DX1E
                                Data Sheet     Table 10  Hardware Controlled I/O Functions

                                               Function        Outputs                      Inputs                            Pull  Control

                                                         HWO0  HWO1              HWI0       HWI1              HW0_PD  HW0_PU        HW1_PD      HW1_PU

                                               P0.0

                                               P0.1

                                               P0.2

                                               P0.3

                                               P0.4

                                               P0.5

                                               P0.6

                                               P0.7

                                               P0.8

                                               P0.9

                                               P0.10

                                               P0.11

                                25             P0.12

Subject                                        P0.13

                                               P0.14

                                               P0.15

to

Agreement                                      P1.0            USIC0_CH0. DOUT0             USIC0_CH0. HWIN0

                                               P1.1            USIC0_CH0. DOUT1             USIC0_CH0. HWIN1

                                               P1.2            USIC0_CH0. DOUT2             USIC0_CH0. HWIN2

on                                             P1.3            USIC0_CH0. DOUT3             USIC0_CH0. HWIN3

the Use of Product Information                 P1.4                                                                                                                         XMC1100 AB-Step

                                               P1.5                                                                                                         XMC1000 Family

                                               P1.6

                                               P2.0

                                V1.8, 2016-09  P2.1

                                               P2.2                                                                                 CCU40.OUT3  CCU40.OUT3

                                               P2.3

                                               P2.4
                                Data Sheet     Table 10  Hardware Controlled I/O Functions

                                               Function        Outputs                      Inputs                  Pull  Control

                                                         HWO0  HWO1     HWI0                HWI1    HW0_PD  HW0_PU        HW1_PD      HW1_PU

                                               P2.5

                                               P2.6                                                                       CCU40.OUT3  CCU40.OUT3

                                               P2.7                                                                       CCU40.OUT3  CCU40.OUT3

                                               P2.8                                                                       CCU40.OUT2  CCU40.OUT2

                                               P2.9                                                                       CCU40.OUT2  CCU40.OUT2

                                               P2.10

                                               P2.11

                                26

Subject

to

Agreement

on

the Use of Product Information  V1.8, 2016-09                                                                                                     XMC1000 Family  XMC1100 AB-Step
                                                              XMC1100 AB-Step

                                                              XMC1000 Family

                                                              Electrical Parameter

3           Electrical Parameter

This section provides the electrical parameter which are implementation-specific for the

XMC1100.

3.1         General Parameters

3.1.1       Parameter Interpretation

The parameters listed in this section represent partly the characteristics of the XMC1100

and partly its requirements on the system. To aid interpreting the parameters easily

when evaluating them for a design, they are indicated by the abbreviations in the

“Symbol” column:

•    CC

     Such parameters indicate Controller Characteristics, which are distinctive feature of

     the XMC1100 and must be regarded for a system design.

•    SR

     Such parameters indicate System Requirements, which must be provided by the

     application system in which the XMC1100 is designed in.

Data Sheet                            27                      V1.8, 2016-09

                                          Subject to Agreement on the Use of Product Information
                                                                                  XMC1100 AB-Step

                                                                                    XMC1000 Family

                                                                                  Electrical Parameter

3.1.2          Absolute Maximum Ratings

Stresses    above    the  values    listed        under     “Absolute  Maximum    Ratings”  may     cause

permanent damage to the device. This is a stress rating only and functional operation of

the device at these or any other conditions above those indicated in the operational

sections   of  this  specification  is        not  implied.    Exposure    to  absolute  maximum    rating

conditions may affect device reliability.

Table 11       Absolute Maximum Rating Parameters

Parameter                           Symbol                        Values            Unit    Note /

                                                         Min   Typ.    Max.                 Test Cond

                                                         .                                  ition

Junction temperature                TJ             SR    -40   –       115          °C      –

Storage temperature                 TST            SR    -40   –       125          °C      –

Voltage on power supply pin         VDDP           SR    -0.3  –       6            V       –

with respect to VSSP

Voltage on digital pins with        VIN            SR    -0.5  –       VDDP +  0.5  V       whichever

respect to VSSP1)                                                      or max. 6            is lower

Voltage on P2 pins with             VINP2          SR    -0.3  –       VDDP +  0.3  V       –

respect to VSSP2)

Voltage on analog input pins        VAIN                 -0.5  –       VDDP +  0.5  V       whichever

with respect to VSSP                VAREF          SR                  or max. 6            is lower

Input current on any pin            IIN            SR    -10   –       10           mA      –

during overload condition

Absolute maximum sum of all         ΣIIN           SR    -50   –       +50          mA      –

input currents during overload

condition

1)  Excluding port pins P2.[1,2,6,7,8,9,11].

2)  Applicable to port pins P2.[1,2,6,7,8,9,11].

Data Sheet                                               28                                 V1.8, 2016-09

                                                               Subject to Agreement on the Use of Product Information
                                                                             XMC1100 AB-Step

                                                                                  XMC1000 Family

                                                                             Electrical Parameter

3.1.3       Pin Reliability in Overload

When receiving signals from higher voltage devices, low-voltage devices experience

overload currents and voltages that go beyond their own IO power supplies specification.

Table 12 defines overload conditions that will not cause any negative reliability impact if

all the following conditions are met:

•   full operation life-time is not exceeded

•   Operating Conditions are met for

    –  pad supply levels (VDDP)

    –  temperature

If  a  pin  current  is  outside  of  the  Operating        Conditions       but  within  the   overload

conditions, then the parameters of this pin as stated in the Operating Conditions can no

longer  be  guaranteed.    Operation       is  still     possible  in  most  cases  but   with  relaxed

parameters.

Note: An overload condition on one or more pins does not require a reset.

Note: A series resistor at the pin to limit the current to the maximum permitted overload

        current is sufficient to handle failure situations like short to battery.

Table 12     Overload Parameters

Parameter                         Symbol                    Values           Unit   Note /

                                                      Min.  Typ.       Max.         Test Condition

Input current on any port pin     IOV      SR         -5    –          5     mA

during overload condition

Absolute sum of all input         IOVS     SR         –     –          25    mA

circuit currents during

overload condition

Figure 9 shows the path of the input currents during overload via the ESD protection

structures. The diodes against VDDP and ground are a simplified representation of these

ESD protection structures.

Data Sheet                                            29                                  V1.8, 2016-09

                                                            Subject to Agreement on the Use of Product Information
                                                            XMC1100 AB-Step

                                                                     XMC1000 Family

                                                            Electrical Parameter

                               VDDP       VDDP

                         Pn.y  IOVx

                                     GND    GND

                               ESD               Pad

Figure 9         Input Overload Current via ESD structures

Table 13 and Table 14 list input voltages that can be reached under overload conditions.

Note that the absolute maximum input voltages as defined in the Absolute Maximum

Ratings must not be exceeded during overload.

Table 13         PN-Junction Characterisitics for positive Overload

Pad Type                 IOV = 5 mA

Standard, High-current,  VIN = VDDP + 0.5 V

AN/DIG_IN                VAIN = VDDP + 0.5 V

                         VAREF = VDDP + 0.5 V

P2.[1,2,6:9,11]          VINP2 = VDDP + 0.3 V

Table 14         PN-Junction Characterisitics for negative Overload

Pad Type                 IOV = 5 mA

Standard, High-current,  VIN = VSS - 0.5 V

AN/DIG_IN                VAIN = VSS - 0.5 V

                         VAREF = VSS - 0.5 V

P2.[1,2,6:9,11]          VINP2 = VSS - 0.3 V

Data Sheet                                30                         V1.8, 2016-09

                                                 Subject to Agreement on the Use of Product Information
                                                                                XMC1100 AB-Step

                                                                                 XMC1000 Family

                                                                                Electrical Parameter

3.1.4       Operating Conditions

The following operating conditions must not be exceeded in order to ensure correct

operation and reliability of the XMC1100. All parameters specified in the following tables

refer to these operating conditions, unless noted otherwise.

Table 15         Operating  Conditions  Parameters

Parameter                   Symbol                             Values        Unit  Note /

                                        Min.                   Typ.    Max.        Test Condition

Ambient Temperature         TA      SR  -40                    −       85    °C    Temp. Range F

                                        -40                    −       105   °C    Temp. Range X

Digital supply voltage1)    VDDP    SR  1.8                    −       5.5   V

MCLK Frequency              fMCLK   CC  −                      −       33.2  MHz   CPU clock

PCLK Frequency              fPCLK   CC  −                      −       66.4  MHz   Peripherals

                                                                                   clock

Short circuit current of    ISC     SR  -5                     −       5     mA

digital outputs

Absolute sum of short       ΣISC_D  SR  −                      −       25    mA

circuit currents of the

device

1)  See also the Supply Monitoring thresholds, Chapter 3.3.2.

Data Sheet                                    31                                   V1.8, 2016-09

                                                               Subject to Agreement on the Use of Product Information
                                                                 XMC1100 AB-Step

                                                                 XMC1000 Family

                                                                 Electrical Parameter

3.2         DC Parameters

3.2.1       Input/Output Characteristics

Table 16 provides the characteristics of the input/output pins of the XMC1100.

Note: These parameters are not subject to production test, but verified by design and/or

       characterization.

Note: Unless otherwise stated, input DC and AC characteristics, including peripheral

       timings, assume that the input pads operate with the standard hysteresis.

Table 16    Input/Output Characteristics (Operating Conditions apply)

Parameter                  Symbol      Limit Values        Unit  Test Conditions

                                       Min.        Max.

Output low voltage on      VOLP    CC  –           1.0     V     IOL = 11 mA (5 V)

port pins                                                        IOL = 7 mA (3.3 V)

(with standard pads)                   –           0.4     V     IOL = 5 mA (5 V)

                                                                 IOL = 3.5 mA (3.3 V)

Output low voltage on      VOLP1   CC  –           1.0     V     IOL = 50 mA (5 V)

high current pads                                                IOL = 25 mA (3.3 V)

                                       –           0.32    V     IOL = 10 mA (5 V)

                                       –           0.4     V     IOL = 5 mA (3.3 V)

Output high voltage on     VOHP    CC  VDDP     -  –       V     IOH = -10 mA (5 V)

port pins                              1.0                       IOH = -7 mA (3.3 V)

(with standard pads)                   VDDP     -  –       V     IOH = -4.5 mA (5 V)

                                       0.4                       IOH = -2.5 mA (3.3 V)

Output high voltage on     VOHP1   CC  VDDP     -  –       V     IOH = -6 mA (5 V)

high current pads                      0.32

                                       VDDP -      –       V     IOH = -8 mA (3.3 V)

                                       1.0

                                       VDDP -      –       V     IOH = -4 mA (3.3 V)

                                       0.4

Input low voltage on port  VILPS   SR  –           0.19 ×  V     CMOS Mode

pins                                               VDDP          (5 V, 3.3 V & 2.2 V)

(Standard Hysteresis)

Input high voltage on      VIHPS   SR  0.7 ×       –       V     CMOS Mode

port pins                              VDDP                      (5 V, 3.3 V & 2.2 V)

(Standard Hysteresis)

Data Sheet                                  32                                  V1.8, 2016-09

                                                   Subject to Agreement on the Use of Product Information
                                                             XMC1100 AB-Step

                                                             XMC1000 Family

                                                             Electrical Parameter

Table 16       Input/Output Characteristics (Operating Conditions apply) (cont’d)

Parameter                  Symbol      Limit Values    Unit  Test Conditions

                                       Min.    Max.

Input low voltage on port  VILPL   SR  –       0.08 ×  V     CMOS Mode

pins                                           VDDP          (5 V, 3.3 V & 2.2 V)10)

(Large Hysteresis)

Input high voltage on      VIHPL   SR  0.85 ×  –       V     CMOS Mode

port pins                              VDDP                  (5 V, 3.3 V & 2.2 V)10)

(Large Hysteresis)

Rise time on High          tHCPR   CC  –       9       ns    50 pF @ 5 V2)

Current Pad1)                          –       12      ns    50 pF @ 3.3 V3)

                                       –       25      ns    50 pF @ 1.8 V4)

Fall time on High          tHCPF   CC  –       9       ns    50 pF @ 5 V2)

Current Pad1)                          –       12      ns    50 pF @ 3.3 V3)

                                       –       25      ns    50 pF @ 1.8 V4)

Rise time on Standard      tR      CC  –       12      ns    50 pF @ 5 V5)

Pad1)                                  –       15      ns    50 pF @ 3.3 V6)

                                       –       31      ns    50 pF @ 1.8 V7)

Fall time on Standard      tF      CC  –       12      ns    50 pF @ 5 V5)

Pad1)                                  –       15      ns    50 pF @ 3.3 V6)

                                       –       31      ns    50 pF @ 1.8 V7)

Input Hysteresis8)         HYS     CC  0.08 ×  –       V     CMOS Mode (5 V),

                                       VDDP                  Standard Hysteresis

                                       0.03 ×  –       V     CMOS Mode (3.3 V),

                                       VDDP                  Standard Hysteresis

                                       0.02 ×  –       V     CMOS Mode (2.2 V),

                                       VDDP                  Standard Hysteresis

                                       0.5 ×   0.75 ×  V     CMOS Mode(5 V),

                                       VDDP    VDDP          Large Hysteresis

                                       0.4 ×   0.75 ×  V     CMOS Mode(3.3 V),

                                       VDDP    VDDP          Large Hysteresis

                                       0.2 ×   0.65 ×  V     CMOS Mode(2.2 V),

                                       VDDP    VDDP          Large Hysteresis

Data Sheet                                33                 V1.8, 2016-09

                                               Subject to Agreement on the Use of Product Information
                                                                              XMC1100 AB-Step

                                                                              XMC1000 Family

                                                                              Electrical Parameter

Table 16         Input/Output Characteristics (Operating Conditions apply) (cont’d)

Parameter                 Symbol      Limit Values                 Unit  Test Conditions

                                      Min.     Max.

Pin capacitance (digital  CIO     CC  –        10                  pF

inputs/outputs)

Pull-up resistor on port  RPUP    CC  20       50                  kohm  VIN = VSSP

pins

Pull-down resistor on     RPDP    CC  20       50                  kohm  VIN = VDDP

port pins

Input leakage current9)   IOZP    CC  -1       1                   μA    0 < VIN < VDDP,

                                                                         TA ≤ 105 °C

Voltage on any pin        VPO     SR  –        0.3                 V     10)

during VDDP power off

Maximum current per       IMP     SR  -10      11                  mA    –

pin (excluding P1, VDDP

and VSS)

Maximum current per       IMP1A   SR  -10      50                  mA    –

high currrent pins

Maximum current into      IMVDD1  SR  –        130                 mA    10)

VDDP (TSSOP28/16,

VQFN24)

Maximum current into      IMVDD2  SR  –        260                 mA    10)

VDDP (TSSOP38,

VQFN40)

Maximum current out of    IMVSS1  SR  –        130                 mA    10)

VSS (TSSOP28/16,

VQFN24)

Maximum current out of    IMVSS2  SR  –        260                 mA    10)

VSS (TSSOP38,

VQFN40)

1)  Rise/Fall time parameters are taken with 10% - 90% of supply.

2)  Additional rise/fall time valid for CL = 50 pF - CL = 100 pF @ 0.150 ns/pF at 5 V supply voltage.

3)  Additional rise/fall time valid for CL = 50 pF - CL = 100 pF @ 0.205 ns/pF at 3.3 V supply voltage.

4)  Additional rise/fall time valid for CL = 50 pF - CL = 100 pF @ 0.445 ns/pF at 1.8 V supply voltage.

5)  Additional rise/fall time valid for CL = 50 pF - CL = 100 pF @ 0.225 ns/pF at 5 V supply voltage.

6)  Additional rise/fall time valid for CL = 50 pF - CL = 100 pF @ 0.288 ns/pF at 3.3 V supply voltage.

7)  Additional rise/fall time valid for CL = 50 pF - CL = 100 pF @ 0.588 ns/pF at 1.8 V supply voltage.

Data Sheet                                 34                                                            V1.8, 2016-09

                                               Subject to Agreement on the Use of Product Information
                                                                              XMC1100 AB-Step

                                                                              XMC1000 Family

                                                                              Electrical Parameter

8)  Hysteresis is implemented to avoid meta stable states and switching due to internal ground bounce. It cannot

    be guaranteed that it suppresses switching due to external system noise.

9)  An additional error current (IINJ) will flow if an overload current flows through an adjacent pin.

10) However, for applications with strict low power-down current requirements, it is mandatory that no active

    voltage source is supplied at any GPIO pin when VDDP is powered off.

Data Sheet  35                                                                                          V1.8, 2016-09

                Subject to Agreement on the Use of Product Information
                                                                       XMC1100 AB-Step

                                                                       XMC1000 Family

                                                                       Electrical Parameter

3.2.2       Analog to Digital Converters (ADC)

Table 17 shows the Analog to Digital Converter (ADC) characteristics.

Note: These parameters are not subject to production test, but verified by design and/or

        characterization.

Table 17      ADC Characteristics (Operating Conditions apply)1)

Parameter                  Symbol                Values          Unit  Note /

                                       Min.      Typ.    Max.          Test Condition

Supply voltage range       VDD_int SR  2.0       –       3.0     V     SHSCFG.AREF =

(internal reference)                                                   11B

                                                                       CALCTR.CALGN

                                                                       STC = 0CH

                                       3.0       –       5.5     V     SHSCFG.AREF =

                                                                       10B

Supply voltage range       VDD_ext SR  3.0       –       5.5     V     SHSCFG.AREF =

(external reference)                                                   00B

Analog input voltage       VAIN SR     VSSP      –       VDDP    V

range                                  - 0.05            + 0.05

Auxiliary analog           VREFGND SR  VSSP      –       1.0     V     G0CH0

reference ground                       - 0.05

Internal reference         VREFINT CC               5            V

voltage (full scale

value)

Switched capacitance       CAINS  CC   –         1.2     2       pF    GNCTRxz.GAINy

of an analog input                                                     = 00B (unity gain)

                                       –         1.2     2       pF    GNCTRxz.GAINy

                                                                       = 01B (gain g1)

                                       –         4.5     6       pF    GNCTRxz.GAINy

                                                                       = 10B (gain g2)

                                       –         4.5     6       pF    GNCTRxz.GAINy

                                                                       = 11B (gain g3)

Total capacitance of an    CAINT  CC   –         –       10      pF

analog input

Total capacitance of       CAREFT CC   –         –       10      pF

the reference input

Data Sheet                                   36                                V1.8, 2016-09

                                                 Subject to Agreement on the Use of Product Information
                                                                     XMC1100 AB-Step

                                                                     XMC1000 Family

                                                                     Electrical Parameter

Table 17        ADC Characteristics  (Operating Conditions apply)1) (cont’d)

Parameter              Symbol                  Values          Unit  Note /

                                     Min.      Typ.    Max.          Test Condition

Gain settings          GIN CC                     1            –     GNCTRxz.GAINy

                                                                     = 00B (unity gain)

                                                  3            –     GNCTRxz.GAINy

                                                                     = 01B (gain g1)

                                                  6            –     GNCTRxz.GAINy

                                                                     = 10B (gain g2)

                                                  12           –     GNCTRxz.GAINy

                                                                     = 11B (gain g3)

Sample Time            tsample CC    4         –       –       1/    VDD = 5.0 V

                                                               fADC

                                     4         –       –       1/    VDD = 3.3 V

                                                               fADC

                                     30        –       –       1/    VDD = 2.0 V

                                                               fADC

Sigma delta loop hold  tSD_hold CC   20        –       –       μs    Residual charge

time                                                                 stored in an active

                                                                     sigma delta loop

                                                                     remains available

Conversion time        tCF CC                     9            1/    2)

in fast compare mode                                           fADC

Conversion time        tC12 CC                    20           1/    2)

in 12-bit mode                                                 fADC

Maximum sample rate    fC12 CC       –         –       fADC /  –     1 sample

in 12-bit mode 3)                                      43.5          pending

                                     –         –       fADC /  –     2 samples

                                                       63.5          pending

Conversion time        tC10 CC                    18           1/    2)

in 10-bit mode                                                 fADC

Maximum sample rate    fC10 CC       –         –       fADC /  –     1 sample

in 10-bit mode 3)                                      41.5          pending

                                     –         –       fADC /  –     2 samples

                                                       59.5          pending

Conversion time        tC8 CC                     16           1/    2)

in 8-bit mode                                                  fADC

Data Sheet                                 37                                V1.8, 2016-09

                                               Subject to Agreement on the Use of Product Information
                                                                                        XMC1100 AB-Step

                                                                                           XMC1000 Family

                                                                                        Electrical Parameter

Table 17         ADC Characteristics (Operating Conditions apply)1) (cont’d)

Parameter                 Symbol                          Values                Unit       Note /

                                                Min.      Typ.          Max.               Test Condition

Maximum sample rate       fC8 CC                –         –             fADC /  –          1 sample

in 8-bit mode 3)                                                        38.5               pending

                                                –         –             fADC /  –          2 samples

                                                                        54.5               pending

RMS noise 4)              ENRMS CC              –         1.5           –       LSB        DC input,

                                                                                12         VDD = 5.0 V,

                                                                                           VAIN = 2.5 V,

                                                                                           25°C

DNL error                 EADNL CC              –         ±2.0          –       LSB

                                                                                12

INL error                 EAINL CC              –         ±4.0          –       LSB

                                                                                12

Gain error with           EAGAIN CC             –         ±0.5          –       %          SHSCFG.AREF =

external reference                                                                         00B (calibrated)

Gain error with internal  EAGAIN CC             –         ±3.6          –       %          SHSCFG.AREF =

reference 5)                                                                               1XB (calibrated),

                                                                                           -40°C - 105°C

                                                –         ±2.0          –       %          SHSCFG.AREF =

                                                                                           1XB (calibrated),

                                                                                           0°C - 85°C

Offset error              EAOFF CC              –         ±8.0          –       mV         Calibrated,

                                                                                           VDD = 5.0 V

1)  The parameters are defined for ADC clock frequency fSH = 32MHz.

2)  No pending samples assumed, excluding sampling time and calibration.

3)  Includes synchronization and calibration (average of gain and offset calibration).

4)  This parameter can also be defined as an SNR value: SNR[dB] = 20 × log(AMAXeff      /  NRMS).

    With AMAXeff = 2N / 2, SNR[dB] = 20 × log ( 2048 / NRMS) [N = 12].

    NRMS = 1.5 LSB12, therefore, equals SNR = 20 × log (2048 / 1.5) = 62.7 dB.

5)  Includes error from the reference voltage.

Data Sheet                                            38                                           V1.8, 2016-09

                                                          Subject to Agreement on the Use of Product Information
                                                                                 XMC1100 AB-Step

                                                                                 XMC1000 Family

                                                                                 Electrical Parameter

            CH7             VAIN

            .    :                               SAR

            .                                    Converter

            CH0                                             VREF

                      VREFGND             VAGND                   1X    VREFINT

                                      1          VDD        VCAL

                 VSS                  0                           00    VAREF

                                                                                 Internal

        VDDint/  VDD                                                             Reference

        VDDext

                      CHNR        REFSEL                          AREF

                                                                        MC_VADC_AREFPATHS

Figure  10       ADC  Voltage Supply

Data Sheet                                       39                                        V1.8, 2016-09

                                                      Subject to Agreement on the Use of Product Information
                                                                               XMC1100 AB-Step

                                                                                 XMC1000 Family

                                                                               Electrical Parameter

3.2.3       Temperature Sensor Characteristics

Note: These parameters are not subject to production test,                 but verified by design and/or

       characterization.

Table 18    Temperature Sensor Characteristics

Parameter                     Symbol             Values                    Unit  Note /

                                         Min.    Typ.  Max.                      Test Condition

Measurement time              tM CC      −       −     10                  ms

Temperature sensor range      TSR SR     -40     −     115                 °C

Sensor Accuracy1)             TTSAL CC   -6      –     6                   °C    TJ > 20°C

                                         -10     –     10                  °C    0°C ≤ TJ ≤ 20°C

                                         -18     –     18                  °C    -25°C ≤ TJ < 0°C

                                         -31     –     31                  °C    -40°C ≤ TJ < -25°C

Start-up time after enabling  tTSSTE SR  −       −     15                  μs

1)  The temperature sensor accuracy is independent of the supply voltage.

Data Sheet                                   40                                          V1.8, 2016-09

                                                 Subject to Agreement on the Use of Product Information
                                                           XMC1100 AB-Step

                                                                 XMC1000 Family

                                                           Electrical Parameter

3.2.4       Power Supply Current

The total power supply current defined below consists of a leakage and a switching

component.

Application relevant values are typically lower than those given in the following tables,

and depend on the customer's system operating conditions (e.g. thermal connection or

used application configurations).

Note: These parameters are not subject to production test, but verified by design and/or

       characterization.

Table 19    Power Supply Parameters; VDDP = 5V

Parameter                  Symbol            Values        Unit  Note /

                                      Min    Typ.1)  Max.        Test Condition

                                      .

Active mode current        IDDPAE CC  −      8.4     11.0  mA    32 / 64

Peripherals enabled                   −      7.3     −     mA    24 / 48

fMCLK / fPCLK in MHz2)                −      6.1     −     mA    16 / 32

                                      −      5.1     −     mA    8 / 16

                                      −      3.7     −     mA    1/1

Active mode current        IDDPAD CC  −      4.7     −     mA    32 / 64

Peripherals disabled                  −      4.1     −     mA    24 / 48

fMCLK / fPCLK in MHz3)                −      3.3     −     mA    16 / 32

                                      −      2.6     −     mA    8 / 16

                                      −      1.5     −     mA    1/1

Active mode current        IDDPAR CC  −      6.3     −     mA    32 / 64

Code execution from RAM               −      5.4     −     mA    24 / 48

Flash is powered down                 −      4.6     −     mA    16 / 32

fMCLK / fPCLK in MHz

                                      −      3.8     −     mA    8 / 16

                                      −      3.0     −     mA    1/1

Sleep mode current         IDDPSE CC  −      5.9     −     mA    32 / 64

Peripherals clock enabled                    5.4     −     mA    24 / 48

fMCLK / fPCLK in MHz4)                       4.8     −     mA    16 / 32

                                             4.3     −     mA    8 / 16

                                             3.7     −     mA    1/1

Data Sheet                               41                           V1.8, 2016-09

                                             Subject to Agreement on the Use of Product Information
                                                                                   XMC1100 AB-Step

                                                                                       XMC1000 Family

                                                                                   Electrical Parameter

Table 19       Power Supply Parameters; VDDP = 5V

Parameter                   Symbol                            Values             Unit    Note /

                                            Min               Typ.1)       Max.          Test Condition

                                            .

Sleep mode current          IDDPSD CC       −                 1.8          −     mA      32 / 64

Peripherals clock disabled                                    1.7          −     mA      24 / 48

Flash active                                                  1.6          −     mA      16 / 32

fMCLK / fPCLK in MHz5)

                                                              1.5          −     mA      8 / 16

                                                              1.4          −     mA      1/1

Sleep mode current          IDDPSR CC       −                 1.2          −     mA      32 / 64

Peripherals clock disabled                                    1.1          −     mA      24 / 48

Flash powered down                                            1.0          −     mA      16 / 32

fMCLK / fPCLK in MHz6)

                                                              0.8          −     mA      8 / 16

                                                              0.7          −     mA      1/1

Deep Sleep mode current7)   IDDPDS CC       −                 0.24         −     mA

Wake-up time from Sleep to  tSSA CC         −                 6            −     cycles

Active mode8)

Wake-up time from Deep      tDSA CC         −                 280          −     μsec

Sleep to Active mode9)

1)  The typical values are measured at TA = + 25 °C and VDDP = 5 V.

2)  CPU and all peripherals clock enabled, Flash is in active mode.

3)  CPU enabled, all peripherals clock disabled, Flash is in active mode.

4)  CPU in sleep, all peripherals clock enabled and Flash is in active mode.

5)  CPU in sleep, Flash is in active mode.

6)  CPU in sleep, Flash is powered down and code executed from RAM after wake-up.

7)  CPU in sleep, peripherals clock disabled, Flash is powered down and code executed from RAM after wake-up.

8)  CPU in sleep, Flash is in active mode during sleep mode.

9)  CPU in sleep, Flash is in powered down mode during deep sleep mode.

Data Sheet                                     42                                             V1.8, 2016-09

                                                              Subject to Agreement on the Use of Product Information
                                                                            XMC1100 AB-Step

                                                                            XMC1000 Family

                                                                            Electrical Parameter

Figure 11 shows typical graphs for active mode supply              current  for VDDP = 5V, VDDP =

3.3V, VDDP = 1.8V across different clock frequencies.

                  9

                  8

                  7

                  6                                      ID DPA E 5V/3.3V

I (m A)           5

                  4                                      ID DPA E 1.8V

                  3

                  2                                      ID DPA D

                  1                                      5V/3.3V/1.8V

                  0

                     1/1  8/16      16/32  24/48  32/64

                          M CLK  /  PCLK   (M Hz)

C o n d itio n :

1. TA = +25° C

Figure 11   Active mode, a) peripherals clocks enabled, b) peripherals      clocks

            disabled: Supply current IDDPA over supply voltage VDDP for     different

            clock frequencies

Data Sheet                                         43                       V1.8, 2016-09

                                                         Subject to Agreement on the Use of Product Information
                                                                         XMC1100 AB-Step

                                                                         XMC1000 Family

                                                                         Electrical Parameter

Figure 12 shows typical graphs for sleep mode current for VDDP = 5V, VDDP = 3.3V, VDDP

= 1.8V across different clock frequencies.

                    1.4

                    1.2

                    1

                    0.8

           I (m A)

                    0.6                                        ID DPS R

                    0.4                                        5V/3.3V/1.8V

                    0.2

                    0

                         1/1  8/16   16/32   24/48   3 2 /6 4

                              M CLK  / PCLK  (M Hz)

C ondition:

1. TA = +25° C

Figure 12   Sleep mode, peripherals clocks disabled, Flash powered down:

            Supply current IDDPSR over supply voltage VDDP for different clock

            frequencies

Data Sheet                                   44                              V1.8, 2016-09

                                                     Subject to Agreement on the Use of Product Information
                                                                                     XMC1100 AB-Step

                                                                                     XMC1000 Family

                                                                                     Electrical Parameter

Table 20 provides the active current consumption of some modules operating at 5 V

power supply at 25° C. The typical values shown are used as a reference guide on the

current consumption when these modules are enabled.

Table 20             Typical Active Current Consumption

Active Current           Symbol           Limit   Unit               Test Condition

Consumption                               Values

                                          Typ.

Baseload current         ICPUDDC          5.04    mA                 Modules including Core, SCU,

                                                                     PORT, memories, ANATOP1)

VADC and SHS             IADCDDC          3.4     mA                 Set CGATCLR0.VADC to 12)

USIC0                    IUSIC0DDC        0.87    mA                 Set CGATCLR0.USIC0 to 13)

CCU40                    ICCU40DDC        0.94    mA                 Set CGATCLR0.CCU40 to 14)

WDT                      IWDTDDC          0.03    mA                 Set CGATCLR0.WDT to 15)

RTC                      IRTCDDC          0.01    mA                 Set CGATCLR0.RTC to 16)

1)  Baseload current is measured with device running in user mode, MCLK=PCLK=32 MHz, with an endless loop

    in the flash memory. The clock to the modules stated in CGATSTAT0 are gated.

2)  Active current is measured with: module enabled, MCLK=32 MHz, running in auto-scan conversion mode

3)  Active current is measured with: module enabled, alternating messages sent to PC at 57.6kbaud every 200ms

4)  Active current is measured with: module enabled, MCLK=PCLK=32 MHz, 1 CCU4 slice for PWM switching

    from 1500Hz and 1000Hz at regular intervals, 1 CCU4 slice in capture mode for reading period and duty cycle

5)  Active  current  is  measured  with:  module  enabled,  MCLK=32  MHz,  time-out  mode;    WLB  =  0,  WUB       =

    0x00008000; WDT serviced every 1s

6)  Active current is measured with: module enabled, MCLK=32 MHz, Periodic interrupt enabled

Data Sheet                                        45                                          V1.8, 2016-09

                                                            Subject to Agreement on the Use of Product Information
                                                                                    XMC1100 AB-Step

                                                                                      XMC1000 Family

                                                                                    Electrical Parameter

3.2.5       Flash Memory Parameters

Note: These parameters are not subject to production test, but verified by design and/or

       characterization.

Table 21       Flash Memory Parameters

Parameter                 Symbol                Values                        Unit    Note /

                                        Min.    Typ.    Max.                          Test Condition

Erase Time per            tERASE CC     6.8     7.1     7.6                   ms

page / sector

Program time per block    tPSER CC      102     152     204                   μs

Wake-Up time              tWU CC        −       32.2    −                     μs

Read time per word        ta CC         −       50      −                     ns

Data Retention Time       tRET CC       10      −       −                     years   Max. 100 erase /

                                                                                      program cycles

Flash Wait States 1)      NWSFLASH CC   0       0       0                             fMCLK   = 8 MHz

                                        0       1       1                             fMCLK   = 16 MHz

                                        1       1.3     2                             fMCLK   = 32 MHz

Fixed Flash Wait          NFWSFLASH SR  0       0       1                             NVM_CONFIG1

States configured in bit                                                              .FIXWS = 1B,

NVM_NVMCONF.WS                                                                        fMCLK ≤ 16 MHz

                                        1       1       1                             NVM_CONFIG1

                                                                                      .FIXWS = 1B,

                                                                                      16 MHz < fMCLK

                                                                                      ≤ 32 MHz

Erase Cycles              NECYC CC      −       −       5*104                 cycles  Sum of page and

                                                                                      sector erase

                                                                                      cycles

Total Erase Cycles        NTECYC CC     −       −       2*106                 cycles

1)  Flash wait states are automatically inserted by the Flash module during memory read when needed. Typical

values are calculated from the execution of the Dhrystone benchmark program.

Data Sheet                                  46                                               V1.8, 2016-09

                                                Subject to Agreement on the Use of Product Information
                                                           XMC1100 AB-Step

                                                            XMC1000 Family

                                                           Electrical Parameter

3.3         AC Parameters

3.3.1       Testing Waveforms

              VD DP

                          90%                          90%

              VSS    10%                                    10%

                               tR                      tF

Figure 13     Rise/Fall Time Parameters

       VD DP

                     VDDP / 2            Test Points       VDDP / 2

       VSS

Figure 14     Testing Waveform, Output Delay

     VLOAD + 0.1V                        Timing                      VOH - 0.1V

                                   Reference

     VLOAD - 0.1V                        Points                      VOL + 0.1V

Figure 15     Testing Waveform, Output High Impedance

Data Sheet                               47                          V1.8, 2016-09

                                             Subject to Agreement on the Use of Product Information
                                                                           XMC1100 AB-Step

                                                                             XMC1000 Family

                                                                             Electrical Parameter

3.3.2       Power-Up and Supply Monitoring Characteristics

Table 22 provides the characteristics of the supply monitoring in XMC1100.

The guard band between the lowest valid operating voltage and the brownout reset

threshold   provides  a   margin     for    noise  immunity      and   hysteresis.  The  electrical

parameters may be violated while VDDP is outside its operating range.

The  brownout   detection  triggers      a  reset  within   the  defined  range.    The  prewarning

detection can be used to trigger an early warning and issue corrective and/or fail-safe

actions in case of a critical supply voltage drop.

Note: These parameters are not subject to production test, but verified by design and/or

       characterization.

Table 22        Power-Up and Supply Monitoring Parameters (Operating Conditions

                apply)1)

Parameter                 Symbol                       Values          Unit  Note /

                                            Min.       Typ.      Max.        Test Condition

VDDP ramp-up time         tRAMPUP SR        VDDP/      −         107   μs

                                            SVDDPrise

VDDP slew rate            SVDDPOP SR        0          −         0.1   V/μs  Slope during

                                                                             normal operation

                          SVDDP10    SR     0          −         10    V/μs  Slope during fast

                                                                             transient within +/-

                                                                             10% of VDDP

                          SVDDPrise SR      0          −         10    V/μs  Slope during

                                                                             power-on or

                                                                             restart after

                                                                             brownout event

                          S 2)       SR     0          −         0.25  V/μs  Slope during
                           VDDPfall

                                                                             supply falling out

                                                                             of the +/-10%

                                                                             limits3)

VDDP prewarning           VDDPPW CC         2.1        2.25      2.4   V     ANAVDEL.VDEL_

voltage                                                                      SELECT = 00B

                                            2.85       3         3.15  V     ANAVDEL.VDEL_

                                                                             SELECT = 01B

                                            4.2        4.4       4.6   V     ANAVDEL.VDEL_

                                                                             SELECT = 10B

Data Sheet                                         48                                  V1.8, 2016-09

                                                       Subject to Agreement on the Use of Product Information
                                                                                          XMC1100 AB-Step

                                                                                             XMC1000 Family

                                                                                          Electrical Parameter

Table 22             Power-Up and Supply Monitoring Parameters (Operating Conditions

                     apply)1) (cont’d)

Parameter                    Symbol               Values                        Unit           Note /

                                        Min.        Typ.     Max.                              Test Condition

VDDP brownout reset          VDDPBO CC  1.55        1.62     1.75               V              calibrated, before

voltage                                                                                        user code starts

                                                                                               running

VDDP voltage to              VDDPPA CC  −           1.0      −                  V

ensure defined pad

states

Start-up time from           tSSW SR    −           320      –                  μs             Time to the first

power-on reset                                                                                 user code

                                                                                               instruction in all

                                                                                               start-up modes4)

BMI program time             tBMI SR    −           8.25     –                  ms             Time taken from a

                                                                                               user-triggered

                                                                                               system reset after

                                                                                               BMI installation is

                                                                                               is requested

1)  Not all parameters are 100% tested, but are verified by design/characterisation.

2)  A capacitor of at least 100 nF has to be added between VDDP and VSSP to fulfill the requirement as stated for

    this parameter.

3)  Valid for a 100 nF buffer capacitor connected to supply pin where current from capacitor is forwarded only to

    the chip. A larger capacitor value has to be chosen if the power source sink a current.

4)  This values does not include the ramp-up time. During startup firmware execution, MCLK is running at 32 MHz

    and the clocks to peripheral as specified in register CGATSTAT0 are gated.

          5.0V

                                                                                               }       VDDPPW

VDDP

                                                                                               VDDPBO

Figure 16            Supply  Threshold  Parameters

Data Sheet                                    49                                                       V1.8, 2016-09

                                                    Subject  to  Agreement            on  the  Use of Product Information
                                                                         XMC1100 AB-Step

                                                                         XMC1000 Family

                                                                         Electrical Parameter

3.3.3       On-Chip Oscillator Characteristics

Note: These parameters are not subject to production test, but verified by design and/or

       characterization.

Table 23    provides  the  characteristics       of  the  64 MHz  clock  output                   from  the  digital

controlled oscillator, DCO1 in XMC1100.

Table 23    64 MHz DCO1 Characteristics (Operating Conditions apply)

Parameter             Symbol                  Limit Values        Unit  Test Conditions

                                           Min.  Typ.     Max.

Nominal frequency     fNOM  CC             –     64       –     MHz     under nominal

                                                                        conditions1) after

                                                                        trimming

Accuracy2)            ΔfLT  CC             -1.7  –        3.4   %       with respect to fNOM(typ),

                                                                        over temperature

                                                                        (0 °C to 85 °C)

                                           -3.9  –        4.0   %       with respect to fNOM(typ),

                                                                        over temperature

                                                                        (-40 °C to 105 °C)

1)  The deviation is relative to the factory trimmed frequency at nominal VDDC and TA = + 25 °C.

2)  The accuracy of the DCO1 oscillator can be further improved through alternative methods, refer to XMC1000

    Oscillator Handling Application Note.

Data Sheet                                           50                                           V1.8, 2016-09

                                                          Subject to Agreement on the Use of Product Information
                                                                                                     XMC1100 AB-Step

                                                                                                          XMC1000 Family

                                                                                                          Electrical Parameter

Figure 17                      shows     the  typical     curves  for   the  accuracy       of  DCO1,          with  and  without

calibration based on temperature sensor, respectively.

                  4.00

                  3.00

                  2.00                                                                                         Without calibration based

                                                                                                               on temperature sensor

    Accuracy [%]  1.00

                                                                                                               With calibration based on

                  0.00                                                                                         temperature sensor

                  - 1.00

                  - 2.00

                  - 3.00

                  - 4.00

                          -50  -40  -30  -20  -10  0  10  20  30  40    50   60     70  80  90  100  110  120

                                                      Temperature [°C]

Figure 17                           Typical DCO1 accuracy over temperature

Table 24 provides the characteristics of the 32 kHz clock output from digital controlled

oscillators, DCO2 in XMC1100.

Table 24                            32 kHz DCO2 Characteristics (Operating Conditions apply)

Parameter                                     Symbol          Limit Values              Unit    Test Conditions

                                                          Min.    Typ.           Max.

Nominal frequency                             fNOM    CC  –       32.75          –      kHz     under nominal

                                                                                                conditions1) after trimming

Accuracy                                      ΔfLT    CC  -1.7    –              3.4    %       with respect to fNOM(typ),

                                                                                                over temperature

                                                                                                (0 °C to 85 °C)

                                                          -3.9    –              4.0    %       with respect to fNOM(typ),

                                                                                                over temperature

                                                                                                (-40 °C to 105 °C)

1)  The deviation is relative to the factory trimmed frequency at nominal VDDC and TA = + 25 °C.

Data Sheet                                                              51                                           V1.8, 2016-09

                                                                             Subject to Agreement on the Use of Product Information
                                                                           XMC1100 AB-Step

                                                                               XMC1000 Family

                                                                           Electrical Parameter

3.3.4       Serial Wire Debug Port (SW-DP) Timing

The    following  parameters      are    applicable    for  communication  through   the  SW-DP

interface.

Note: These parameters are not subject to production test, but verified by design and/or

       characterization.

Table 25          SWD Interface Timing Parameters(Operating Conditions apply)

Parameter                         Symbol               Values              Unit  Note /

                                             Min.      Typ.    Max.              Test Condition

SWDCLK high time                  t1 SR      50        –       500000      ns    –

SWDCLK low time                   t2 SR      50        –       500000      ns    –

SWDIO input setup                 t3 SR      10        –       –           ns    –

to SWDCLK rising edge

SWDIO input hold                  t4 SR      10        –       –           ns    –

after SWDCLK rising edge

SWDIO output valid time           t5   CC    –         –       68          ns    CL = 50 pF

after SWDCLK rising edge                     –         –       62          ns    CL = 30 pF

SWDIO output hold time            t6   CC    4         –       –           ns

from SWDCLK rising edge

                          t1             t2

SWDCLK

                              t6

     SWDIO

     (Output )

                              t5                                     t3          t4

       SWDIO

       (Input )

Figure 18         SWD  Timing

Data Sheet                                         52                                V1.8, 2016-09

                                                       Subject to Agreement on the Use of Product Information
                                                                     XMC1100 AB-Step

                                                                     XMC1000 Family

                                                                     Electrical Parameter

3.3.5          SPD Timing Requirements

The optimum SPD decision time between 0B and 1B is 0.75 µs. With this value the

system has maximum robustness against frequency deviations of the sampling clock on

tool and on device side. However it is not always possible to exactly match this value

with the given constraints for the sample clock. For instance for a oversampling rate of

4, the sample clock will be 8 MHz and in this case the closest possible effective decision

time is 5.5 clock cycles (0.69 µs).

Table 26       Optimum Number of Sample Clocks for SPD

Sample      Sampling   Sample        Sample       Effective  Remark

Freq.       Factor     Clocks 0B     Clocks 1B    Decision

                                                  Time1)

8 MHz       4          1 to 5        6 to 12      0.69 µs    The other closest option

                                                             (0.81 µs) for the effective

                                                             decision time is less robust.

1)  Nominal sample frequency period multiplied with 0.5 + (max. number of 0B sample clocks)

For a balanced distribution of the timing robustness of SPD between tool and device, the

timing requirements for the tool are:

•   Frequency deviation of the sample clock is +/- 5%

•   Effective decision time is between 0.69 µs and 0.75 µs   (calculated                     with  nominal

    sample frequency)

Data Sheet                                    53                                             V1.8, 2016-09

                                                  Subject to Agreement on the Use of Product Information
                                                            XMC1100 AB-Step

                                                                     XMC1000 Family

                                                            Electrical Parameter

3.3.6       Peripheral Timings

Note: These parameters are not subject to production test, but verified by design and/or

        characterization.

3.3.6.1     Synchronous Serial Interface (USIC SSC) Timing

The following parameters are applicable for a USIC channel operated  in SSC mode.

Note: Operating Conditions apply.

Table 27       USIC SSC Master Mode Timing

Parameter                  Symbol             Values        Unit     Note /

                                    Min.      Typ.    Max.           Test Condition

SCLKOUT master clock       tCLK CC  62.5      −       −     ns

period

Slave select output SELO   t1  CC   80        −       −     ns

active to first SCLKOUT

transmit edge

Slave select output SELO   t2  CC   0         −       −     ns

inactive after last

SCLKOUT receive edge

Data output DOUT[3:0]      t3  CC   -10       −       10    ns

valid time

Receive data input         t4  SR   80        −       −     ns

DX0/DX[5:3] setup time to

SCLKOUT receive edge

Data input DX0/DX[5:3]     t5  SR   0         −       −     ns

hold time from SCLKOUT

receive edge

Data Sheet                                54                         V1.8, 2016-09

                                              Subject to Agreement on the Use of Product Information
                                                                        XMC1100 AB-Step

                                                                            XMC1000 Family

                                                                        Electrical Parameter

Table 28        USIC SSC Slave Mode Timing

Parameter                       Symbol                    Values        Unit  Note /

                                                   Min.   Typ.    Max.        Test Condition

DX1 slave clock period          tCLK           SR  125    −       −     ns

Select input DX2 setup to       t10            SR  10     −       −     ns

first clock input DX1 transmit

edge1)

Select input DX2 hold after     t11            SR  10     −       −     ns

last clock input DX1 receive

edge1)

Receive data input              t12            SR  10     −       −     ns

DX0/DX[5:3] setup time to

shift clock receive edge1)

Data input DX0/DX[5:3] hold     t13            SR  10     −       −     ns

time from clock input DX1

receive edge1)

Data output DOUT[3:0] valid     t14            CC  -      −       80    ns

time

1)  These input timings are valid for asynchronous input signal handling of slave select input, shift clock input, and

    receive data input (bits DXnCR.DSEN = 0).

Data Sheet                                            55                      V1.8, 2016-09

                                                          Subject to Agreement on the Use of Product Information
                                                                               XMC1100 AB-Step

                                                                                                       XMC1000 Family

                                                                               Electrical Parameter

Master Mode    Timing

                         t1                                                                                  t2

Select Output  Inactive                                    Active                                                  Inac ti v e

SELOx

Clock Output                   First Transmit        Rec ei v e    Trans mi t                                Last Receive

SCLKOUT                        Edge                  Edge          Edge                                      Edge

                               t3                                  t3

Data Output

DOUT[3:0]

                                               t4    t5                                                t4    t5

Data Input                                     Data                                                    Data

DX0/DX[5:3]                                    valid                                                   valid

Slave Mode Timing

                         t1 0                                                                                t1 1

Select Input   Inactive                                    Active                                                  Inac ti v e

DX2

Clock Input                    First Transmit        Rec ei v e    Trans mi t                                Last Receive

DX1                            Edge                  Edge          Edge                                      Edge

                                               t1 2                                                    t1 2

                                                     t1 3                                                    t13

Data Input                                     Data                                                    Data

DX0/DX[5:3]                                    valid                                                   valid

                               t14                                 t1 4

Data Output

DOUT[3:0]

               Transmit Edge: with this clock edge, transmit data is shifted to transmit data outpu.t

               Receive Edge:   with this clock edge, receive data at receive data input is latched.

               Drawn for BRGH .SCLKCFG = 00B. Also valid for for SCLKCFG = 01B with inverted SCLKOUT signa.l

                                                                                                       US IC_S S C_TMG X .V S D

Figure 19     USIC - SSC Master/Slave Mode Timing

Note: This timing diagram shows a standard configuration, for which the slave select

signal is low-active, and the serial clock signal is not shifted and not inverted.

Data Sheet                                           56                                                            V1.8, 2016-09

                                                           Subject to Agreement on the Use of Product Information
                                                           XMC1100 AB-Step

                                                               XMC1000 Family

                                                           Electrical Parameter

3.3.6.2     Inter-IC (IIC) Interface Timing

The following parameters are applicable for a USIC channel operated in IIC mode.

Note: Operating Conditions apply.

Table 29        USIC IIC Standard Mode Timing1)

Parameter                  Symbol            Values        Unit  Note /

                                   Min.      Typ.    Max.        Test Condition

Fall time of both SDA and  t1      -         -       300   ns

SCL                        CC/SR

Rise time of both SDA and  t2      -         -       1000  ns

SCL                        CC/SR

Data hold time             t3      0         -       -     µs

                           CC/SR

Data set-up time           t4      250       -       -     ns

                           CC/SR

LOW period of SCL clock    t5      4.7       -       -     µs

                           CC/SR

HIGH period of SCL clock   t6      4.0       -       -     µs

                           CC/SR

Hold time for (repeated)   t7      4.0       -       -     µs

START condition            CC/SR

Set-up time for repeated   t8      4.7       -       -     µs

START condition            CC/SR

Set-up time for STOP       t9      4.0       -       -     µs

condition                  CC/SR

Bus free time between a    t10     4.7       -       -     µs

STOP and START             CC/SR

condition

Capacitive load for each   Cb SR   -         -       400   pF

bus line

1)  Due to the wired-AND configuration of an IIC bus system, the port drivers of the SCL and SDA signal lines

    need to operate in open-drain mode. The high level on these lines must be held by an external pull-up device,

    approximalely 10 kOhm for operation at 100 kbit/s, approximately 2 kOhm for operation at 400 kbit/s.

Data Sheet                               57                      V1.8, 2016-09

                                             Subject to Agreement on the Use of Product Information
                                                                             XMC1100 AB-Step

                                                                                 XMC1000 Family

                                                                             Electrical Parameter

Table 30        USIC IIC Fast Mode Timing1)

Parameter                  Symbol                              Values        Unit  Note /

                                   Min.                        Typ.    Max.        Test Condition

Fall time of both SDA and  t1      20 +                        -       300   ns

SCL                        CC/SR   0.1*Cb

                                   2)

Rise time of both SDA and  t2      20 +                        -       300   ns

SCL                        CC/SR   0.1*Cb

Data hold time             t3      0                           -       -     µs

                           CC/SR

Data set-up time           t4      100                         -       -     ns

                           CC/SR

LOW period of SCL clock    t5      1.3                         -       -     µs

                           CC/SR

HIGH period of SCL clock   t6      0.6                         -       -     µs

                           CC/SR

Hold time for (repeated)   t7      0.6                         -       -     µs

START condition            CC/SR

Set-up time for repeated   t8      0.6                         -       -     µs

START condition            CC/SR

Set-up time for STOP       t9      0.6                         -       -     µs

condition                  CC/SR

Bus free time between a    t10     1.3                         -       -     µs

STOP and START             CC/SR

condition

Capacitive load for each   Cb SR   -                           -       400   pF

bus line

1)  Due to the wired-AND configuration of an IIC bus system, the port drivers of the SCL and SDA signal lines

    need to operate in open-drain mode. The high level on these lines must be held by an external pull-up device,

    approximalely 10 kOhm for operation at 100 kbit/s, approximately 2 kOhm for operation at 400 kbit/s.

2)  Cb refers to the total capacitance of one bus line in pF.

Data Sheet                               58                                        V1.8, 2016-09

                                                               Subject to Agreement on the Use of Product Information
                                                                                                    XMC1100 AB-Step

                                                                                                        XMC1000 Family

                                                                                                    Electrical Parameter

                  t1              t2              t4

SDA         70%

            30 %

                          t1              t3          t2                          t6

SCL

                                                                                                                9th

                      t7                                              t5                                        clock

                  S                                                                                     t10

SDA

                              t8              t7                                             t9

SCL

                                      Sr                                     9th                 P           S

                                                                          clock

Figure 20             USIC IIC Stand and Fast Mode Timing

3.3.6.3     Inter-IC Sound (IIS) Interface Timing

The following parameters are applicable for a USIC channel operated                                          in IIS mode.

Note: Operating Conditions apply.

Table 31              USIC        IIS  Master Transmitter             Timing

Parameter                                     Symbol                  Values                        Unit     Note /

                                                          Min.            Typ.        Max.                   Test Condition

Clock period                                  t1 CC       2/fMCLK         -           -             ns       VDDP ≥ 3 V

                                                          4/fMCLK         -           -             ns       VDDP < 3 V

Clock HIGH                                    t2 CC       0.35 x          -           -             ns

                                                          t1min

Clock Low                                     t3 CC       0.35 x          -           -             ns

                                                          t1min

Hold time                                     t4 CC       0               -           -             ns

Clock rise time                               t5 CC       -               -           0.15 x        ns

                                                                                      t1min

Data Sheet                                                        59                                            V1.8, 2016-09

                                                                          Subject to Agreement on the Use of Product Information
                                                                        XMC1100 AB-Step

                                                                            XMC1000 Family

                                                                        Electrical Parameter

                                 t1

                                                                   t2

                         t5                  t3

              SCK

                         t4

              WA/

              DOUT

Figure 21     USIC  IIS  Master Transmitter Timing

Table 32      USIC  IIS  Slave Receiver Timing

Parameter                Symbol              Values                     Unit  Note /

                                 Min.        Typ.            Max.             Test Condition

Clock period             t6 SR   4/fMCLK     -               -          ns

Clock HIGH               t7 SR   0.35 x      -               -          ns

                                 t6min

Clock Low                t8 SR   0.35 x      -               -          ns

                                 t6min

Set-up time              t9 SR   0.2 x       -               -          ns

                                 t6min

Hold time                t10 SR  10          -               -          ns

                                 t6

                                                                t7

                                             t8

              SCK

                                             t9                 t10

              WA/

              DIN

Figure 22     USIC  IIS  Slave Receiver Timing

Data Sheet                               60                                   V1.8, 2016-09

                                                 Subject to  Agreement  on the Use of Product Information
                                                                                XMC1100 AB-Step

                                                                                XMC1000 Family

                                                                    Package and Reliability

4           Package and Reliability

The XMC1100 is a member of the XMC1000 Family of microcontrollers. It is also

compatible to a certain extent with members of similar families or subfamilies.

Each package is optimized for the device it houses. Therefore, there may be slight

differences between packages of the same pin-count but for different device types. In

particular, the size of the exposed die pad may vary.

If different device types are considered or planned for an application, it must be ensured

that the board layout fits all packages under consideration.

4.1         Package Parameters

Table 33 provides the thermal characteristics of the packages used in XMC1100.

Table 33    Thermal Characteristics of the Packages

Parameter           Symbol                   Limit Values     Unit              Package Types

                                          Min.   Max.

Exposed Die Pad     Ex × Ey               -      2.7 × 2.7    mm                PG-VQFN-24-19

Dimensions          CC                    -      3.7 × 3.7    mm                PG-VQFN-40-13

Thermal resistance  RΘJA  CC              -      104.6        K/W               PG-TSSOP-16-81)

Junction-Ambient                       -         70.3         K/W               PG-TSSOP-38-91)

                                       -         46.0         K/W               PG-VQFN-24-191)

                                       -         38.4         K/W               PG-VQFN-40-131)

1)  Device mounted on a 4-layer JEDEC board (JESD 51-5); exposed pad soldered.

Note: For electrical reasons, it is required to connect the exposed pad to the board

       ground VSSP, independent of EMC and thermal requirements.

4.1.1       Thermal Considerations

When operating the XMC1100 in a system, the total heat generated in the chip must be

dissipated to the ambient environment to prevent overheating and the resulting thermal

damage.

The maximum heat that can be dissipated depends on the package and its integration

into the target board. The “Thermal resistance RΘJA” quantifies these parameters. The

power dissipation must be limited so that the average junction temperature does not

exceed 115 °C.

The difference between junction temperature and ambient temperature is determined by

ΔT = (PINT + PIOSTAT + PIODYN) × RΘJA

Data Sheet                                   61                                  V1.8, 2016-09

                                                 Subject to Agreement on the Use of Product Information
                                                                  XMC1100 AB-Step

                                                                  XMC1000 Family

                                                             Package and Reliability

The internal power consumption is defined as

PINT = VDDP × IDDP (switching current and leakage current).

The static external power consumption caused by the output drivers is defined as

PIOSTAT = Σ((VDDP-VOH) × IOH) + Σ(VOL × IOL)

The dynamic external power consumption caused by the output drivers (PIODYN) depends

on the capacitive load connected to the respective pins and their switching frequencies.

If the total power dissipation for a given system configuration exceeds the defined limit,

countermeasures must be taken to ensure proper system operation:

•  Reduce VDDP, if possible in the system

•  Reduce the system frequency

•  Reduce the number of output pins

•  Reduce the load on active output drivers

Data Sheet                                    62                  V1.8, 2016-09

                                                  Subject to Agreement on the Use of Product Information
                                  XMC1100 AB-Step

                                  XMC1000 Family

                                  Package and Reliability

4.2         Package Outlines

Figure 23   PG-TSSOP-38-9

Data Sheet                    63  V1.8, 2016-09

                                  Subject to Agreement on the Use of Product Information
                               XMC1100 AB-Step

                               XMC1000 Family

                               Package and Reliability

Figure 24   PG-TSSOP-16-8

Data Sheet                 64  V1.8, 2016-09

                               Subject to Agreement on the Use of Product Information
                               XMC1100 AB-Step

                               XMC1000 Family

                               Package and Reliability

Figure 25   PG-VQFN-24-19

Data Sheet                 65  V1.8, 2016-09

                               Subject to Agreement on the Use of Product Information
                               XMC1100 AB-Step

                               XMC1000 Family

                               Package and Reliability

Figure 26   PG-VQFN-40-13

All dimensions in mm.

Data Sheet                 66  V1.8, 2016-09

                               Subject to Agreement on the Use of Product Information
                                                          XMC1100 AB-Step

                                                          XMC1000 Family

                                                          Quality Declaration

5           Quality Declaration

Table 34 shows the characteristics of the quality parameters in the XMC1100.

Table 34     Quality Parameters

Parameter                   Symbol  Limit Values    Unit  Notes

                                    Min.      Max.

ESD susceptibility          VHBM    -         2000  V     Conforming to

according to Human Body     SR                            EIA/JESD22-

Model (HBM)                                               A114-B

ESD susceptibility          VCDM    -         500   V     Conforming to

according to Charged        SR                            JESD22-C101-C

Device Model (CDM) pins

Moisture sensitivity level  MSL     -         3     -     JEDEC

                            CC                            J-STD-020D

Soldering temperature       TSDR    -         260   °C    Profile according

                            SR                            to JEDEC

                                                          J-STD-020D

Data Sheet                                67                                  V1.8, 2016-09

                                              Subject to Agreement on the Use of Product Information
www.i      n   fineon.com

Published  by  Infineon Technologies  AG
Mouser Electronics

Authorized Distributor

Click to View Pricing, Inventory, Delivery & Lifecycle Information:

Infineon:

XMC1100T038X0064AAXUMA1  XMC1100T016X0064AAXUMA1  XMC1100Q024F0016AAXUMA1

XMC1100Q040F0016AAXUMA1  XMC1100T016X0016AAXUMA1  XMC1100Q024F0064AAXUMA1

XMC1100T016X0032AAXUMA1  XMC1100Q024F0008AAXUMA1  XMC1100Q024F0032AAXUMA1

XMC1100Q040F0064AAXUMA1  XMC1100T016F0032AAXUMA1  XMC1100Q040F0032AAXUMA1

XMC1100T016F0008ABXUMA1  XMC1100Q040F0064ABXUMA1  XMC1100Q040F0032ABXUMA1

XMC1100Q040F0016ABXUMA1  XMC1100Q024F0032ABXUMA1  XMC1100T016X0016ABXUMA1

XMC1100T016F0016ABXUMA1  XMC1100T038F0032ABXUMA1  XMC1100T016X0032ABXUMA1

XMC1100T016F0032ABXUMA1  XMC1100T016X0064ABXUMA1  XMC1100T016F0064ABXUMA1

XMC1100Q024F0064ABXUMA1  XMC1100Q024F0008ABXUMA1  XMC1100T038F0016ABXUMA1

XMC1100T038F0064ABXUMA1  XMC1100Q024F0016ABXUMA1  XMC1100T038X0064ABXUMA1

XMC1100T038F0032AAXUMA1  XMC1100T038F0064AAXUMA1  XMC1100T016F0008AAXUMA1

XMC1100T038F0016AAXUMA1  XMC1100T016F0064AAXUMA1  XMC1100T016F0016AAXUMA1

小广播

该厂商的其它器件

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2017 EEWORLD.com.cn, Inc. All rights reserved