电子工程世界电子工程世界电子工程世界

型号

产品描述

搜索
 

X9241

器件型号:X9241
文件大小:76.88KB,共0页
厂商名称:XICOR [Xicor Inc.]
厂商官网:http://www.xicor.com
下载文档

文档预览

X9241器件文档内容

APPLICATION NOTES AND DEVELOPMENT SYSTEM
              AVA I L A B L E

  AN20 AN4248 AN5053 AN73 XK9241

TXe9r2m41inal Voltage 5V, 64 Taps

                                     X9241

                  Quad E2POTTM Nonvolatile Digital Potentiometer

FEATURES                                                                 DESCRIPTION

Four E2POTs in One Package                                             The X9241 integrates four nonvolatile E2POT digitally
Two-Wire Serial Interface                                              controlled potentiometers on a monolithic CMOS micro-
Register Oriented Format                                               circuit.

  --Directly Write Wiper Position                                        The X9241 contains four resistor arrays, each com-
                                                                         posed of 63 resistive elements. Between each element
  --Read Wiper Position                                                  and at either end are tap points accessible to the wiper
                                                                         elements. The position of the wiper element on the array
  --Store as Many as Four Positions per Pot                              is controlled by the user through the two-wire serial bus
                                                                         interface.
Instruction Format
                                                                         Each resistor array has associated with it a wiper counter
  --Quick Transfer of Register Contents to                               register and four 8-bit data registers that can be directly
                                                                         written and read by the user. The contents of the wiper
      Resistor Array                                                     counter register control the position of the wiper on the
                                                                         resistor array.
  --Cascade Resistor Arrays
                                                                         The data register may be read or written by the user. The
Low Power CMOS                                                         contents of the data registers can be transferred to the
Direct Write Cell                                                      wiper counter register to position the wiper. The current
                                                                         wiper position can be transferred to any one of its
  --Endurance - 100,000 Data Changes per Register                        associated data registers.

  --Register Data Retention - 100 years                                  The arrays may be cascaded to form resistive elements
                                                                         with 127, 190 or 253 taps.
16 Bytes of E2PROM memory
3 Resistor Array Values

  --2K to 50K Mask Programmable
  --Cascadable For Values of 500 to 200K

Resolution: 64 Taps each Pot
20-Lead Plastic DIP, 20-Lead TSSOP and

  20-Lead SOIC Packages

FUNCTIONAL DIAGRAM

                                                R0 R1                        VH0  R0 R1 WIPER RESISTOR        VH2
                                                              WIPER                           COUNTER ARRAY
                                                                             VL0              REGISTER POT 2  VL2
                                                            COUNTER          VW0                              VW2
                                                            REGISTER              R2 R3 (WCR)
                                                R2 R3 (WCR)

SCL   INTERFACE         8
SDA        AND   DATA

  A0   CONTROL
  A1  CIRCUITRY
  A2
  A3

                                                R0 R1 WIPER                  VH1  R0 R1 WIPER RESISTOR        VH3
                                                                                              COUNTER ARRAY
                                                COUNTER RESISTOR             VL1              REGISTER POT 3  VL3
                                                                             VW1                              VW3
                                                REGISTER ARRAY                    R2 R3 (WCR)

                                                R2 R3 (WCR)           POT 1

                                                                                  3864 ILL F07.1

Xicor, Inc. 1994, 1995, 1996 Patents Pending                        1           Characteristics subject to change without notice
3864-2.7 7/1/96 T0/C3/D3 NS
X9241

PIN DESCRIPTIONS                                               PIN NAMES                  Description
                                                                        Symbol
Host Interface Pins                                                                 Serial Clock
                                                                  SCL               Serial Data
Serial Clock (SCL)                                                SDA               Address
The SCL input is used to clock data into and out of the           A0A3             Potentiometers
X9241.                                                            VH0VH3, VL0VL3  (terminal equivalent)
                                                                                    Potentiometers
Serial Data (SDA)                                                 VW0VW3           (wiper equivalent)
SDA is a bidirectional pin used to transfer data into and
out of the device. It is an open drain output and may be                                                                   3864 PGM T01
wire-ORed with any number of open drain or open
collector outputs. An open drain output requires the use       PRINCIPLES OF OPERATION
of a pull-up resistor. For selecting typical values, refer
to the guidelines for calculating typical values on the        The X9241 is a highly integrated microcircuit incorporat-
bus pull-up resistors graph.                                   ing four resistor arrays, their associated registers and
                                                               counters and the serial interface logic providing direct
Address                                                        communication between the host and the E2POT poten-
The Address inputs are used to set the least significant       tiometers.
4 bits of the 8-bit slave address. A match in the slave
address serial data stream must be made with the               Serial Interface
Address input in order to initiate communication with the
X9241.                                                         The X9241 supports a bidirectional bus oriented proto-
                                                               col. The protocol defines any device that sends data
Potentiometer Pins                                             onto the bus as a transmitter and the receiving device as
                                                               the receiver. The device controlling the transfer is a
VH (VH0 VH3), VL (VL0 VL3)                                 master and the device being controlled is the slave. The
The VH and VL inputs are equivalent to the terminal            master will always initiate data transfers and provide the
connections on either end of a mechanical potentiom-           clock for both transmit and receive operations. There-
eter.                                                          fore, the X9241 will be considered a slave device in all
                                                               applications.
VW (VW0 VW3)
The wiper outputs are equivalent to the wiper output of        Clock and Data Conventions
a mechanical potentiometer.
                                                               Data states on the SDA line can change only during
PIN CONFIGURATION                                              SCL LOW periods (tLOW). SDA state changes during
                                                               SCL HIGH are reserved for indicating start and stop
             DIP/SOIC/TSSOP                                    conditions.

       VW0   1          20   VCC                               Start Condition
        VL0                  VW3
       VH0   2          19   VL3                               All commands to the X9241 are preceded by the start
                             VH3                               condition, which is a HIGH to LOW transition of SDA
         A0  3          18   A1                                while SCL is HIGH (tHIGH). The X9241 continuously
         A2                  A3                                monitors the SDA and SCL lines for the start condition
       VW1   4          17   SCL                               and will not respond to any command until this condition
        VL1                  VW2                               is met.
       VH1   5   X9241  16   VL2
       SDA                   VH2                               Stop Condition
       VSS   6          15
                                                               All communications must be terminated by a stop con-
             7          14                                     dition, which is a LOW to HIGH transition of SDA while
                                                               SCL is HIGH.
             8          13

             9          12

             10         11

                                  3864 ILL F01A.2

                                                            2
X9241

Acknowledge                                                                                                     The next four bits of the slave address are the device
                                                                                                                address. The physical device address is defined by the
Acknowledge is a software convention used to provide                                                            state of the A0-A3 inputs. The X9241 compares the
a positive handshake between the master and slave                                                               serial data stream with the address input state; a suc-
devices on the bus to indicate the successful receipt of                                                        cessful compare of all four address bits is required for
data. The transmitting device, either the master or the                                                         the X9241 to respond with an acknowledge.
slave, will release the SDA bus after transmitting eight
bits. The master generates a ninth clock cycle and                                                              Acknowledge Polling
during this period the receiver pulls the SDA line LOW to
acknowledge that it successfully received the eight bits                                                        The disabling of the inputs, during the internal non-
of data. See Figure 7.                                                                                          volatile write operation, can be used to take advantage
                                                                                                                of the typical 5ms E2PROM write cycle time. Once the
The X9241 will respond with an acknowledge after                                                                stop condition is issued to indicate the end of the
recognition of a start condition and its slave address and                                                      nonvolatile write command the X9241 initiates the inter-
once again after successful receipt of the command                                                              nal write cycle. ACK polling can be initiated immediately.
byte. If the command is followed by a data byte the                                                             This involves issuing the start condition followed by the
X9241 will respond with a final acknowledge.                                                                    device slave address. If the X9241 is still busy with the
                                                                                                                write operation no ACK will be returned. If the X9241 has
Array Description                                                                                               completed the write operation an ACK will be returned
                                                                                                                and the master can then proceed with the next
The X9241 is comprised of four resistor arrays. Each                                                            operation.
array contains 63 discrete resistive segments that are
connected in series. The physical ends of each array are                                                        Flow 1. ACK Polling Sequence
equivalent to the fixed terminals of a mechanical poten-
tiometer (VH and VL inputs).                                                                                           NONVOLATILE WRITE
                                                                                                                     COMMAND COMPLETED
At both ends of each array and between each resistor
segment is a FET switch connected to the wiper (VW)                                                                     ENTER ACK POLLING
output. Within each individual array only one switch may
be turned on at a time. These switches are controlled by                                                                           ISSUE
the Wiper Counter Register (WCR). The six least signifi-                                                                           START
cant bits of the WCR are decoded to select, and enable,
one of sixty-four switches.                                                                                     ISSUE SLAVE         ISSUE STOP
                                                                                                                  ADDRESS           ISSUE STOP
The WCR may be written directly, or it can be changed
by transferring the contents of one of four associated                                                          ACK             NO
data registers into the WCR. These data registers and
the WCR can be read and written by the host system.                                                             RETURNED?

Device Addressing                                                                                               YES

Following a start condition the master must output the                                                          FURTHER         NO
address of the slave it is accessing. The most significant
four bits of the slave address are the device type                                                              OPERATION?
identifier (refer to Figure 1 below). For the X9241 this is
fixed as 0101[B].                                                                                                          YES

Figure 1. Slave Address                                                                                              ISSUE
                                                                                                                INSTRUCTION
                DEVICE TYPE
                  IDENTIFIER                                                                                    PROCEED             PROCEED

             0 1 0 1 A3 A2 A1 A0                                                                                                              3864 ILL F01

                                               DEVICE ADDRESS

                                                                                               3864 FHD F08

                                                                                                             3
X9241

Instruction Structure                                          action will be delayed tSTPWV. A transfer from WCR
                                                               current wiper position, to a data register is a write to
The next byte sent to the X9241 contains the instruction       nonvolatile memory and takes a minimum of tWR to
and register pointer information. The four most signifi-       complete. The transfer can occur between one of the
cant bits are the instruction. The next four bits point to     four potentiometers and one of its associated registers;
one of four pots and when applicable they point to one         or it may occur globally, wherein the transfer occurs
of four associated registers. The format is shown below        between all four of the potentiometers and one of their
in Figure 2.                                                   associated registers.

Figure 2. Instruction Byte Format                              Four instructions require a three-byte sequence to
                                                               complete. These instructions transfer data between the
                          POTENTIOMETER                        host and the X9241; either between the host and one of
                                 SELECT                        the data registers or directly between the host and the
                                                               WCR. These instructions are: Read WCR, read the
I3 I2 I1 I0 P1 P0 R1 R0                                        current wiper position of the selected pot; Write WCR,
                                                               change current wiper position of the selected pot; Read
INSTRUCTIONS   REGISTER                                        Data Register, read the contents of the selected non-
                SELECT                                         volatile register; Write Data Register, write a new value
                                                               to the selected data register. The sequence of opera-
                3864 ILL F09.1                                 tions is shown in Figure 4.

The four high order bits define the instruction. The next      The Increment/Decrement command is different from
two bits (P1 and P0) select which one of the four              the other commands. Once the command is issued and
potentiometers is to be affected by the instruction. The       the X9241 has responded with an acknowledge, the
last two bits (R1 and R0) select one of the four registers     master can clock the selected wiper up and/or down in
that is to be acted upon when a register oriented instruc-     one segment steps; thereby, providing a fine tuning
tion is issued.                                                capability to the host. For each SCL clock pulse (tHIGH)
                                                               while SDA is HIGH, the selected wiper will move one
Four of the nine instructions end with the transmission of     resistor segment towards the VH terminal. Similarly, for
the instruction byte. The basic sequence is illustrated in     each SCL clock pulse while SDA is LOW, the selected
Figure 3. These two-byte instructions exchange data            wiper will move one resistor segment towards the VL
between the WCR and one of the data registers. A               terminal. A detailed illustration of the sequence and
transfer from a data register to a WCR is essentially a        timing for this operation are shown in Figures 5 and 6
write to a static RAM. The response of the wiper to this       respectively.

Figure 3. Two-Byte Command Sequence

       SCL

       SDA

            S 0 1 0 1 A3 A2 A1 A0 A I3 I2 I1 I0 P1 P0 R1 R0 A S

            T                                               C  CT

            A                                               K  KO

            R                                                  P

            T

                                                               3864 ILL F10

                                                            4
X9241

Figure 4. Three-Byte Command Sequence

SCL

SDA

     S 0 1 0 1 A3 A2 A1 A0 A I3 I2 I1 I0 P1 P0 R1 R0 A CM DW D5 D4 D3 D2 D1 D0 A S

     T      C                                   C                   CT

     A      K                                   K                   KO

     R                                                              P

     T

                                                                    3864 ILL F11

Figure 5. Increment/Decrement Command Sequence

SCL

SDA                                             XX

         S 0 1 0 1 A3 A2 A1 A0 A I3 I2 I1 I0 P1 P0 R1 R0 A I I  ID     DS
                                                                NE     ET
         T     C                                    CN N        CC     CO
                                                                n1     nP
         A     K                                    KC C
                                                                    3864 FHD F12
         R                                          12

         T

Figure 6. Increment/Decrement Timing Limits         tCLWV

   INC/DEC                                                                                          3864 ILL F13
         CMD

    ISSUED
          SCL

         SDA

     VW     VOLTAGE OUT

                                             5
X9241

Table 1. Instruction Set

                                      Instruction Format

Instruction         I3 I2 I1 I0 P1 P0                     R1 Ro     Operation

Read WCR            1 0 0 1 1/0(7) 1/0 N/A(8) N/A Read the contents of the Wiper Counter
                                                                                    Register pointed to by P1P0
Write WCR
                    1 0 1 0 1/0 1/0 N/A N/A Write new value to the Wiper Counter
Read Data                                                                           Register pointed to by P1P0
Register
Write Data          1 0 1 1 1/0 1/0 1/0 1/0 Read the contents of the Register
Register                                                                            pointed to by P1P0 and R1R0
XFR Data Reg-
ister to WCR        1 1 0 0 1/0 1/0 1/0 1/0 Write new value to the Register
                                                                                    pointed to by P1P0 and R1R0

                    1 1 0 1 1/0 1/0 1/0 1/0 Transfer the contents of the Register
                                                                                    pointed to by P1P0 and R1R0
                                                                                    to its associated WCR

XFR WCR to          1 1 1 0 1/0 1/0 1/0 1/0 Transfer the contents of the WCR
Data Register                                                                       pointed to by P1P0 to the Register
                                                                                    pointed to by R1R0
Global XFR Data
Register to WCR     0 0 0 1 N/A N/A 1/0 1/0 Transfer the contents of all four Data
                                                                                    Registers pointed to by R1R0 to their
                                                                                    respective WCR

Global XFR WCR 1 0 0 0 N/A N/A 1/0 1/0 Transfer the contents of all WCRs

to Data Register                                                 to their respective data Registers

                                                                 pointed to by R1R0

Increment/Decre- 0 0 1 0 1/0 1/0 N/A N/A Enable Increment/decrement of the

ment Wiper                                                       WCR pointed to by P1P0

                                                                                          3864 PGM T02.1

Notes: (7) 1/0 = data is one or zero

(8) N/A = Not applicable or don't care; that is, a data register is not involved in the operation and need not be addressed (typical)

Figure 7. Acknowledge Response from Receiver

       SCL FROM

       MASTER                         1                          8  9

             DATA
         OUTPUT

            FROM
TRANSMITTER

              DATA
          OUTPUT

             FROM
       RECEIVER

                    START                                           ACKNOWLEDGE

                                                                                                3864 ILL F14

                                              6
X9241

DETAILED OPERATION                                                The WCR is a volatile register; that is, its contents are
                                                                  lost when the X9241 is powered-down. Although the
All four E2POT potentiometers share the serial interface          register is automatically loaded with the value in R0
and share a common architecture. Each potentiometer               upon power-up, it should be noted this may be different
is comprised of a resistor array, a wiper counter register        from the value present at power-down.
and four data registers. A detailed discussion of the
register organization and array operation follows.                Data Registers

Wiper Counter Register                                            Each potentiometer has four nonvolatile data registers.
                                                                  These can be read or written directly by the host and
The X9241 contains four wiper counter registers (WCR),            data can be transferred between any of the four data
one for each E2POT potentiometer. The WCR can be                  registers and the WCR. It should be noted all operations
envisioned as a 6-bit parallel and serial load counter with       changing data in one of these registers is a nonvolatile
its outputs decoded to select one of sixty-four switches          operation and will take a maximum of 10ms.
along its resistor array. The contents of the WCR can be
altered in four ways: it may be written directly by the host      If the application does not require storage of multiple
via the Write WCR instruction (serial load); it may be            settings for the potentiometer, these registers can be
written indirectly by transferring the contents of one of         used as regular memory locations that could possibly
four associated data registers via the XFR Data Register          store system parameters or user preference data.
instruction (parallel load); it can be modified one step at
a time by the Increment/ Decrement instruction; finally,
it is loaded with the contents of its data register zero (R0)
upon power-up.

Figure 8. Detailed Potentiometer Block Diagram

SERIAL DATA PATH                                                      SERIAL                       VH
                                                                      BUS
FROM INTERFACE                                                        INPUT                        VL
     CIRCUITRY                                                                                     VW

                  REGISTER 0        REGISTER 1                                          3864 ILL F15

                              8                                   6   PARALLEL       C

                                                                      BUS            O

                                                                      INPUT          U

                                                                           WIPER     N

                  REGISTER 2        REGISTER 3                        COUNTER        T

                                                                      REGISTER       E

                                                                                     R

                                                                                     D

                                                                                     E

                                 2                                         INC/DEC   C

                                                                           LOGIC     O

IF WCR = 00[H] THEN VW = VL                                    UP/DN                 D
IF WCR = 3F[H] THEN VW = VH
                                                                      UP/DN          E

                                    MODIFIED SCL                      CLK

                                                                      DW

                                                                           CASCADE
                                                                           CONTROL

                                                                              LOGIC
                                                                      CM

                                                               7
X9241

Cascade Mode                                                        DW bit of the WCR is set to "0" the wiper is enabled;
                                                                    when set to "1" the wiper is disabled. If the wiper is
The X9241 provides a mechanism for cascading the                    disabled, the wiper terminal will be electrically isolated
arrays. That is, the sixty-three resistor elements of one           and float.
array may be cascaded (linked) with the resistor ele-
ments of an adjacent array.                                         When operating in cascade mode VH, VL and the wiper
                                                                    terminals of the cascaded arrays must be electrically
Cascade Control Bits                                                connected externally. All but one of the wipers must be
                                                                    disabled. The user can alter the wiper position by writing
The data byte, for the three-byte commands, contains 6              directly to the WCR or indirectly by transferring the
bits (LSBs) for defining the wiper position plus two high           contents of the data registers to the WCR or by using the
order bits, CM (Cascade Mode) and DW (Disable Wiper).               Increment/Decrement command.

The state of CM enables or disables (normal operation)              When using the Increment/Decrement command the
cascade mode. When the CM bit of the WCR is set to "0"              wiper position will automatically transition between
the potentiometer is in the normal operation mode.                  arrays. The current position of the wiper can be deter-
When the CM bit of the WCR is set to "1" the potentiometer          mined by reading the WCR registers; if the DW bit is "0",
is cascaded with its adjacent higher order potentiometer.           the wiper in that array is active. If the current wiper
For example; if bit 7 of WCR2 is set to "1", pot 2 will be          position is to be maintained, a global XFR WCR to Data
cascaded to pot 3.                                                  Register command must be issued before power-down.

The state of DW enables or disables the wiper. When the

Figure 9. Cascading Arrays                              POT 0       VL0
                                                           WCR0
                                        = EXTERNAL                  VH0
                                            CONNECTION  POT 1       VW0
                                                           WCR1     VL1
                                                                    VH1
                                                        POT 2       VW1
                                                           WCR2     VL2
                                                                    VH2
                                                        POT 3       VW2
                                                           WCR3     VL3
                                                                    VH3
                                                                    VW3

                                                                    3864 ILL F16.1

                                                                 8
X9241

ABSOLUTE MAXIMUM RATINGS*                                                     *COMMENT
                                                                              Stresses above those listed under "Absolute Maximum
Temperature under Bias .................. 65C to +135C                     Ratings" may cause permanent damage to the device.
Storage Temperature ....................... 65C to +150C                   This is a stress rating only and the functional operation of
Voltage on SCK, SCL or any Address Input                                      the device at these or any other conditions above those
                                                                              indicated in the operational sections of this specification is
     with Respect to VSS ................................... 1V to +7V       not implied. Exposure to absolute maximum rating condi-
Voltage on any VH or VL Referenced to VSS ......... 8V                       tions for extended periods may affect device reliability.
V = |VHVL| ......................................................... 16V
Lead Temperature (Soldering, 10 seconds)...... 300C

RECOMMENDED OPERATING CONDITIONS

Temperature             Min.                    Max.                                  Supply Voltage             Limits

Commercial              0C                     +70C                                   X9241                    5V 10%

Industrial              40C                   +85C                                                                       3864 PGM T04.1

Military                55C                   +125C

                                                3864 PGM T03

ANALOG CHARACTERISTICS (Over recommended operating conditions unless otherwise stated.)

                                                                           Limits

Symbol       Parameter           Min. Typ.                                         Max. Units         Test Conditions

RTOTAL End to End Resistance     20                                               +20  %

        Power Rating                                                               50   mW 25C, each pot

  IW    Wiper Current            1                                                +1   mA
  RW
VTERM   Wiper Resistance                                40                         100                Wiper Current = 1mA

        Voltage on any VH or     5                                                +5   V
        or VL Pin
        Noise                                           120                             dB/           Ref: 1V

        Resolution (4)                                  1.6                        0.4  %

        Absolute Linearity (1)    1                                           +1        MI(3)        Vw(n)(actual) Vw(n)(expected)
        Relative Linearity (2)   0.2                                         +0.2       MI(3)        Vw(n + 1) [Vw(n) + MI]
        Temperature Coefficient                                                         ppm/C
                                                        300

                                                                                                                            3864 PGM T05.2

D.C. OPERATING CHARACTERISTICS (Over recommended operating conditions unless otherwise stated.)

                                                                           Limits

Symbol       Parameter           Min. Typ.                                         Max. Units         Test Conditions

lCC Supply Current (Active)                                                        3    mA fSCL = 100KHz, SDA = Open,

                                                                                                      Other Inputs = VSS

ISB VCC Current (Standby)                               200                        500  A SCL=SDA=VCC, Addr. = VSS

ILI Input Leakage Current                                                          10   A            VIN = VSS to VCC

ILO Output Leakage Current                                                         10   A            VOUT = VSS to VCC

VIH Input HIGH Voltage           2                                            VCC + 1   V

VIL Input LOW Voltage            1                                                0.8  V

VOL Output LOW Voltage                                                             0.4  V             IOL = 3mA

Notes: (1) Absolute Linearity is utilized to determine actual wiper voltage versus expected voltage as determined by wiper  3864 PGM T06.3

        position when used as a potentiometer.

(2) Relative Linearity is utilized to determine the actual change in voltage between two successive tap positions when used as a

        potentiometer. It is a measure of the error in step size.

(3) MI = RTOT/63 or (VH VL)/63, single pot
(4) Max. = all four arrays cascaded together, Typical = individual array resolutions.

                                                                           9
X9241

ENDURANCE AND DATA RETENTION                  Min.                                              Units
                     Parameter              100,000
                                                                                    Data Changes per Register
               Minimum Endurance              100                                                 Years
                  Data Retention

                                                                                                                          3864 PGM T07.2

CAPACITANCE

Symbol                         Parameter                                            Max.        Units    Test Conditions
                                                                                      8          pF
CI/O(5)         Input/Output Capacitance (SDA)                                        6          pF           VI/O = 0V
CIN(5)          Input Capacitance (A0, A1, A2, A3 and SCL)                                                    VIN = 0V

                                                                                                                                   3864 PGM T08

POWER-UP TIMING

Symbol                         Parameter                                                  Max.                   Units
                                                                                            1
tPUR(6)         Power-up to Initiation of Read Operation                                    5                     ms
tPUW(6)         Power-up to Initiation of Write Operation                                                         ms

                                                                                                                             3864 PGM T09

A.C. CONDITIONS OF TEST                                             EQUIVALENT A.C. TEST CIRCUIT

Input Pulse Levels           VCC x 0.1 to VCC x 0.9                                                    5V
                                                                                                           1533
Input Rise and                 10ns
Fall Times

Input and Output

Timing Levels                  VCC x 0.5                                            SDA OUTPUT

                                            3864 PGM T10

Notes: (5) This parameter is periodically sampled and not 100%                                         100pF

       tested.

(6) tPUR and tPUW are the delays required from the time                                                                   3864 ILL F02.1
     VCC is stable until the specified operation can be

       initiated. These parameters are periodically sampled

       and not 100% tested.

SYMBOL TABLE                                                        Guidelines for Calculating
                                                                    Typical Values of Bus Pull-Up Resistors

WAVEFORM INPUTS                OUTPUTS                                              120            VCC MAX
                                                                                    100            IOL MIN
                                                                                          RMIN  =           =1.8K

                  Must be      Will be                              RESISTANCE (K)  80    RMAX  =    tR
                  steady       steady                                                              CBUS

                  May change   Will change                                          60    MAX.
                  from LOW     from LOW
                  to HIGH      to HIGH                                                    RESISTANCE

                  May change   Will change                                          40
                  from HIGH    from HIGH
                  to LOW       to LOW                                               20 MIN.              80 100 120

                  Don't Care:  Changing:                                                   RESISTANCE
                  Changes      State Not
                  Allowed      Known                                                 0

                  N/A          Center Line                                              0 20 40 60
                               is High
                               Impedance                                                  BUS CAPACITANCE (pF)

                                                                                                            3864 ILL F17

                                                                10
X9241

A.C. CHARACTERISTICS (Over recommended operating conditions unless otherwise stated)

                                                               Limits                          Reference
                                                                                                 Figure
Symbol                        Parameter                     Min.                  Max.  Units       10
                                                                                                    10
fSCL        SCL Clock Frequency                             0                     100   KHz         10
tLOW        Clock LOW Period                                                                        10
tHIGH       Clock HIGH Period                               4700                        ns          10
tR          SCL and SDA Rise Time                                                                   10
tF          SCL and SDA Fall Time                           4000                        ns
Ti          Noise Suppression Time Constant                                                      10 & 12
            (Glitch Filter)                                                       1000  ns
                                                                                                 10 & 12
                                                                                  300   ns          10
                                                                                                    10
                                                                                  100   ns          11
                                                                                                    11
tSU:STA     Start Condition Setup Time (for a Repeated      4700                        ns
                                                                                                 10 & 12
            Start Condition)                                                                        10
                                                                                                    13
tHD:STA     Start Condition Hold Time                       4000                  3500    ns        13
tSU:DAT     Data in Setup Time                              250                           ns         6
tHD:DAT     Data in Hold Time                                                      10     ns
tAA         SCL LOW to SDA Data Out Valid                     0                   500     ns        3864 PGM T11.3
tDH         Data Out Hold Time                              300                   1000    ns
tSU:STO     Stop Condition Setup Time                       300                    50     ns
tBUF        Bus Free Time Prior to New Transmission         4700                          ns
tWR         Write Cycle Time (Nonvolatile Write Operation)  4700                          ms
tSTPWV      Wiper Response Time From Stop Generation                                      s
tCLWV       Wiper Response From SCL LOW                      0.2                          s
tR VCC      VCC Power-up Rate                                                           mV/s

Figure 10. Input Bus Timing

                     tHIGH                     tLOW                           tF        tR
                                                            tSU:DAT                            tSU:STO
SCL                                                                                              tBUF

            tSU:STA           tHD:STA tHD:DAT                                                                         3864 ILL F03

       SDA
(DATA IN)

                                               11
X9241

Figure 11. Output Bus Timing

            SCL                          tAA                 tDH        SDA OUT
            SDA       SDA OUT (ACK)                     SDA OUT
                                                                                          3864 ILL F04

Figure 12. Start Stop Timing

                                       START CONDITION                  STOP CONDITION
                                                                             tSU:STO
                 SCL          tSU:STA         tHD:STA
                                                                                               3864 ILL F05
                 SDA
            DATA IN

Figure 13. Write Cycle and Wiper Response Timing

       SCL            CLOCK 8                 CLOCK 9             STOP                                  START

                                                                        tWR

       SDA       SDAIN                        ACK

                                                                        tSTPWV

  WIPER
OUTPUT

                                                                                                             3864 ILL F06

                                                       12
X9241

PACKAGING INFORMATION

                                      20-LEAD PLASTIC DUAL IN-LINE PACKAGE TYPE P

                                                                                                 1.060 (26.92)
                                                                                                 0.980 (24.89)

PIN 1 INDEX                                                                          0.280 (7.11)
                 PIN 1                                                               0.240 (6.096)

                               0.900 (23.66)                                                    --
                                    REF.                                                0.005 (0.127)

     SEATING                                                                                                    0.195 (4.95)
      PLANE                                                                                                     0.115 (2.92)

(3.81) 0.150                                                                                                         
(2.92) 0.1150                                                                                                   0.015 (0.38)

                               0.10 (BSC)                                            0.022 (0.559)
                                  (2.54)                                             0.014 (0.356)

                                                        0.300    0.070 (1.778)
                                                   (7.62) (BSC)  0.045 (1.143)

               0.014 (0.356)                                                    0

               0.008 (0.2032)                                                   15

               NOTE:
               1. ALL DIMENSIONS IN INCHES (IN PARENTHESES IN MILLIMETERS)
               2. PACKAGE DIMENSIONS EXCLUDE MOLDING FLASH

                                                                                                                                          3926 FHD F18.1

                               13
X9241

PACKAGING INFORMATION
                            20-LEAD PLASTIC SMALL OUTLINE GULL WING PACKAGE TYPE S

                                                                          0.290 (7.37) 0.393 (10.00)
                                                                          0.299 (7.60) 0.420 (10.65)

         PIN 1 INDEX
                            PIN 1

                                   0.014 (0.35)
                                   0.020 (0.50)

                                                0.496 (12.60)
                                                0.508 (12.90)

         (4X) 7

         0.050 (1.27)                                                                         0.092 (2.35)
           0.010 (0.25)                                                                       0.105 (2.65)
           0.020 (0.50) X 45
                                                                          0.003 (0.10)
              0.015 (0.40)                                                0.012 (0.30)
              0.050 (1.27)
                                                                              0.050" Typical

                                                                                                                                                       0.050"
                                                                                                                                                       Typical

0 8                                                        0.420"

                                   0.007 (0.18)
                                   0.011 (0.28)

                                                               FOOTPRINT  0.030" Typical
                                                                            20 Places

         NOTE: ALL DIMENSIONS IN INCHES (IN PARENTHESES IN MILLIMETERS)

                                                                                                                                         3926 FHD F23

                                   14
X9241

PACKAGING INFORMATION
                                         20-LEAD PLASTIC, TSSOP PACKAGE TYPE V

                                                                                     .025 (.65) BSC

                                                                                                                        .169 (4.3)
                                                                                                                                       .252 (6.4) BSC

                                                                                                                        .177 (4.5)

                               .252 (6.4)              .047 (1.20)
                               .300 (6.6)
                                               .002 (.05)
                .0075 (.19)                    .006 (.15)
                .0118 (.30)

0 8                                        .010 (.25)
                                                   Gage Plane
                                                   Seating Plane

                .019 (.50)
                .029 (.75)

                Detail A (20X)

                                               .031 (.80)
                                               .041 (1.05)

See Detail "A"

NOTE: ALL DIMENSIONS IN INCHES (IN PARENTHESES IN MILLIMETERS)

                                                                                                                                                       3926 FHD F45

                                           15
X9241

ORDERING INFORMATION

                      X9241 Y P T V

       Device                        VCC Limits
                                     Blank = 5V 10%

                                     Temperature Range
                                     Blank = Commercial = 0C to +70C
                                     I = Industrial = 40C to +85C
                                     M = Military = 55C to +125C

                                     Package
                                     P = 20-Lead Plastic DIP
                                     S = 20-Lead SOIC
                                     V = 20-Lead TSSOP

                                     Potentiometer Organization
                                          Pot 0 Pot 1 Pot 2 Pot 3

                                     Y = 2K 2K 2K 2K
                                     W = 10K 10K 10K 10K
                                     U = 50K 50K 50K 50K
                                     M = 2K 10K 10K 50K

LIMITED WARRANTY
Devices sold by Xicor, Inc. are covered by the warranty and patent indemnification provisions appearing in its Terms of Sale only. Xicor, Inc. makes no warranty,
express, statutory, implied, or by description regarding the information set forth herein or regarding the freedom of the described devices from patent infringement.
Xicor, Inc. makes no warranty of merchantability or fitness for any purpose. Xicor, Inc. reserves the right to discontinue production and change specifications and
prices at any time and without notice.

Xicor, Inc. assumes no responsibility for the use of any circuitry other than circuitry embodied in a Xicor, Inc. product. No other circuits, patents, licenses are
implied.

U.S. PATENTS
Xicor products are covered by one or more of the following U.S. Patents: 4,263,664; 4,274,012; 4,300,212; 4,314,265; 4,326,134; 4,393,481; 4,404,475;
4,450,402; 4,486,769; 4,488,060; 4,520,461; 4,533,846; 4,599,706; 4,617,652; 4,668,932; 4,752,912; 4,829, 482; 4,874, 967; 4,883, 976. Foreign patents and
additional patents pending.

LIFE RELATED POLICY
In situations where semiconductor component failure may endanger life, system designers using this product should design the system with appropriate error
detection and correction, redundancy and back-up features to prevent such an occurrence.

Xicor's products are not authorized for use in critical components in life support devices or systems.
1. Life support devices or systems are devices or systems which, (a) are intended for surgical implant into the body, or (b) support or sustain life, and whose

   failure to perform, when properly used in accordance with instructions for use provided in the labeling, can be reasonably expected to result in a significant
   injury to the user.
2. A critical component is any component of a life support device or system whose failure to perform can be reasonably expected to cause the failure of the life
   support device or system, or to affect its safety or effectiveness.

                                                                                        16
This datasheet has been downloaded from:
             www.EEworld.com.cn

                 Free Download
           Daily Updated Database
      100% Free Datasheet Search Site
  100% Free IC Replacement Search Site
     Convenient Electronic Dictionary

               Fast Search System
             www.EEworld.com.cn

                                                 All Datasheets Cannot Be Modified Without Permission
                                                                Copyright Each Manufacturing Company

X9241器件购买:

该厂商的其它器件

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2017 EEWORLD.com.cn, Inc. All rights reserved