电子工程世界电子工程世界电子工程世界

产品描述

搜索
 

WSF128K32-22H2IA

器件型号:WSF128K32-22H2IA
厂商名称:White Electronic Designs Corporation
厂商官网:http://www.wedc.com/
下载文档

器件描述

128KX32 SRAM/FLASH MODULE

文档预览

WSF128K32-22H2IA器件文档内容

                  White Electronic Designs                                                                         WSF128K32-XH2X

                                                                                                                                        PRELIMINARY*

128KX32 SRAM/FLASH MODULE

FEATURES                                                                FLASH MEMORY FEATURES

Access Times of 25ns (SRAM) and 70, 90 and                                    10,000 Erase/Program Cycles
120ns (FLASH)                                                                 Sector Architecture
Packaging:                                                                     8 equal size sectors of 16K bytes each
66-pin, PGA Type, 1.385 inch square HIP,                                     Any combination of sectors can be concurrently

   Hermetic Ceramic HIP (Package 402)                                            erased. Also supports full chip erase
128Kx32 SRAM                                                                  5 Volt Programming; 5V 10% Supply
128Kx32 5V Flash                                                              Embedded Erase and Program Algorithms
Organized as 128Kx32 of SRAM and 128Kx32 of                                   Hardware Write Protection
Flash Memory with common Data Bus                                             Page Program Operation and Internal Program
Low Power CMOS                                                                Control Time.
Commercial, Industrial and Military Temperature
Ranges                                                                  * This product is under development, not fully characterized, and is subject to change
TTL Compatible Inputs and Outputs                                        without notice.

Built-in Decoupling Caps and Multiple Ground Pins                       Note: Programming information available upon request.
for Low Noise Operation

Weight - 13 grams typical

                                    FIGURE 1 PIN CONFIGURATION FOR WSF128K32-XH2X

                             Top View                                                                     Pin Description

1             12         23                34         45         56                                       D0-31                     Data Inputs/Outputs
                                                                                                          A0-16                     Address Inputs
    I/O8          FWE2# I/O15       I/O24      VCC        I/O31                                           SWE1-4#                   SRAM Write Enable
                                                                                                          SCS#                      SRAM Chip Selects
    I/O9          SWE2# I/O14       I/O25 SWE4#           I/O30                                           OE#                       Output Enable
                                                                                                          VCC                       Power Supply
    I/O10         GND        I/O13  I/O26 FWE4#           I/O29                                           GND                       Ground
                                                                                                          NC                        Not Connected
    A14           I/O11      I/O12     A7      I/O27      I/O28                                           FWE1-4#                   Flash Write Enable
                                                                                                          FCS#                      Flash Chip Select
    A16           A10        OE#    A12        A4         A1

    A11           A9         NC     SWE1#      A5         A2

    A0            A15        FWE1#  A13        A6         A3                                              Block Diagram

                                                                                FWE1# SWE1#               FWE2# SWE2#               FWE3# SWE3#               FWE4# SWE4#

    NC            VCC        I/O7      A8 FWE3#           I/O23           OE#
                                                                         A0-16
    I/O0          FCS#       I/O6   I/O16 SWE3#           I/O22         SCS#
                                                                        FCS#

    I/O1          SCS#       I/O5   I/O17      GND        I/O21                 128K x 8 Flash            128K x 8 Flash            128K x 8 Flash            128K x 8 Flash
                                                                                           128K x 8 SRAM             128K x 8 SRAM             128K x 8 SRAM             128K x 8 SRAM

    I/O2          I/O3      I/O4    I/O18      I/O19      I/O20
                         33
11            22                           44         55         66

                                                                                I/O0-7                    I/O8-15                   I/O16-23                  I/O24-31

White Electronic Designs Corp. reserves the right to change products or specifications without notice.

October 2004                                                         1          White Electronic Designs Corporation (602) 437-1520 www.wedc.com
Rev. 4
                    White Electronic Designs                                                                          WSF128K32-XH2X

                                                                                                                                             PRELIMINARY

ABSOLUTE MAXIMUM RATINGS                                                                                           SRAM TRUTH TABLE

Parameter                       Symbol Min Max Unit                                  SCS#               OE#        SWE# Mode                 Data I/O  Power
                                                                                                                                              High Z   Standby
Operating Temperature                  TA         -55 +125 C                        H                  X          X       Standby           Data Out   Active
                                                                                                                                              High Z    Active
Storage Temperature                   TSTG -65 +150 C                               L                  L          H             Read        Data In    Active

Signal Voltage Relative to GND         VG         -0.5  7.0       V                  L                  H          H             Read

Junction Temperature                   TJ               150       C                 L                  X          L             Write

Supply Voltage                         VCC        -0.5  7.0       V                  NOTE:
                                                                                     1. FCS# must remain high when SCS# is low.

Parameter                                               10 years                                                   CAPACITANCE
Flash Data Retention                                    10,000
Flash Endurance (write/erase cycles)                                                                                      Ta = +25C

NOTE:                                                                                Parameter                     Symbol        Conditions            Max Unit
1. Stresses above the absolute maximum rating may cause permanent damage to the
                                                                                     OE# capacitance                  COE VIN = 0 V, f = 1.0 MHz 80 pF
    device. Extended operation at the maximum levels may degrade performance and     F/S WE1-4# capacitance           CWE VIN = 0 V, f = 1.0 MHz 30 pF
    affect reliability.                                                              F/S CS# capacitance              CCS VIN = 0 V, f = 1.0 MHz 50 pF
                                                                                     D0-31 capacitance                CI/O VIN = 0 V, f = 1.0 MHz 30 pF
RECOMMENDED OPERATING CONDITIONS                                                     A0-16 capacitance                CAD VIN = 0 V, f = 1.0 MHz 80 pF

Parameter                  Symbol           Min         Max       Unit               This parameter is guaranteed by design but not tested.
Supply Voltage               VCC
Input High Voltage           VIH            4.5         5.5       V
Input Low Voltage            VIL
                                            2.2 VCC + 0.3         V

                                            -0.5        +0.8      V

                                                         DC CHARACTERISTICS

                                                        VCC = 5.0V, VSS = 0V, -55C  TA  +125C

Parameter                                         Symbol Conditions                                                        Min               Max       Unit

Input Leakage Current                             ILI         VCC = 5.5, VIN = GND to VCC                                                    10        A

Output Leakage Current                            ILO SCS# = VIH, OE# = VIH, VOUT = GND to VCC                                               10        A

SRAM Operating Supply Current x 32 Mode ICCx32 SCS# = VIL, OE# = FCS# = VIH, f = 5MHz, VCC = 5.5                                             670       mA

Standby Current                                   ISB FCS# = SCS# = VIH, OE# = VIH, f = 5MHz, VCC = 5.5                                      80        mA

SRAM Output Low Voltage                           VOL IOL = 8mA, VCC = 4.5                                                                   0.4       V

SRAM Output High Voltage                          VOH IOH = -4.0mA, VCC = 4.5                                              2.4                         V

Flash VCC Active Current for Read (1)             ICC1 FCS# = VIL, OE# = SCS# = VIH                                                          220       mA

Flash VCC Active Current for Program or           ICC2 FCS# = VIL, OE# = SCS# = VIH                                                          280       mA
Erase (2)

Flash Output Low Voltage                          VOL IOL = 8.0mA, VCC = 4.5                                                                 0.45      V

Flash Output High Voltage                         VOH1 IOH = -2.5 mA, VCC = 4.5                                       0.85 x VCC                       V

Flash Output High Voltage                         VOH2 IOH = -100 A, VCC = 4.5                                       VCC -0.4                         V

Flash Low VCC Lock Out Voltage                    VLKO                                                                     3.2                         V

NOTES:
1. The ICC current listed includes both the DC operating current and the frequency dependent component (@ 5 MHz).

    The frequency component typically is less than 2 mA/MHz, with OE# at VIH.
2. ICC active while Embedded Algorithm (program or erase) is in progress.
3. DC test conditions: VIL = 0.3V, VIH = VCC - 0.3V

White Electronic Designs Corp. reserves the right to change products or specifications without notice.

October 2004                                                                      2        White Electronic Designs Corporation (602) 437-1520 www.wedc.com
Rev. 4
              White Electronic Designs                                                                    WSF128K32-XH2X

                                                                                                                                 PRELIMINARY

              SRAM AC CHARACTERISTICS                                                                   SRAM AC CHARACTERISTICS

                       VCC = 5.0V, -55C  TA  +125C                                                             VCC = 5.0V, -55C  TA  +125C

Parameter                           Symbol                      -25      Units       Parameter                         Symbol                          -25            Units
Read Cycle                                                 Min Max                   Write Cycle
                                      tRC                                 ns                                                                       Min Max             ns
Read Cycle Time                       tAA                  25             ns         Write Cycle Time                                                                  ns
Address Access Time                   tOH                            25   ns         Chip Select to End of Write       tWC                         25                  ns
Output Hold from Address Change       tACS                                ns         Address Valid to End of Write                                                     ns
Chip Select Access Time               tOE                   0             ns         Data Valid to End of Write        tCW                         20                  ns
Output Enable to Output Valid        tCLZ1                           25   ns         Write Pulse Width                                                                 ns
Chip Select to Output in Low Z       tOLZ1                           15   ns         Address Setup Time                tAW                         20                  ns
Output Enable to Output in Low Z     tCHZ1                                ns         Address Hold Time                                                                 ns
Chip Disable to Output in High Z     tOHZ1                  3             ns         Output Active from End of Write   tDW                         15                  ns
Output Disable to Output in High Z                          0                        Write Enable to Output in High Z                                                  ns
                                                                                     Data Hold from Write Time         tWP                         20
                                                                     12
                                                                     12                                                tAS                         3

                                                                                                                       tAH                         0

                                                                                                                       tOW1                        3

                                                                                                                       tWHZ1                                15

1. This parameter is guaranteed by design but not tested.                                                              tDH                         0

                                                                                     1. This parameter is guaranteed by design but not tested.

                                                           FIGURE 2 AC TEST CIRCUIT

                                                                                                        AC Test Conditions

                                    I OL                                             Parameter                                 Typ                              Unit

                 Current Source                                 VZ  1.5V             Input Pulse Levels                VIL = 0, VIH = 3.0                       V
        D.U.T.                                                  (Bipolar Supply)
Ceff = 50 pf                                                                         Input Rise and Fall                                        5               ns
                                    I OH
                 Current Source                                                      Input and Output Reference Level          1.5                              V

                                                                                     Output Timing Reference Level             1.5                              V

                                                                                     Notes:
                                                                                     VZ is programmable from -2V to +7V.
                                                                                     IOL & IOH programmable from 0 to 16mA.
                                                                                     Tester Impedance Z0 = 75 .
                                                                                     VZ is typically the midpoint of VOH and VOL.
                                                                                     IOL & IOH are adjusted to simulate a typical resistive load circuit.
                                                                                     ATE tester includes jig capacitance.

White Electronic Designs Corp. reserves the right to change products or specifications without notice.

October 2004                                                                      3  White Electronic Designs Corporation (602) 437-1520 www.wedc.com
Rev. 4
              White Electronic Designs                                                                       WSF128K32-XH2X

                                                                                                                                    PRELIMINARY

              FIGURE 3 SRAM TIMING WAVEFORM - READ CYCLE

                                                                              ADDRESS                                 tRC
                                                                                      SCS#                   tAA

ADDRESS                                  tRC                                          SOE#                   tACS                          tCHZ
DATA I/O                            tAA                                       DATA I/O                      tCLZ
                            tOH
                                                   DATA VALID                                                           tOE             tOHZ
              PREVIOUS DATA VALID                                                                                       tOLZ
                                                                                                                              DATA VALID
                                                                                                        HIGH IMPEDANCE

              READ CYCLE 1, (SCS# = OE# = VIL, SWE# = FCS# = VIH)                                       READ CYCLE 2, (SWE# = FCS# = VIH)

              FIGURE 4 SRAM WRITE CYCLE - SWE# CONTROLLED

                                                                         tWC

              ADDRESS                                              tAW                                  tAH
                      SCS#                                                tCW
                     SWE#
                                              tAS                             tWP
               DATA I/O
                                                                                                        tOW

                                                                   tWHZ            tDW                  tDH

                                                                                   DATA VALID

                                              WRITE CYCLE 1, SWE# CONTROLLED (FCS# = VIH)

              FIGURE 5 SRAM WRITE CYCLE - SCS# CONTROLLED

                                                           tWC

              ADDRESS

                                              tAS                  tAW                                  tAH

                                                                              tCW

              SCS#

                                                                         tWP

                    SWE#                                                           tDW                  tDH
              DATA I/O
                                                                                   DATA VALID

                                              WRITE CYCLE 2, SCS# CONTROLLED (FCS# = VIH)

White Electronic Designs Corp. reserves the right to change products or specifications without notice.

October 2004                                                       4               White Electronic Designs Corporation (602) 437-1520 www.wedc.com
Rev. 4
                     White Electronic Designs                                                                     WSF128K32-XH2X

                                                                                                                                         PRELIMINARY

FLASH AC CHARACTERISTICS WRITE/ERASE/PROGRAM OPERATIONS, FWE# CONTROLLED

                                                                    VCC = 5.0V, -55C  TA  +125C

Parameter                                             Symbol             -70                                 -90             -120        Unit

Write Cycle Time                                                    Min       Max                       Min       Max   Min        Max
Chip Select Setup Time
Write Enable Pulse Width                       tAVAV          tWC   70                                  90              120              ns
Address Setup Time
Data Setup Time                                tELWL          tCS   0                                   0               0                ns
Data Hold Time
Address Hold Time                              tWLWH          tWP   45                                  45              50               ns
Chip Select Hold Time
Write Enable Pulse Width High                  tAVWL          tAS   0                                   0               0                ns
Duration of Byte Programming Operation (min)
Chip and Sector Erase Time                     tDVWH          tDS   45                                  45              50               ns
Read Recovery Time Before Write
VCC Set-up Time                                tWHDX          tDH   0                                   0               0                ns
Chip Programming Time
Output Enable Setup Time                       tWLAX          tAH   45                                  45              50               ns
Output Enable Hold Time (1)
                                               tWHEH          tCH   0                                   0               0                ns

                                               tWHWL          tWPH  20                                  20              20               ns

                                               tWHWH1               14                                  14              14               s

                                               tWHWH2               2.2       60                        2.2       60    2.2        60    sec

                                               tGHWL                0                                   0               0                s

                                                              tVCS  50                                  50              50               s

                                                                              12.5                                12.5             12.5  sec

                                                              tOES  0                                   0               0                ns

                                                              tOEH  10                                  10              10               ns

1. For Toggle and Data# Polling.

                                  FLASH AC CHARACTERISTICS READ ONLY OPERATIONS

                                                                     VCC = 5.0V, -55C  TA  +125C

Parameter                                             Symbol             -70                                 -90             -120        Unit

                                                                    Min       Max                       Min       Max   Min        Max

Read Cycle Time                                tAVAV          tRC   70                                  90              120              ns

Address Access Time                            tAVQV          tACC            70                                  90               120   ns

Chip Select Access Time                        tELQV          tCE             70                                  90               120   ns

OE# to Output Valid                            tGLQV          tOE             35                                  40               50    ns

Chip Select to Output High Z (1)               tEHQZ          tDF             20                                  25               30    ns

OE# High to Output High Z (1)                  tGHQZ          tDF             20                                  25               30    ns

Output Hold from Address, FCS# or OE# Change,  tAXQX          tOH   0                                   0               0                ns

whichever is first

1. Guaranteed by design, not tested.

White Electronic Designs Corp. reserves the right to change products or specifications without notice.

October 2004                                                        5             White Electronic Designs Corporation (602) 437-1520 www.wedc.com
Rev. 4
              White Electronic Designs                                                                            WSF128K32-XH2X

                                                                                                                                         PRELIMINARY

FLASH AC CHARACTERISTICS WRITE/ERASE/PROGRAM OPERATIONS, FCS# CONTROLLED

                                                                   VCC = 5.0V, -55C  TA  +125C

Parameter                                 Symbol             -70                                             -90             -120        Unit

Write Cycle Time                                        Min       Max                                   Min       Max   Min        Max
FWE# Setup Time
FCS# Pulse Width                   tAVAV          tWC   70                                              90              120              ns
Address Setup Time
Data Setup Time                    tWLEL          tWS   0                                               0               0                ns
Data Hold Time
Address Hold Time                  tELEH          tCP   35                                              45              50               ns
FWE# Hold from FWE# High
FCS# Pulse Width High              tAVEL          tAS   0                                               0               0                ns
Duration of Programming Operation
Duration of Erase Operation        tDVEH          tDS   30                                              45              50               ns
Read Recovery before Write
Chip Programming Time              tEHDX          tDH   0                                               0               0                ns

                                   tELAX          tAH   45                                              45              50               ns

                                   tEHWH          tWH   0                                               0               0                ns

                                   tEHEL          tCPH  20                                              20              20               ns

                                   tWHWH1               14                                              14              14               s

                                   tWHWH2               2.2       60                                    2.2       60    2.2        60    sec

                                   tGHEL                0                                               0               0                ns

                                                                  12.5                                            12.5             12.5  sec

White Electronic Designs Corp. reserves the right to change products or specifications without notice.

October 2004                                            6             White Electronic Designs Corporation (602) 437-1520 www.wedc.com
Rev. 4
              White Electronic Designs                                                                  WSF128K32-XH2X

                                                                                                                               PRELIMINARY

              FIGURE 6 AC WAVEFORMS FOR FLASH MEMORY READ OPERATIONS

              Addresses                          tRC
                    FCS#               Addresses Stable
                      OE#  tACC
                   FWE#
                                                                                                   tDF
                 Outputs                  tOE

                                                      tCE                           tOH                 High Z
                           High Z                             Output Valid

                           NOTE: SCS# = VIH

White Electronic Designs Corp. reserves the right to change products or specifications without notice.

October 2004                                               7  White Electronic Designs Corporation (602) 437-1520 www.wedc.com
Rev. 4
              White Electronic Designs                                                                  WSF128K32-XH2X

                                                                                                                               PRELIMINARY

FIGURE 7 WRITE/ERASE/PROGRAM OPERATION, FLASH MEMORY FWE# CONTROLLED

Addresses     5555H                   PA                                   Data# Polling
      FCS#      tWC                                                                              PA
        OE#               tAS             tAH                                                                tRC
     FWE#                                                                  tWHWH1
       Data   tGHWL                                                                          D7# DOUT

                     tWP

                                tWPH
              tCS

                          tDH                                                                           tOE       tDF

                     A0H                  PD

              tDS

        5.0 V                                                                                                                          tOH
                                                                                                             tCE
NOTES:
1. PA is the address of the memory location to be programmed.
2. PD is the data to be programmed at byte address.
3. D7# is the output of the complement of the data written to the device.
4. DOUT is the output of the data written to the device.
5. Figure indicates last two bus cycles of four bus cycle sequence.
6. SCS# = VIH

White Electronic Designs Corp. reserves the right to change products or specifications without notice.

October 2004                                                               8  White Electronic Designs Corporation (602) 437-1520 www.wedc.com
Rev. 4
                   White Electronic Designs                                                                  WSF128K32-XH2X

                                                                                                                                    PRELIMINARY

FIGURE 8 AC WAVEFORMS CHIP/SECTOR ERASE OPERATIONS FOR FLASH MEMORY

Addresses                           tAS            tAH  5555H    5555H                                       2AAAH  SA
                              5555H            2AAAH        80H

FCS#               tGHWL
OE#

FWE#                          tWP              55H                                                      AAH  55H        10H/30H
                        tCS
                                 tWPH
  Data                            tDH
                         tDS    AAH

              VCC

                   tVCS

Notes:
1. SA is the sector address for Sector Erase.
2. SCS# = VIH

White Electronic Designs Corp. reserves the right to change products or specifications without notice.

October 2004                                            9        White Electronic Designs Corporation (602) 437-1520 www.wedc.com
Rev. 4
              White Electronic Designs                                                                  WSF128K32-XH2X

                                                                                                                               PRELIMINARY

FIGURE 9 AC WAVEFORMS FOR DATA# POLLING DURING EMBEDDED ALGORITHM
                                   OPERATIONS FOR FLASH MEMORY

                                      tCH
              FCS#

                                                                                                                 tDF
                                                      tOE

                OE#                        tOEH
              FWE#
                                                 tCE

                     D7                                        D7#                                                      tOH  High Z
                                                                                                                             High Z
                                                 tWHWH 1 or 2                                               D7 =
                                                                                                         Valid Data
                     D0-D6                                     D0-D6 = Invalid
                        D7                                                                                       D0-D7
                                                                         D7                                   Valid Data
                                                 tWHWH 1 or 2                                           tOE
                                                                                                              D7
                                                                                                         Valid Data

                                                      Note: SCS# = VIH

White Electronic Designs Corp. reserves the right to change products or specifications without notice.

October 2004                                          10                     White Electronic Designs Corporation (602) 437-1520 www.wedc.com
Rev. 4
              White Electronic Designs                                                                  WSF128K32-XH2X

                                                                                                                               PRELIMINARY

FIGURE 10 WRITE/ERASE/PROGRAM OPERATION FOR FLASH MEMORY, CS# CONTROLLED

Addresses     5555H              PA                                                 Data# Polling
     FWE#       tWC                                                                                       PA
        OE#                 tAS                                            tAH
      FCS#                                                                          tWHWH1
       Data          tGHEL                                                                               D7# DOUT
    5.0 V
                          tCP

              tWS         tCPH

                               tDH

                     A0H             PD

              tDS

NOTES:
1. PA represents the address of the memory location to be programmed.
2. PD represents the data to be programmed at byte address.
3. D7# is the output of the complement of the data written to the device.
4. DOUT is the output of the data written to the device.
5. Figure indicates the last two bus cycles of a four bus cycle sequence.
6. SCS# = VIH

White Electronic Designs Corp. reserves the right to change products or specifications without notice.

October 2004                                                                    11  White Electronic Designs Corporation (602) 437-1520 www.wedc.com
Rev. 4
              White Electronic Designs                                                                  WSF128K32-XH2X

                                                                                                                               PRELIMINARY

              PACKAGE 402: 66 PIN, PGA TYPE, CERAMIC HEX-IN-LINE PACKAGE, HIP (H2)

                                                                                                          35.2 (1.385) 0.38 (0.015) SQ

              PIN 1 IDENTIFIER
                   SQUARE PAD
                    ON BOTTOM

                                                                                                        25.4 (1.0) TYP

                                5.7 (0.223)           15.24 (0.600) TYP           1.27 (0.050) 0.1 (0.005)
                                        MAX            25.4 (1.0) TYP      0.76 (0.030) 0.1 (0.005)

              3.81 (0.150)                                               1.27 (0.050) TYP DIA
               0.1 (0.005)                                              0.46 (0.018) 0.05 (0.002) DIA

                                       2.54 (0.100)
                                                 TYP

              ALL LINEAR DIMENSIONS ARE MILLIMETERS AND PARENTHETICALLY IN INCHES

                                                      ORDERING INFORMATION

              W S F 128K32 - XX H2 X X

                                                      LEAD FINISH:
                                                         Blank = Gold plated leads
                                                        A = Solder dip leads

                                                      DEVICE GRADE:                                     -55C to +125C
                                                         M = Military Screened                          -40C to +85C
                                                         I = Industrial                                 0C to +70C
                                                         C = Commercial

                                                      PACKAGE TYPE:
                                                         H2 = Ceramic Hex In-line Package, HIP (Package 402)

                                                      ACCESS TIME (ns)
                                                         22 = 25ns SRAM and 120ns FLASH
                                                         29 = 25ns SRAM and 90ns FLASH
                                                         27 = 25ns SRAM and 70ns FLASH

                                                      ORGANIZATION, 128K x 32

                                                      Flash PROM

                                                      SRAM

                                                      WHITE ELECTRONIC DESIGNS CORP.

White Electronic Designs Corp. reserves the right to change products or specifications without notice.

October 2004                                          12                 White Electronic Designs Corporation (602) 437-1520 www.wedc.com
Rev. 4
This datasheet has been downloaded from:
             www.EEworld.com.cn

                 Free Download
           Daily Updated Database
      100% Free Datasheet Search Site
  100% Free IC Replacement Search Site
     Convenient Electronic Dictionary

               Fast Search System
             www.EEworld.com.cn

                                                 All Datasheets Cannot Be Modified Without Permission
                                                                Copyright Each Manufacturing Company
小广播

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2020 EEWORLD.com.cn, Inc. All rights reserved