电子工程世界电子工程世界电子工程世界

产品描述

搜索
 

WE128K32P-140H1Q

器件型号:WE128K32P-140H1Q
器件类别:存储   
厂商名称:White Electronic Designs Corporation
厂商官网:http://www.wedc.com/
下载文档

器件描述

EEPROM 5V MODULE

电可擦除只读存储器 5V 模块

参数
WE128K32P-140H1Q状态 Active
WE128K32P-140H1Q内存IC类型 EEPROM MODULE
WE128K32P-140H1Qprogramming_voltage__v_ 5

文档预览

WE128K32P-140H1Q器件文档内容

                       White Electronic Designs                                                                                    WE128K32-XXX

128Kx32 EEPROM MODULE, SMD 5962-94585

FEATURES                                                                           Page Write Cycle Time: 10ms Max
                                                                                   Data Polling for End of Write Detection
      Access Times of 120**, 140, 150, 200, 250, 300ns                             Hardware and Software Data Protection
                                                                                   TTL Compatible Inputs and Outputs
      Packaging:                                                                   5 Volt Power Supply
       66-pin, PGA Type, 27.3mm (1.075") square,                                  Built-in Decoupling Caps and Multiple Ground Pins
                                                                                   for Low Noise Operation
         Hermetic Ceramic HIP (Package 400)                                        Weight
       68 lead, 22.4mm sq. CQFP (G2T), 4.57mm
                                                                                      WE128K32-XG2TX - 8 grams typical
         (0.180") high, (Package 509)                                                 WE128K32-XH1X - 13 grams typical

      Organized as 128Kx32; User Configurable as                             ** 120ns not available for SMD product
      256Kx16 or 512Kx8
                                                                             *This product is subject to change without notice.
      Write Endurance 10,000 Cycles

      Data Retention Ten Years Minimum (at +25C)

      Commercial, Industrial and Military Temperature
      Ranges

      Low Power CMOS

      Automatic Page Write Operation

FIGURE 1 PIN CONFIGURATION FOR                                                                                     Pin Description
              WE128K32N-XH1X

                     Top View

1                  12         23                34         45         56                                        I/O0-31  Data Input/Output
                                                                                                                A0-16    Address Inputs
            I/O8       WE2# I/O15        I/O24      VCC        I/O31                                            WE1-4#   Write Enable
                                                                                                                CS1-4#   Chip Selects
            I/O9       CS2#       I/O14  I/O25 CS4#            I/O30                                            OE#      Output Enable

            I/O10      GND        I/O13  I/O26 WE4#            I/O29                                            VCC      Power Supply

            A13        I/O11      I/O12  A6         I/O27      I/O28                                            GND      Ground

                                                                                                                NC       Not Connected

            A14        A10        OE#    A7         A3         A0

            A15        A11        NC     NC         A4         A1

            A16        A12        WE1#   A8         A5         A2                                                    Block Diagram

                                                                                                        WE1# CS1#        WE2# CS2#  WE3# CS3#  WE4# CS4#

            NC         VCC        I/O7   A9 WE3#               I/O23         OE#
                                                                             A0-16

            I/O0       CS1# I/O6         I/O16 CS3#            I/O22

                                                                                                        128K x 8         128K x 8   128K x 8   128K x 8

            I/O1       NC         I/O5   I/O17 GND             I/O21

            I/O2       I/O3       I/O4   I/O18      I/O19      I/O20                                        8                 8           8          8

11                 22         33                44         55         66                                I/O0-7           I/O8-15    I/O16-23   I/O24-31

White Electronic Designs Corp. reserves the right to change products or specifications without notice.

March 2006                                                                1  White Electronic Designs Corporation (602) 437-1520 www.wedc.com
Rev. 10
                White Electronic Designs                                                                                           WE128K32-XXX

                FIGURE 3 PIN CONFIGURATION FOR WE128K32-XG2TX

                Top View

                NC                                                                                                      Pin Description
                    A0
                         A1
                             A2
                                  A3
                                      A4
                                           A5
                                               CS3#
                                                    GND
                                                        CS4#
                                                             WE1#
                                                                 A6
                                                                      A7
                                                                          A8
                                                                               A9
                                                                                   A10
                                                                                        VCC

                9 8 7 6 5 4 3 2 1 68 67 66 65 64 63 62 61                                                     I/O0-31 Data Input/Output

I/O0       10                                   60                                          I/O16            A0-16      Address Inputs
I/O1                                                                                        I/O17            WE1-4#     Write Enable
I/O2       11                                   59                                          I/O18            CS1-4#     Chip Selects
I/O3                                                                                        I/O19            OE#        Output Enable
I/O4       12                                   58                                          I/O20            VCC        Power Supply
I/O5                                                                                        I/O21            GND        Ground
I/O6       13                                   57                                          I/O22            NC         Not Connected
I/O7                                                                                        I/O23
GND         14                                   56                                          GND
I/O8                                                                                        I/O24
I/O9       15                                   55                                          I/O25
I/O10                                                                                        I/O26
I/O11       16                                   54                                          I/O27
I/O12                                                                                        I/O28
I/O13       17                                   53                                          I/O29
I/O14                                                                                        I/O30
I/O15       18                                   52                                          I/O31

            19                                   51

            20                                   50

            21                                   49

            22                                   48

            23                                   47

            24                                   46

            25                                   45

            26                                   44

                27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43                                                       Block Diagram

                VCC
                    A11
                         A12
                             A13
                                  A14
                                      A15
                                           A16
                                               CS1#
                                                    OE#
                                                        CS2#
                                                             NC
                                                                 WE2#
                                                                      WE3#
                                                                          WE4#
                                                                               NC
                                                                                    NC
                                                                                        NC

                                                                                                              WE1# CS1#  WE2# CS2#  WE3# CS3#  WE4# CS4#

                                                                                                       OE#
                                                                                                       A0-16

                                                                                                              128K x 8   128K x 8   128K x 8   128K x 8

                                                                                                                  8           8           8          8

                                                                                                              I/O0-7     I/O8-15    I/O16-23   I/O24-31

                The WEDC 68 lead CQFP
                fills the same fit and function
                as the JEDEC 68 lead CQFJ
                or 68 PLCC. But it has the
                TCE and lead inspection
                advantage of the CQFP
                form.

White Electronic Designs Corp. reserves the right to change products or specifications without notice.

March 2006                                                                                          2  White Electronic Designs Corporation (602) 437-1520 www.wedc.com
Rev. 10
                    White Electronic Designs                                                                                         WE128K32-XXX

            ABSOLUTE MAXIMUM RATINGS                                                                                TRUTH TABLE

Parameter                       Symbol                                            Unit               CS# OE# WE#                     Mode                               Data I/O
                                                                                                                                   Standby                               High Z
Operating Temperature           TA                                -55 to +125     C                 H  X        X                                                      Data Out
                                                                                                                                     Read                               Data In
Storage Temperature             TSTG                              -65 to +150     C                 L  L        H                   Write                          High Z/Data Out
                                                                                                                                  Out Disable
Signal Voltage Relative to GND VG                                 -0.6 to + 6.25        V            L  H        L                   Write
                                                                                                                                     Inhibit
Voltage on OE# and A9                                             -0.6 to +13.5         V            X  H        X

NOTE:                                                                                                X  X        H
Stresses above those listed under "Absolute Maximum Ratings" may cause permanent
damage to the device. This is a stress rating only and functional operation of the device            X  L        X
at these or any other conditions above those indicated in the operational sections of
this specification is not implied. Exposure to absolute maximum rating conditions for                               CAPACITANCE
extended periods may affect device reliability.
                                                                                                                           TA = +25C

RECOMMENDED OPERATING CONDITIONS                                                                  Parameter                  Symbol       Conditions                            Max Unit
                                                                                                  OE# capacitance              COE   VIN = 0 V, f = 1.0 MHz                      50 pF
Parameter                       Symbol                            Min   Max Unit                  WE1-4# capacitance           CWE   VIN = 0 V, f = 1.0 MHz
Supply Voltage                    VCC                                                                                                                                                  pF
Input High Voltage                VIH                             4.5   5.5                V         HIP (PGA)                 CCS   VIN = 0 V, f = 1.0 MHz                      20
Input Low Voltage                 VIL                                                                CQFP G2T                  CI/O  VI/O = 0 V, f = 1.0 MHz                     20
Operating Temp. (Mil.)             TA                             2.0 VCC + 0.3 V                 CS1-4# capacitance           CAD   VIN = 0 V, f = 1.0 MHz                      20 pF
Operating Temp. (Ind.)             TA                                                             Data I/O capacitance                                                           20 pF
                                                                  -0.5  +0.8               V      Address input capacitance                                                      50 pF

                                                                  -55   +125 C

                                                                  -40   +85             C

                                                                                                  This parameter is guaranteed by design but not tested.

                                                                          DC CHARACTERISTICS

                                                                        VCC = 5.0V, GND = 0V, -55C  TA  +125C

Parameter                               Symbol Conditions                                                                    Min               Max                              Unit

Input Leakage Current                                        ILI        VCC = 5.5, VIN = GND to VCC                                                       10                    A

Output Leakage Current                  ILOx32                          CS# = VIH, OE# = VIH, VOUT = GND to VCC                                           10                    A

Operating Supply Current (x32)          ICCx32                          CS# = VIL, OE# = VIH, f = 5MHz                                         250                              mA

Standby Current                                              ISB        CS# = VIH, OE# = VIH, f = 5MHz                                                    2.5                   mA

Output Low Voltage                                           VOL        IOL = 2.1mA, VCC = 4.5V                                                0.45                             V

Output High Voltage                                          VOH        IOH = -400A, VCC = 4.5V                             2.4                                                V

NOTE: DC test conditions: VIH = VCC -0.3V, VIL = 0.3V

FIGURE 3                                                                                                         AC TEST CONDITIONS

AC Test Circuit                 IOL                                                               Parameter                                                   Typ               Unit
                                                                                                  Input Pulse Levels
              Current Source                                                                      Input Rise and Fall                VIL = 0, VIH = 3.0                         V
                                                                                                  Input and Output Reference Level
                                                                                                  Output Timing Reference Level                                5                ns

                                                                                                                                                               1.5              V

       D.U.T                                                            Vz ~~ 1.5V                                                                             1.5              V
Ceff = 50 pf                                                            Bipolar Supply

                                                        IOH                                       Notes: VZ is programmable from -2V to +7V.
              Current Source                                                                              IOL & IOH programmable from 0 to 16mA.
                                                                                                          Tester Impedance Z0 = 75.
                                                                                                          VZ is typically the midpoint of VOH and VOL.
                                                                                                          IOL & IOH are adjusted to simulate a typical resistive load circuit.
                                                                                                          ATE tester includes jig capacitance.

White Electronic Designs Corp. reserves the right to change products or specifications without notice.

March 2006                                                                                    3         White Electronic Designs Corporation (602) 437-1520 www.wedc.com
Rev. 10
            White Electronic Designs                                                                    WE128K32-XXX

WRITE                                                                                                   AC WRITE CHARACTERISTICS

A write cycle is initiated when OE# is high and a low pulse                                                VCC = 5.0V, GND = 0V, -55C  TA  +125C
is on WE# or CS# with CS# or WE# low. The address
is latched on the falling edge of CS# or WE# whichever           Write Cycle Parameter                  Symbol Min Max Unit
occurs last. The data is latched by the rising edge of CS#       Write Cycle Time, TYP = 6ms
or WE#, whichever occurs first. A byte write operation will      Address Set-up Time                    tWC        10 ms
automatically continue to completion.                            Write Pulse Width (WE# or CS#)
                                                                 Chip Select Set-up Time                tAS   0                                     ns
write cycle timing                                               Address Hold Time
                                                                 Data Hold Time                         tWP   100                                   ns
Figures 5 and 6 show the write cycle timing relationships.       Chip Select Hold Time
A write cycle begins with address application, write enable      Data Set-up Time                       tCS   0                                     ns
and chip select. Chip select is accomplished by placing          Output Enable Set-up Time
the CS# line low. Write enable consists of setting the WE#       Output Enable Hold Time                tAH   100                                   ns
line low. The write cycle begins when the last of either CS#     Write Pulse Width High
or WE# goes low.                                                                                        tDH   10                                    ns

The WE# line transition from high to low also initiates                                                 tCSH  0                                     ns
an internal 150 sec delay timer to permit page mode
operation. Each subsequent WE# transition from high to                                                  tDS   50                                    ns
low that occurs before the completion of the 150 sec time
out will restart the timer from zero. The operation of the                                              tOES  0                                     ns
timer is the same as a retriggerable one-shot.
                                                                                                        tOEH  0                                     ns

                                                                                                        tWPH  50                                    ns

White Electronic Designs Corp. reserves the right to change products or specifications without notice.

March 2006                                                    4  White Electronic Designs Corporation (602) 437-1520 www.wedc.com
Rev. 10
            White Electronic Designs                                                                                 WE128K32-XXX

            FIGURE 5 WRITE WAVEFORMS WE# CONTROLLED

                                                                                                               t WC

                    OE#   t OES                                                                         t OEH
            ADDRESS
                           t AS                 tCSH
                 CS1-4#    t CS  t AH
                WE1-4#
                                       t WP                                                             t WPH
              DATA IN                        t DS                                                       t DH

            FIGURE 6 WRITE WAVEFORMS CS# CONTROLLED

                                                                                                               t WC

                    OE#   t OES                                                                         t OEH
            ADDRESS
                           t AS  t AH     tCSH
               WE1 - 4#    t CS
                CS1 - 4#
                                       t WP                                                             t WPH
              DATA IN                        t DS                                                       t DH

White Electronic Designs Corp. reserves the right to change products or specifications without notice.

March 2006                             5              White Electronic Designs Corporation (602) 437-1520 www.wedc.com
Rev. 10
            White Electronic Designs                                                                                      WE128K32-XXX

READ

The WE128K32-XXX stores data at the memory location
determined by the address pins. When CS# and OE# are
low and WE# is high, this data is present on the outputs.
When CS# and OE# are high, the outputs are in a high
impedance state. This two line control prevents bus
contention.

                                          AC READ CHARACTERISTICS

                                            VCC = 5.0V, GND = 0V, -55C  TA  +125C

Read Cycle Parameter                      Symbol     -120                            -140         -150         -200          -250         -300
                                                                                                                                                       Unit
Read Cycle Time                             tRC   Min Max                         Min Max      Min Max      Min Max       Min Max
Address Access Time                         tACC  120                             140          150          200           250          Min Max
Chip Select Access Time                     tACS
Output Hold from Add. Change, OE# or CS#    tOH           120                             140          150          200           250  300  ns
Output Enable to Output Valid               tOE           120                             140          150          200           250
Chip Select or OE# to High Z Output         tDF    0                               0            0            0             0                300 ns
                                                   0 50                            0 55         0 55         0 55          0 85
                                                           60                              70           70           70            70       300 ns

                                                                                                                                       0    ns

                                                                                                                                       0 85 ns

                                                                                                                                            70 ns

                                          FIGURE 7 READ WAVEFORMS

            ADDRESS                                       t RC
                                                  ADDRESS VALID

                  CS#                             t ACS
                  OE#                                    t OE

            OUTPUT                                    t ACC                                                         t DF
                                                  HIGH Z
                                                                                                     t OH
                                                                                               OUTPUT

                                                                                                VALID

Notes:
OE# may be delayed up to tACS - tOE after the falling edge of CS# without impact
on tOE or by tACC - tOE after an address change without impact on tACC.

White Electronic Designs Corp. reserves the right to change products or specifications without notice.

March 2006                                                                        6            White Electronic Designs Corporation (602) 437-1520 www.wedc.com
Rev. 10
            White Electronic Designs                                                                                                WE128K32-XXX

DATA POLLING                                                                                   DATA POLLING CHARACTERISTICS

The WE128K32-XXX offers a data polling feature which                                                  (VCC = 5.0V, VSS = 0V, TA = -55C to +125C)
allows a faster method of writing to the device. Figure 8
shows the timing diagram for this function. During a byte                                      Parameter                            Symbol Min Max Unit
or page write cycle, an attempted read of the last byte                                        Data Hold Time
written will result in the complement of the written data                                      OE# Hold Time                        tDH       10       ns
on D7 (for each chip.) Once the write cycle has been                                           OE# To Output Valid
completed, true data is valid on all outputs and the next                                      Write Recovery Time                  tOEH 10            ns
cycle may begin. Data polling may begin at any time during
the write cycle.                                                                                                                    tOE           55   ns

                                                                                                                                    tWR       0        ns

                      FIGURE 8 DATA POLLING WAVEFORMS

                      WE1-4#

                      CS1-4#           t OEH
                        OE#

                      I/O7 t DH           t OE
                                                     HIGH Z

                                                                                                               t WR
            ADDRESS

                                                                                               TOGGLE BUT CHARACTERISTICS(1)

TOGGLE BIT: In addition to DATA# Polling another method for determining the end of             Symbol Parameter                          Min      Max  Units
a write cycle is provided. During the write operation, successive attempts to read data
from the device will result in I/O6 toggling between one and zero. Once the write has          tDH Data Hold Time                        10            ns
completed, I/O6 will stop toggling and valid data will be read. Reading the toggle bit may
begin at any time during the write cycle.                                                      tOEH OE# Hold Time                        10            ns

                                                                                               tOE OE# to Output Delay                                 ns

                                                                                               tOEHP OE# High Pulse                      150           ns

                                                                                               tWR Write Recovery Time                   0             ns

            WE#

            CS#

                                 tOEH

            OE#

                                 tDH tOE

            I/O6 (2)                                                        HIGH Z
                                                                                                                               tWR

NOTE:
1. Toggling either OE# or CS# or both OE# and CS# will operate toggle bit.
2. Beginning and ending state of I/O6 will vary
3. Any address location may be used but the address should not vary.

White Electronic Designs Corp. reserves the right to change products or specifications without notice.

March 2006                                                                                  7  White Electronic Designs Corporation (602) 437-1520 www.wedc.com
Rev. 10
            White Electronic Designs                                                                    WE128K32-XXX

PAGE WRITE OPERATION                                              PAGE WRITE CHARACTERISTICS

The WE128K32-XXX has a page write operation that                       (VCC = 5.0V, VSS = 0V, TA = -55C to +125C)
allows one to 128 bytes of data to be written into the device
and consecutively loads during the internal programming           Page Mode Write Characteristics       Symbol                       Unit
period. Successive bytes may be loaded in the same
manner after the first data byte has been loaded. An              Parameter                                     Min Max
internal timer begins a time out operation at each write
cycle. If another write cycle is completed within 150s           Write Cycle Time, TYP = 6ms           tWC                          10 ms
or less, a new time out period begins. Each write cycle
restarts the delay period. The write cycles can be continued      Address Set-up Time                   tAS                       0  ns
as long as the interval is less than the time out period.         Address Hold Time (1)
                                                                  Data Set-up Time                      tAH 100                      ns
The usual procedure is to increment the least significant
address lines from A0 through A6 at each write cycle. In                                                tDS     50                   ns
this manner a page of up to 128 bytes can be loaded in
to the EEPROM in a burst mode before beginning the                Data Hold Time                        tDH     10                   ns
relatively long interval programming cycle.                       Write Pulse Width
                                                                  Byte Load Cycle Time                  tWP 100                      ns
After the 150s time out is completed, the EEPROM
begins an internal write cycle. During this cycle the entire                                            tBLC                         150 s
page of bytes will be written at the same time. The internal
programming cycle is the same regardless of the number            Write Pulse Width High                tWPH    50                   ns
of bytes accessed.
                                                                  1. Page address must remain valid for duration of write cycle.

            FIGURE 9 PAGE MODE WRITE WAVEFORMS

            OE#

            CS#

            WE#

            ADDRESS
                  DATA

White Electronic Designs Corp. reserves the right to change products or specifications without notice.

March 2006                                                     8  White Electronic Designs Corporation (602) 437-1520 www.wedc.com
Rev. 10
            White Electronic Designs                                                                    WE128K32-XXX

            FIGURE 10 SOFTWARE BLOCK DATA PROTECTION ENABLE ALGORITHM(1)

            LOAD DATA AA
                     TO

            ADDRESS 5555

             LOAD DATA 55
                     TO

            ADDRESS 2AAA

            LOAD DATA A0    WRITES ENABLED(2)
                     TO

            ADDRESS 5555

             LOAD DATA XX

                     TO
            ANY ADDRESS(4)

            LOAD LAST BYTE ENTER DATA
                      TO

             LAST ADDRESS PROTECT STATE

NOTES:
1. Data Format: D7 - D0 (Hex);

    Address Format: A16 - A0 (Hex).
2. Write Protect state will be activated at end of write even if no other data is loaded.
3. Write Protect state will be deactivated at end of write period even if no other data is loaded.
4. 1 to 128 bytes of data to be loaded.

White Electronic Designs Corp. reserves the right to change products or specifications without notice.

March 2006                  9                                                                       White Electronic Designs Corporation (602) 437-1520 www.wedc.com
Rev. 10
            White Electronic Designs                                                                    WE128K32-XXX

                    FIGURE 10                                        SOFTWARE DATA PROTECTION
SOFTWARE BLOCK DATA PROTECTION
                                                                      A software write protection feature may be enabled
            DISABLE ALGORITHM(1)                                      or disabled by the user. When shipped by White
                                                                      Microelectronics, the WE-128K32-XXX has the feature
              LOAD DATA AA  EXIT DATA                                 disabled. Write access to the device is unrestricted.
                      TO    PROTECT STATE(3)
                                                                      To enable software write protection, the user writes three
             ADDRESS 5555                                             access code bytes to three special internal locations.
                                                                      Once write protection has been enabled, each write to the
              LOAD DATA 55                                            EEPROM must use the same three byte write sequence
                      TO                                              to permit writing. After setting software data protection,
                                                                      any attempt to write to the device without the three-byte
             ADDRESS 2AAA                                             command sequence will start the internal write timers. No
                                                                      data will be written to the device, however, for the duration
              LOAD DATA 80                                            of tWC. The write protection feature can be disabled by
                      TO                                              a six byte write sequence of specific data to specific
                                                                      locations. Power transitions will not reset the software
             ADDRESS 5555                                             write protection.

              LOAD DATA AA                                            Each 128K byte block of the EEPROM has independent
                      TO                                              write protection. One or more blocks may be enabled and
                                                                      the rest disabled in any combination. The software write
             ADDRESS 5555                                             protection guards against inadvertent writes during power
                                                                      transitions, or unauthorized modification using a PROM
              LOAD DATA 55                                            programmer.
                      TO
                                                                      HARDWARE DATA PROTECTION
             ADDRESS 2AAA
                                                                      These features protect against inadvertent writes to the
              LOAD DATA 20                                            WE128K32-XXX. These are included to improve reliability
                      TO                                              during normal operation:

             ADDRESS 5555                                             a) VCC power on delay

             LOAD DATA XX                                                   As VCC climbs past 3.8V typical the device will wait
                      TO                                                    5msec typical before allowing write cycles.

            ANY ADDRESS(4)                                            b) VCC sense

            LOAD LAST BYTE                                                  While below 3.8V typical write cycles are inhibited.
                      TO
                                                                      c) Write inhibiting
             LAST ADDRESS
                                                                            Holding OE# low and either CS# or WE# high
NOTES:                                                                      inhibits write cycles.
1. Data Format: D7 - D0 (Hex);
                                                                      d) Noise filter
    Address Format: A16 - A0 (Hex).
2. Write Protect state will be activated at end of write even if            Pulses of <8ns (typ) on WE# or CS# will not initiate
                                                                            a write cycle.
    no other data is loaded.
3. Write Protect state will be deactivated at end of write

    period even if no other data is loaded.
4. 1 to 128 bytes of data may be loaded.

White Electronic Designs Corp. reserves the right to change products or specifications without notice.

March 2006                                                        10  White Electronic Designs Corporation (602) 437-1520 www.wedc.com
Rev. 10
            White Electronic Designs                                                                    WE128K32-XXX

            PACKAGE 400: 66 PIN, PGA TYPE, CERAMIC HEX-IN-LINE PACKAGE, HIP (H1)

            4.60 (0.181)
                     MAX

                ALL LINEAR DIMENSIONS ARE MILLIMETERS AND PARENTHETICALLY IN INCHES

White Electronic Designs Corp. reserves the right to change products or specifications without notice.

March 2006  11                        White Electronic Designs Corporation (602) 437-1520 www.wedc.com
Rev. 10
            White Electronic Designs                                                                    WE128K32-XXX

            PACKAGE 509: 68 LEAD, CERAMIC QUAD FLAT PACK, CQFP (G2T)

            ALL LINEAR DIMENSIONS ARE MILLIMETERS AND PARENTHETICALLY IN INCHES

White Electronic Designs Corp. reserves the right to change products or specifications without notice.

March 2006  12                        White Electronic Designs Corporation (602) 437-1520 www.wedc.com
Rev. 10
                       White Electronic Designs                                                                    WE128K32-XXX

                      FIGURE 12 ALTERNATE PIN CONFIGURATION FOR WE128K32NP-XH1X

                           Top View                                                                                    Pin Description

1           12         23                34         45         56                                                  I/O0-31 Data Inputs/Outputs
                                                                                                                   A0-16 Address Inputs
    I/O8        WE2# I/O15        I/O24      VCC        I/O31

    I/O9        CS2#       I/O14  I/O25 CS4#            I/O30                                                      WE1-4#     Write Enables
                                                                                                                   CS1-4#     Chip Selects
    I/O10       GND        I/O13  I/O26 WE4#            I/O29                                                      OE#        Output Enable
                                                                                                                   VCC        Power Supply
    A14         I/O11      I/O12  A7         I/O27      I/O28                                                      GND        Ground

    A16         A10        OE#    A12        A4         A1                                                         NC         Not Connected

    A11         A9         NC     NC         A5         A2                            Block Diagram

    A0          A15        WE1#   A13        A5         A3                 WE1# CS1#         WE2# CS2#  WE3# CS3#  WE4# CS4#

    NC          VCC        I/O7   A8 WE3#               I/O23      OE#
                                                                   A0-16

    I/O0        CS1# I/O6         I/O16 CS3#            I/O22              128K x 8   128K x 8          128K x 8   128K x 8

    I/O1        NC         I/O5   I/O17 GND             I/O21

    I/O2        I/O3       I/O4   I/O18      I/O19      I/O20                  8           8                  8          8

11          22         33                44         55         66          I/O0-7     I/O8-15           I/O16-23   I/O24-31

                                                        ORDERING INFORMATION

                W E 128K32 X - XXX X X X

                                                                   LEAD FINISH:
                                                                      Blank = Gold plated leads
                                                                     A = Solder dip leads

                                                                   DEVICE GRADE:                        -55C to +125C
                                                                      Q = Compliant                     -40C to +85C
                                                                      M = Military Screened             0C to +70C
                                                                      I = Industrial
                                                                      C = Commercial

                                                                   PACKAGE TYPE:
                                                                      H1 = 1.075" sq. Ceramic Hex In-line Package, HIP (Package 400*)
                                                                      G2T = 22.4mm Ceramic Quad Flat Pack, Low Profile CQFP (Package 509)

                                                                   ACCESS TIME (ns)

                                                                   IMPROVEMENT MARK
                                                                      N = No Connect at pins 8, 21, 28, and 39 in HIP for upgrade
                                                                      P = Alternate Pin Configuration for HIP package

                                                                   ORGANIZATION 128K x 32
                                                                      User Configurable as 256K x 16 or 512K x 8

                                                                   EEPROM

                                                                   WHITE ELECTRONIC DESIGNS CORP.

White Electronic Designs Corp. reserves the right to change products or specifications without notice.

March 2006                                                                 13                White Electronic Designs Corporation (602) 437-1520 www.wedc.com
Rev. 10
            White Electronic Designs                                                                    WE128K32-XXX

DEVICE TYPE              SPEED  PACKAGE                                                                 SMD NO.

128K x 32 EEPROM Module  300ns  66 pin HIP (H1)                                                         5962-94585 01H5X
128K x 32 EEPROM Module  250ns  66 pin HIP (H1)                                                         5962-94585 02H5X
128K x 32 EEPROM Module  200ns  66 pin HIP (H1)                                                         5962-94585 03H5X
128K x 32 EEPROM Module  150ns  66 pin HIP (H1)                                                         5962-94585 04H5X
128K x 32 EEPROM Module  140ns  66 pin HIP (H1)                                                         5962-94585 05H5X

128K x 32 EEPROM Module  300ns  66 pin HIP (H1, P type pinout)                                          5962-94585 01H6X
128K x 32 EEPROM Module  250ns  66 pin HIP (H1, P type pinout)                                          5962-94585 02H6X
128K x 32 EEPROM Module  200ns  66 pin HIP (H1, P type pinout)                                          5962-94585 03H6X
128K x 32 EEPROM Module  150ns  66 pin HIP (H1, P type pinout)                                          5962-94585 04H6X
128K x 32 EEPROM Module  140ns  66 pin HIP (H1, P type pinout)                                          5962-94585 05H6X

128K x 32 EEPROM Module  300ns  68 lead CQFP/J (G2T)                                                    5962-94585 01HMX
128K x 32 EEPROM Module  250ns  68 lead CQFP/J (G2T)                                                    5962-94585 02HMX
128K x 32 EEPROM Module  200ns  68 lead CQFP/J (G2T)                                                    5962-94585 03HMX
128K x 32 EEPROM Module  150ns  68 lead CQFP/J (G2T)                                                    5962-94585 04HMX
128K x 32 EEPROM Module  140ns  68 lead CQFP/J (G2T)                                                    5962-94585 05HMX

White Electronic Designs Corp. reserves the right to change products or specifications without notice.

March 2006                      14    White Electronic Designs Corporation (602) 437-1520 www.wedc.com
Rev. 10
This datasheet has been downloaded from:
             www.EEworld.com.cn

                 Free Download
           Daily Updated Database
      100% Free Datasheet Search Site
  100% Free IC Replacement Search Site
     Convenient Electronic Dictionary

               Fast Search System
             www.EEworld.com.cn

                                                 All Datasheets Cannot Be Modified Without Permission
                                                                Copyright Each Manufacturing Company
小广播

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2020 EEWORLD.com.cn, Inc. All rights reserved