电子工程世界电子工程世界电子工程世界

产品描述

搜索
 

TQFP

器件型号:TQFP
厂商名称:STATSCHIP
厂商官网:http://www.statschippac.com
下载文档

器件描述

Thin Profile Quad Flat Pack

文档预览

TQFP器件文档内容

TQFP

Thin Profile Quad Flat Pack

   7 x 7mm to 14 x 14mm
   32 to 128 lead count
   Lead pitch range from 0.80mm

      to 0.40mm

FEATURES                                         DESCRIPTION

Body Sizes: 7 x 7mm to 14 x 14mm               The Thin Profile Quad Flat Pack (TQFP) belongs to STATS
Package Height: 1.0mm                          ChipPAC's QFP family. At 1.0mm body thickness, the TQFP
Lead Counts: 32L to 128L                       is the thinnest package in the QFP family. This thin package
Lead pitch: 0.80mm to 0.40mm                   is made possible by a well controlled low loop wire bonding
Wide range of open tool leadframe and die pad  process and package warpage control during the molding
                                                 process. TQFP is suitable for mainstream cost sensitive
   sizes available                               applications where thickness and weight are premium.
JEDEC standard compliant
Lead-free and Green material sets available

APPLICATIONS

ASIC
DSP
Gate Array
Logic/Microprocessors/Controllers
Multimedia, PC Chipsets

www.statschippac.com
                                                                                                                      TQFP

                                                                                            Thin Profile Quad Flat Pack

SPECIFICATIONS                                                                              RELIABILITY

Die Thickness         230-280m (9-11mils) range preferred                                  Moisture Sensitivity Level          JEDEC Level 3
Gold Wire             25/30m (1.0/1.2mils) diameter, 99.999%Au                             Temperature Cycling                 -65C/150C, 1000 cycles
                                                                                            High Temperature Storage            150C, 500 hrs
Lead Finish           85/15 Sn/Pb or Matte Tin                                              Pressure Cooker Test                121C 100% RH,
                                                                                                                                2 atm, 168 hrs
Marking               Laser/ink                                                             Liquid Thermal Shock (opt)          -55C/125C, 1000 cycles

Packing Options       JEDEC tray/tape and reel

THERMAL PERFORMANCE, ja (C/W)

Package               Body Size (mm)            Pad Size (mm)                               Die Size (mm) Thermal Performance, ja (C/W)

48L                      7 x 7 x 1.0            5.3 x 5.3                                   3.8 x 3.8                           53.4

100L                     14 x 14 x 1.0          9.0 x 9.0                                   7.8 x 7.8                           38.6

Note: Simulation data for package mounted on 4 layer PCB (per JEDEC JESD51-7) under natural convection as defined in JESD51-2.

ELECTRICAL PERFORMANCE

Electrical parasitic data is highly dependent on the package layout. 3D electrical simulation can be used on the specific package design
to provide the best prediction of electrical behavior. Data below is for a frequency of 100MHz and assumes 1.0 mil gold bonding wire.

Conductor                Length         Resistance                                          Inductance   Inductance             Capacitance Capacitance
Component                 (mm)           (mOhms)                                                (nH)     Mutual (nH)
                                                                                                                                (pF)  Mutual (pF)

Wire                     2                      120                                         1.65         0.45 - 0.85            0.10  0.01 - 0.02

Lead (7 x 7mm, 32L)      1.4 - 2.2      11.0 - 18.0                                         0.64 - 0.99  0.31 - 0.49            0.21 - 0.33 0.07 - 0.12

Total (7 x 7mm, 32L)                    131 - 138                                           2.29 - 2.64  0.76 - 1.34            0.31 - 0.43 0.08 - 0.14

Wire                     2                      120                                         1.65         0.45 - 0.85            0.10  0.01 - 0.02

Lead (14 x 14mm, 128L) 3.0 - 4.5        24.0 - 36.0                                         1.96 - 2.92  1.08 - 1.61            0.45 - 0.67 0.20 - 0.30

Total (14 x 14mm, 128L)                 144.0 - 156.0                                       3.61 - 4.57  1.53 - 2.46            0.55 - 0.77 0.21 - 0.32

CROSS-SECTION                                                                               PACKAGE CONFIGURATIONS

                                                                                            Package Size (mm)         Lead Count
                                                                                                7x7                   32, 48
                                                                                                                      44, 52, 64
                                                                                               10 x 10                80, 100
                                                                                               12 x 12                100, 128
                                                                                               14 x 14

Corporate Office 10 Ang Mo Kio St. 65, #05-17/20 Techpoint, Singapore 569059 Tel: 65-6824-7777 Fax: 65-6720-7823

Global Offices        USA 510-979-8000  JAPAN 81-43-351-3320 CHINA 86-21-5976-5858 MALAYSIA 603-4257-6222

                      KOREA 82-31-639-8911 TAIWAN 886-3-593-6565 UK 44-1483-413-700 NETHERLANDS 31-38-333-2023

The STATS ChipPAC logo is a registered trademark of STATS ChipPAC Ltd. All other product names and other company names herein are for identification purposes only and may be the trademarks or registered trademarks

of their respective owners. STATS ChipPAC disclaims any and all rights in those marks. STATS ChipPAC makes no guarantee or warranty of its accuracy in the information given, or that the use of such information

will not infringe on intellectual rights of third parties. Under no circumstances shall STATS ChipPAC be liable for any damages whatsoever arising out of the use of, or inability to use the materials in this document.

STATS ChipPAC reserves the right to change the information at any time and without notice.                     Copyright 2005. STATS ChipPAC Ltd. All rights reserved.

                                                                                                                                          January 2005
This datasheet has been downloaded from:
             www.EEworld.com.cn

                 Free Download
           Daily Updated Database
      100% Free Datasheet Search Site
  100% Free IC Replacement Search Site
     Convenient Electronic Dictionary

               Fast Search System
             www.EEworld.com.cn

                                                 All Datasheets Cannot Be Modified Without Permission
                                                                Copyright Each Manufacturing Company
小广播

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2020 EEWORLD.com.cn, Inc. All rights reserved