电子工程世界电子工程世界电子工程世界

型号

产品描述

搜索

TPS54362HPWP

器件型号:TPS54362HPWP
器件类别:半导体    电源管理   
厂商名称:Texas Instruments
厂商官网:http://www.ti.com/
标准:
下载文档 在线购买

TPS54362HPWP在线购买

供应商 器件名称 价格 最低购买 库存  
TPS54362HPWP ¥1,053.93 1 点击查看 点击购买
TPS54362HPWP
  • 1 $143.04
  • 10 $135.09
  • 25 $131.68
  • 100 $129
更多价格
1 1070 点击购买

器件描述

1-A 48-V Step-Down DC/DC Converter with Low Iq 20-HTSSOP -55 to 175

参数

产品属性属性值
Control modeVoltage Mode
Vout(Min)(V)0.9
Operating temperature range(C)-55 to 175
RatingHigh Temp
TypeConverter
Package GroupHTSSOP|20
Switching frequency(Max)(kHz)2200
Iout(Max)(A)1
Vout(Max)(V)18
FeaturesEnable,Frequency Synchronization,Light Load Efficiency,Over Current Protection,Power Good
Duty cycle(Max)(%)75
Vin(Min)(V)3.6
Vin(Max)(V)60
Iq(Typ)(mA)0.065
Regulated outputs(#)1
Switching frequency(Min)(kHz)200

文档预览

TPS54362HPWP器件文档内容

www.ti.com                                                            TPS54362-HT

                                                                SLVSBI9 SEPTEMBER 2012

            1-A, 48-V STEP DOWN DC/DC CONVERTER WITH LOW Iq

                                               Check for Samples: TPS54362-HT

FEATURES                                                         Short Circuit and Overcurrent Protection of
                                                                    FET
1
                                                                Package: 20-pin HTSSOP PowerPADTM
2 Withstands Transients up to 60 V With an
    Operating Range of 3.6 V to 48 V                            APPLICATIONS

Asynchronous Switch Mode Regulator With                        Down-hole Drilling
    External Components (L and C), Load Current                  High Temperature Environments
    up to 1 A (Maximum)
                                                                SUPPORTS EXTREME TEMPERATURE
0.8 V 1.5% Voltage Reference                                 APPLICATIONS
200-kHz to 2.2-MHz Switching Frequency
High Voltage Tolerant Enable Input for ON/OFF                  Controlled Baseline
                                                                One Assembly and Test Site
    State                                                       One Fabrication Site
Soft Start on Enable Cycle                                     Available in Extreme (55C to 175C)
Slew Rate Control on Internal Power Switch
External Clock Input for Synchronization                          Temperature Range
Pulse Skip Mode (PFM) During Light Output                      Extended Product Life Cycle
                                                                Extended Product-Change Notification
    Loads With Quiescent Current = 65 A Typical                  Product Traceability
    (LPM Operation)                                              Texas Instruments' high temperature products
External Compensation for Wide Bandwidth
    Error Amplifier                                                 utilize highly optimized silicon (die) solutions
Internal Undervoltage Lock Out UVLO                               with design and process enhancements to
Programmable Reset Power on Delay                                 maximize performance over extended
Reset Function Filter Time for Fast Negative                      temperatures.
    Transients
Programmable Overvoltage Output Monitoring
Programmable Undervoltage Output
    Monitoring, Issuance of Reset if Output Falls
    Below Threshold
Switch Current Limit Protection

DESCRIPTION

The TPS54362 is a step down switch mode power supply with voltage supervisor. Integrated input voltage line
feed forward topology improves line transient regulation of the voltage mode buck regulator. The regulator has a
cycle-by cycle current limit. A pulse skip mode operation under no load reduces the supply current to 65 A.
Using the enable pin, the supply shutdown current is reduced to 1 A.

An open drain reset signal indicates when the nominal output drops below the threshold set by an external
resistor divider network. The output voltage start up ramp is controlled by a soft start capacitor. There is an
internal undervoltage shut down which is activated when the input supply ramps down to 2.6 V.

1

           Please be aware that an important notice concerning availability, standard warranty, and use in critical applications of
           Texas Instruments semiconductor products and disclaimers thereto appears at the end of this data sheet.
PowerPAD is a trademark of Texas Instruments.

2

PRODUCTION DATA information is current as of publication date.  Copyright 2012, Texas Instruments Incorporated
Products conform to specifications per the terms of the Texas
Instruments standard warranty. Production processing does not
necessarily include testing of all parameters.
TPS54362-HT                                                                                                                                                                        www.ti.com

SLVSBI9 SEPTEMBER 2012

        LPM               VIN

Supply  VIN   Rslew                              90%                                                                                                       95%

        EN                                                                  Rslew = 5kW

                                       SS        85%                                                                                                       90%                        VIN = 6 V
        SYNC

              TPS54362                                                                                                                                     85%

        nRST            VReg                     80%

                                                 Efficency (%)
                                                                                                                                            Efficency (%)
              BOOT                                                          Rslew = 35kW                                                                   80%

        RT                                                                                                                                                                            VIN = 20 V

                                           Vreg  75%

                          PH                                                     VIN = 12 V,                                                               75%     VReg = 5 V,

                                                 70%                             VReg = 5 V,                                                                       Fsw = 500 kHz,

        Cdly                                                                     Fsw = 500 kHz,                                                            70%     L = 22 mH
        GND
              VSENSE                                                             L = 22 mH                                                                         CO = 100 mF
                COMP
                                                 65%                             CO = 100 mF,                                                              65%     Rslew = 5 kW,
              RST_TH
                                                                                 TA = 25oC                                                                         TA = 25oC
               OV_TH
                                                 60%                                                                                                       60%

                                                      0             0.5  1  1.5  2              2.5  3                                                          0  0.5  1     1.5  2           2.5  3

                                                                         IL - Load Current - A                                                                          IL - Load Current - A

        (1) Load Current is limited to 1 A for 175C applications.

2       Submit Documentation Feedback                                                                Copyright 2012, Texas Instruments Incorporated

                                           Product Folder Links : TPS54362-HT
www.ti.com                                                                                                TPS54362-HT

                                                                                                    SLVSBI9 SEPTEMBER 2012

This integrated circuit can be damaged by ESD. Texas Instruments recommends that all integrated circuits be handled with
appropriate precautions. Failure to observe proper handling and installation procedures can cause damage.

ESD damage can range from subtle performance degradation to complete device failure. Precision integrated circuits may be more
susceptible to damage because very small parametric changes could cause the device not to meet its published specifications.

                                                       ORDERING INFORMATION(1)

         TJ                      PACKAGE                  PART NUMBER                               TOP-SIDE MARKING
55C to 175C                                                                                               54632H
                                                  PWP     TPS54362HPWP

(1) For the most current package and ordering information, see the Package Option Addendum at the end of this document, or see the TI
      web site at www.ti.com.

ABSOLUTE MAXIMUM RATINGS(1)

Input voltage                                     EN                                                       VALUE                   UNIT
Output voltage                                    VIN                                                    0.3 to 60                  V
                                                  VReg                                                   0.3 to 60
                                                  LPM                                                    0.3 to 20                  V
                                                  OV_TH                                                  0.3 to 5.5
                                                  RST_TH                                                 0.3 to 5.5                C
                                                  SYNC                                                   0.3 to 5.5                C
                                                  VSENSE                                                 0.3 to 5.5                kV
                                                  BOOT                                                   0.3 to 5.5
                                                  PH                                                     0.3 to 65
                                                                                                         0.3 to 60
Temperature                                       RT                                                    -2 for 30 ns
Electrostatic discharge HBM (2)                   RST                                                  -1 for 200 ns
                                                  Cdly                                              -0.85 at TA= -55C
                                                  SS                                                -0.5 at TA= 175C
                                                  COMP                                                   0.3 to 5.5
                                                  Operating virtual junction temperature range, TJ       0.3 to 5.5
                                                  Storage temperature range, TS                           0.3 to 8
                                                                                                          0.3 to 8
                                                                                                          0.3 to 7
                                                                                                         55 to 185
                                                                                                         55 to 185

                                                                                                               2

(1) Stresses beyond those listed under absolute maximum ratings may cause permanent damage to the device. These are stress ratings
      only and functional operation of the device at these or any other conditions beyond those indicated under recommended operating
      conditions is not implied. Exposure to absolute-maximum-rated conditions for extended periods may affect device reliability. All voltages
      are with respect to ground.

(2) The human body model is a 100pF capacitor discharged through a 1.5k resistor into each pin

Copyright 2012, Texas Instruments Incorporated                                                    Submit Documentation Feedback        3

                                                       Product Folder Links : TPS54362-HT
TPS54362-HT                                                                                   www.ti.com

SLVSBI9 SEPTEMBER 2012

RECOMMENDED OPERATING CONDITIONS

                                                                                    MIN MAX UNIT

VI     Unregulated Buck supply input voltage (VIN, EN)                              3.6       48 V
VReg   Regulator voltage range
VReg   Power up in Low Power Mode (LPM) or Discontinuous Mode (DCM)                 0.9       18 V
       Bootstrap Capacitor (BOOT)
                                                                                    0.9       5.5 V

                                                                                    3.6       56 V

       Switched outputs (PH)                                                        3.6       48 V

       Logic level inputs (RST, VSENSE, OV_TH, RST_TH, Rslew, SYNC, RT)             0 5.25 V

       Logic level inputs (SS, Cdly, COMP)                                          0         6.5 V

TJ     Operating junction temperature range(1)                                      55       175 C

(1) This assumes TA = TJ Power dissipation JA (Junction to Ambient).

THERMAL INFORMATION

                              THERMAL METRIC(1)                                     TPS54362  UNITS
                                                                                       PWP    C/W
JA     Junction-to-ambient thermal resistance(2)
JCtop  Junction-to-case (top) thermal resistance(3)                                  20 PINS
JB     Junction-to-board thermal resistance(4)                                          37.5
JT     Junction-to-top characterization parameter(5)                                    21.4
JB     Junction-to-board characterization parameter(6)                                  18.5
JCbot  Junction-to-case (bottom) thermal resistance(7)                                   0.5
                                                                                        18.2
                                                                                         1.1

(1) For more information about traditional and new thermal metrics, see the IC Package Thermal Metrics application report, SPRA953.

(2) The junction-to-ambient thermal resistance under natural convection is obtained in a simulation on a JEDEC-standard, high-K board, as

      specified in JESD51-7, in an environment described in JESD51-2a.

(3) The junction-to-case (top) thermal resistance is obtained by simulating a cold plate test on the package top. No specific JEDEC-

      standard test exists, but a close description can be found in the ANSI SEMI standard G30-88.

(4) The junction-to-board thermal resistance is obtained by simulating in an environment with a ring cold plate fixture to control the PCB

      temperature, as described in JESD51-8.

(5) The junction-to-top characterization parameter, JT, estimates the junction temperature of a device in a real system and is extracted
      from the simulation data for obtaining JA, using a procedure described in JESD51-2a (sections 6 and 7).

(6) The junction-to-board characterization parameter, JB, estimates the junction temperature of a device in a real system and is extracted
      from the simulation data for obtaining JA , using a procedure described in JESD51-2a (sections 6 and 7).

(7) The junction-to-case (bottom) thermal resistance is obtained by simulating a cold plate test on the exposed (power) pad. No specific

      JEDEC standard test exists, but a close description can be found in the ANSI SEMI standard G30-88.

      Spacer

4      Submit Documentation Feedback                                                Copyright 2012, Texas Instruments Incorporated

                                                Product Folder Links : TPS54362-HT
www.ti.com                                                                                                             TPS54362-HT

                                                                                                                 SLVSBI9 SEPTEMBER 2012

DC ELECTRICAL CHARACTERISTICS

VIN = 7 V to 48 V, EN = VIN, TJ = 55C to 175C (unless otherwise noted)

            PARAMETER                             TEST CONDITIONS                       TJ = 40C to 125C      TJ = 55C to 175C       UNIT
                                                                                        MIN TYP MAX
                                                                                                                 MIN TYP MAX

INPUT POWER SUPPLY

                                          Normal modeBuck mode after initial start up  3.6          48          3.6                  48

                                          Low power mode:

VIN        Supply voltage on VIN line Falling threshold (LPM disabled)                          8                        8                      V
                                                                                                                                      30
                                          Rising threshold (LPM activated)                      8.5                      8.5

                                          High voltage threshold (LPM disabled)         25      27   30          25      27

Iq-Normal  Quiescent current normal       Open loop test max duty cycle                       5    10                  5            10 mA
           mode                           VIN = 7 V to 48 V

Iq-LPM     Quiescent current; low         ILOAD < 1 mA, VIN = 12 V                              65   75                  65           88 A
           power mode                     ILOAD < 1 mA, VIN = 24 V
                                                                                                     85                               98 A

ISD        Shutdown                       EN = 0 V, device is OFF, VIN = 24 V                   5.5  10                  8.5          16   A
                                          EN = 0 V, device is OFF, VIN = 12 V
                                                                                                1    4                   2.5          7.5

TRANSITION TIMES (LOW POWER NORMAL MODES)(1)

           Transition delay between

td1        normal mode to low power VIN = 12 V, VReg = 5 V, ILOAD = 1 A to 1 mA                 100                      100               s

           mode

           Transition delay between

td2        low power mode to normal VIN = 12 V, VReg = 5 V ILOAD = 1 mA to 1 A                  5                        5                 s

           mode

SWITCH MODE SUPPLY; VReg

VReg       Regulator output               VSENSE = 0.8 V ref                               0.9               18     0.9               18 V
                                          VReg = 0.9 V to 18 V, VIN = 7 V to 48 V       0.788   0.8 0.812        0.770   0.8 0.830 V
VSENSE Feedback voltage                   Measured across VIN and PH, ILoad = 500 mA
                                                                                             4              500       4              600 m
RDS(on) Internal switch resistance        VIN = 12 V
                                                                                                                    0.2
ICL        Switch current limit cycle by                                                        6    8             22   6            8A

           cycle

tON-Min    Duty cycle pulse width                                                               100                      100
tOFF-Min                                                                                                                                         ns
                                                                                                200
fSW                                                                                                                      200
           Switch mode frequency          Set using external resistor on RT pin         0.2          2.2                              2.2 MHz
                                                                                                                                       22 %
           Internal oscillator frequency                                                10          10                                  1 mA
                                                                                                                                       80 mA
ISink      Start up condition             OV_TH = 0 V, VReg = 10 V                                   1

ILimit     Prevent overshoot              0 V < OV_TH < 0.8 V, VReg = 10 V                           80

(1) This test is for characterization only

Copyright 2012, Texas Instruments Incorporated                                                     Submit Documentation Feedback                   5

                                                  Product Folder Links : TPS54362-HT
TPS54362-HT                                                                                                                          www.ti.com

SLVSBI9 SEPTEMBER 2012

DC ELECTRICAL CHARACTERISTICS

VIN = 7 V to 48 V, EN = VIN, TJ = 55C to 175C (unless otherwise noted)

           PARAMETER                                         TEST CONDITIONS      TJ = 40C to 125C           TJ = 55C to 175C  UNIT
                                                                                  MIN TYP MAX
                                                                                                                MIN TYP MAX

ENABLE (EN)

VIL        Low input threshold                                                                        0.7                            0.7 V

VIH        High input threshold                                                   1.7                           1.7                  V

Ilkg                                   EN = 60 V                                                 100  135               110      200 A
           Leakage into EN terminal
                                                  EN = 12 V                                      8    15                10           20 A

RESET DELAY (Cdly)

IO         External capacitor charge   EN = high                                  1.4            2    2.6       1.3     2            2.8 A
           current

VThreshold Switching threshold         Output voltage in regulation                              2                      2            V
                                       VIN = 12 V
VIL        Low input threshold         VIN = 12 V                                                     0.7                            0.7 V
                                       LPM = 5 V
VIH        High input threshold                                                   1.7                           1.7                  V

Ilkg       Leakage into LPM terminal                                                             65   95                65           95 A

RESET OUTPUT (RST)

trdly      POR delay timer             Based on Cdly capacitor, Cdly = 4.7 nF        3.6              7            3.3               8 ms
                                       Check RST output                           0.768                         0.768
RST_TH Reset threshold for VReg        Delay before RST is asserted low                               0.832                      0.832 V
                                                                                      10                           9.3
tnRSTdly   Filter time                                                                40         20   35            40  20           35 s

ISS        Soft-start source current                                                             50   60                50           60 A

SYNCHRONIZATION (SYNC)(1)

VSYNC      VIL                                                                                        0.7                                 0.7
Ilkg       VIH                                                                                                                                       V
SYNC       Leakage                                                                1.7
                                                                                                                1.7
           Input clock
                                       SYNC = 5 V                                                65   95                65           95 A
                                       VIN = 12 V, VReg = 5 V,
                                       fSW < fext < 2 fSW                       180                 2200      180              2200 kHz

           External clock to internal  No external clock, VIN = 12 V, VReg = 5 V                 32                          32
           clock                                                                                                            2.5
SYNCtrans                              External clock = 1 MHz, VIN = 12 V,                    2.5               30                            s
SYNCCLK    Internal clock to external  VReg = 5 V                                                                                             %
           clock                                                                  30                                                 70
                                                                                                            70
           Min duty cycle

           Max duty cycle

Rslew

IRslew     Rslew = 50 k                                                                          20                      20
                                                                                                                                                A
           Rslew = 10 k                                                                          100
                                                                                                                        100

OVERVOLTAGE SUPERVISORS (OV_TH)

           Threshold for VReg during   Internal switch is turned OFF              0.768                  0.832  0.768            0.832 V
           overvoltage                                                                           70
OV_TH                                  Internal pull down on VReg, with
           VReg = 5 V                  OV_TH = 1 V
                                                                                                                        70           mA

(1) The SYNC input clock can have a maximum frequency of 2x the programmed clock frequency up to a maximum value of 1.1MHz.

6         Submit Documentation Feedback                                                          Copyright 2012, Texas Instruments Incorporated

                                                             Product Folder Links : TPS54362-HT
www.ti.com                                                                                         TPS54362-HT

               10000000                                                                      SLVSBI9 SEPTEMBER 2012

            1000000

Life (Hrs)  100000

            10000

            1000

                         120                      140  160                            180    200

                                                       Operating Junction Temperature ( C)

(1) See data sheet for absolute maximum and minimum recommended operating conditions.

(2) Silicon operating life design goal is 10 years at 105C junction temperature (does not include package interconnect
      life).

(3) The predicted operating lifetime vs. junction temperature is based on reliability modeling using electromigration as the
      dominant failure mechanism affecting device wearout for the specific device process and design characteristics.

(4) This device is qualified for 1000 hours of continuous operation at maximum rated temperature.

                              Figure 1. Electromigration Fail Mode Derating Chart

Copyright 2012, Texas Instruments Incorporated                                           Submit Documentation Feedback      7

                                                  Product Folder Links : TPS54362-HT
TPS54362-HT                                                                                                      www.ti.com

SLVSBI9 SEPTEMBER 2012

                                      DEVICE INFORMATION

                                                PWP 20-PIN PACKAGE
                                                         TOP VIEW

                                          NC 1                    20  BOOT
                                          NC 2
                                      SYNC 3                      19  VIN
                                        LPM 4
                                          EN 5                    18  VIN
                                          RT 6
                                      Rslew 7                     17  PH

                                        RST 8                     16  VReg
                                        Cdly 9
                                                                  15  COMP
                                       GND 10
                                                                  14  VSENSE

                                                                  13  RST_TH

                                                                  12  OV_TH

                                                                  11  SS

                                                PIN FUNCTIONS

        PIN               I/O                                         DESCRIPTION

NAME         NO.

NC           1            NC Connect to ground

NC           2            NC Connect to ground

SYNC         3            I    External synchronization clock input to override the internal oscillator clock. An internal pull down

                               resistor of 62k (typical) is connected to the ground.

LPM          4            I    Low-power mode control using digital input signal. An internal pull down resistor of 62k (typical) is

                               connected to the ground.

EN           5            I    Enable pin, internally pulled up. Must be externally pulled up or down to enable/disable the device.

RT           6            O External resistor to ground to program the internal oscillator frequency.

Rslew        7            O External resistor to ground to control the slew rate of internal switching FET.

RST          8            O Active low, open drain reset output connected to external bias voltage through a resistor, asserted
                                   high after the device starts regulating.

Cdly         9            O External capacitor to ground to program power on reset delay.

GND          10           O Ground pin, must be electrically connected to the exposed pad on the PCB for proper thermal
                                   performance.

SS           11           O External capacitor to ground to program soft start time.

OV_TH        12           I    Sense input for overvoltage detection on regulated output, an external resisitor network is connected

                               between VReg and ground to program the overvoltage threshold.

RST_TH       13           I    Sense input for overvoltage detection on regulated output, an external resisitor network is connected

                               between VReg and ground to program the reset and undervoltage threshold.

VSENSE       14           I    Inverting node of error amplifier for voltage mode control

COMP         15           O Error amplifier output to connect external compensation components.

VReg         16           I    Internal low-side FET to load output during startup or limit overshoot.

PH           17           O Source of the internal switching FET

VIN          18           I    Unregulated input voltage. Pin 18 and pin 19 must be connected externally.

VIN          19           I    Unregulated input voltage. Pin 18 and pin 19 must be connected externally.

BOOT         20           O External bootstrap capacitor to PH to drive the gate of the internal switching FET.

8      Submit Documentation Feedback                                                       Copyright 2012, Texas Instruments Incorporated

                                      Product Folder Links : TPS54362-HT
www.ti.com                                                                                                                       TPS54362-HT

                                                                                                                           SLVSBI9 SEPTEMBER 2012

                                                   FUNCTIONAL BLOCK DIAGRAM

                   LPM 4                           Bandgap     0.8 V ref                                         BOOT
                                                       ref     0.2 V ref
                                                                                                              20
               D1  VIN                   Internal               Internal
Vsupply                                                         supply                                           Rslew
                          18             Voltage
                                          Rail                                                                7

                                                                                                                                    R7
                                                                                                              19 VIN

            C1     R11                                                                                        16           C3
                                                                                                                                 L
                                  5                               Gate Drive with                                  VReg
                                                                Over-Current Limit                                                                 Vreg
                   R10 EN                                       for Internal Switch                                 PH                           C4

                                                                                                              17

                      RT 6                         Selectable                            Thermal                       D2
            R8                                     Oscillator                            Sensor

                                                                                                     ref                                C7

                                                                          Error                                            R9           R4
                                                                          amp
                        SYNC 3                                                                                14  VSENSE
                          Cdly                                                   -
                                                                                                                   SS                    R5
                                      9                                         +                                          C8 C5
                                                                              0.8 V ref                       11
            C2
                         Vreg                                                                                     C6

                    R12                                                             + 0.8 V ref                        15                    R1
                                                                                    -
                                      8                                                          + 0.82 V ref COMP R6                                    C10
                                                                          Voltage
                        RST                                               comp                   -

                       GND                                                                                                RST_ TH

                                     10                                                                                13

                                                                                                                  OV _ TH                    R2

                                                    Reset with                                    -           12
                                                   Delay Timer

                                                                                                 + 0.8 V ref                                 R3  C9

Copyright 2012, Texas Instruments Incorporated                                                              Submit Documentation Feedback                   9

                                                   Product Folder Links : TPS54362-HT
TPS54362-HT                                                                                                                                                                   www.ti.com

SLVSBI9 SEPTEMBER 2012

                                                                         TYPICAL CHARACTERISTICS

Efficiency Data of Power Supply

                             90%      FET SWITCHING (SLOW SLEW RATE)                                                               FAST SLEW RATE ON SWITCHING FET
                             85%                                        Rslew = 5kW                                     95%

                                                                                                                        90%                                                VIN = 6 V
                                                                                                                        85%
                             80%
    Efficency (%)            75%                            Rslew = 35kW                       Efficency (%)            80%
                                                                                                                        75%
                                                                                                                                                                           VIN = 20 V
                                                                                                                        70%
                             70%                                         VIN = 12 V,                                    65%                                    VReg = 5 V,
                                                                         VReg = 5 V,                                    60%                                    Fsw = 500 kHz,
                             65%                                         Fsw = 500 kHz,
                                                                                                                              0                                L = 22 mH
                             60%                                         L = 22 mH
                                   0                                                                                                                           CO = 100 mF
                                                                         CO = 100 mF,
                                                                         TA = 25oC                                                                             Rslew = 5 kW,
                                                                                                                                                               TA = 25oC

                                      0.5     1       1.5                2      2.5         3                                       0.5       1           1.5       2         2.5           3

                                              IL - Load Current - A                                                                      IL - Load Current - A
                                                                                                                                             Figure 3.
                                                 Figure 2.

Output Voltage Drop Out

                                              LOAD CURRENT > 100 mA                                                                        LOAD CURRENT < 100 mA
                             7
                                                                                                                        7
                             6.5                                                                                                                               No Load

    VI - Intput Voltage - V    6                                                               VI - Intput Voltage - V                       10 mA
                                                                     3A                                                 6

                             5.5

                             5

                             4.5              200 mA                                                                    5
                                                                                                                                                50 mA

                             4        536 mA                                                                            4
                                                                                                                                                                   100 mA
                             3.5

                             3                                           1.4 A

                             2.5         Input Voltage Ramp Down Tracking                                               3
                                                                                                                                           Input Voltage Ramp Down Tracking
                             2        (Load at 5 V Output and fsw = 500 kHz)
                                                                                                                                         (Load at 5 V Output and fsw = 500 kHz)

                                                                                                                        2

                                  0   1       2       3                     4            5                              2.5      3       3.5           4       4.5         5           5.5

                                           VO - Output Voltage - V                                                                       VO - Output Voltage - V

(1) Load Current is limited to 1 A for 175C applications.                                     (1) Load Current is limited to 1 A for 175C applications.
                                            Figure 4.
                                                                                                                                                 Figure 5.

10                           Submit Documentation Feedback                                                                               Copyright 2012, Texas Instruments Incorporated

                                                                               Product Folder Links : TPS54362-HT
www.ti.com                                                                                                                                                             TPS54362-HT

                                                                                                                                                                 SLVSBI9 SEPTEMBER 2012

               TYPICAL CHARACTERISTICS (continued)

                                     OUTPUT VOLTAGE TRACKING
                       8

                                                             VReg = 5 V at Free Air
                       7

                                                         Start (power up)
                       6

                   VI - Input Voltage - V         5
                                                                             Tracking(power down)

                                                  4

                                                  3

                                                  2

                                                  1

                                                  0

                                                  0       0.05                      0.1                                                0.15   0.2

                                                                                    IL - Load Current - A

                                                                                    Figure 6.

                                                                    NOTE
            Tracking: The input voltage at which the output voltage drops approximately -0.7 V of the
            regulated voltage or for low input voltages (tracking function) over the load range.

            Start: The input voltage required to achieve the 5V regulation on power up with the stated
            load currents.

        LPM, QUIESCENT CURRENT VARIATION                                                                                                       LPM, QUIESCENT CURRENT VARIATION
                      WITH TEMPERATURE                                                                                                                       WITH TEMPERATURE

62                                                                                                                                     62
                                                                         VI = 12 V                                                                                                                              VI = 24 V

61                                                                                                                                     61

60                                                                                                                                     60

59                                                                                                                                     59
Quiescent Current (A)
                                                                                                               Quiescent Current (A)5858

57                                                                                                                                     57

56                                                                                                                                     56

55                                                                                                                                     55

54                                                                                                                                     54

53                                                                                                                                     53

52          2  60                                    118        175                                                                    52          2  60                         118  175
  -55                                                                                                                                    -55
                                                                   G006                                                                                                                  G007
               Free-Air Temperature (C)                                                                                                              Free-Air Temperature (C)

               Figure 7.                                                                                                                              Figure 8.

Copyright 2012, Texas Instruments Incorporated                                                                                                      Submit Documentation Feedback                                        11

                                                     Product Folder Links : TPS54362-HT
TPS54362-HT                                                                                                                                                                                                                                  www.ti.com

SLVSBI9 SEPTEMBER 2012

                                                                     TYPICAL CHARACTERISTICS (continued)

                                                                  SHUT DOWN CURRENT                                                                                                                       SHUT DOWN CURRENT

                                                             3                                                                                                                                       10

                                                                                                     VI = 12 V                                                                                                                               VI = 24 V

                                                                                                                                                                                                     9

                                                                                                                                                                                                     8

                                     Shut Down Current (A)                                                                                                                 7Shut Down Current (A)
                                                             2

                                                                                                                                                                            6

                                                                                                                                                                                                     5

                                                                                                                                                                            4
                                                             1

                                                                                                                                                                            3

                                                                                                                                                                                                     2

                                                                                                                                                                                                     1

                                                             0    2  60                         118  175                                                                                             0    2  60                         118  175
                                                             -55                                                                                                                                     -55
                                                                                                        G008                                                                                                                                    G009
                                                                     Free-Air Temperature (C)                                                                                                               Free-Air Temperature (C)

                                                                     Figure 9.                                                                                                                               Figure 10.

    Internal Reference Voltage (mV)                INTERNAL REFERENCE VOLTAGE                                   Voltage Drop on Rslew - mV                                   VOLTAGE DROP ON Rslew FOR CURRENT REFERENCE;
                                                                                                                                                                                                      (SLEW RATE / Rslew)
                                     801
                                              VI = 12 V                                                                                                                      1006

                                     800                                                                                                                                     1004

                                     799                                                                                                                                     1002

                                     798                                                                                                                                     1000

                                     797                                                                                                                                      998

                                     796

                                     795                                                                                                                                     996

                                     794                          2  60                         118  175                                                                     994
                                         -55                                                                                                                                    -40 -20 0 20 40 60 80 100 120 140
                                                                                                        G010                                                                                   TA - Free-Air Temperature - C
                                                                     Free-Air Temperature (C)
                                                                                                                                                                                                             Figure 12.
                                                                     Figure 11.

12                                   Submit Documentation Feedback                                                                                                                                        Copyright 2012, Texas Instruments Incorporated

                                                                                                Product Folder Links : TPS54362-HT
www.ti.com                                                                                         TPS54362-HT

                                                                                             SLVSBI9 SEPTEMBER 2012

            TYPICAL CHARACTERISTICS (continued)

                     CURRENT CONSUMPTION WITH TEMPERATURE
                 5.6

                                                     EN = High,

                                            5.55     VI = 12 V

            IIN - Current Consumption - mA   5.5
                                            5.45

                                            5.4

                                            5.35

                                            5.3

                                            5.25     -30 -10 10 30 50 70 90 110 130 150
                                                -50          TA - Free-Air Temperature - C
                                                                          Figure 13.

Copyright 2012, Texas Instruments Incorporated                                         Submit Documentation Feedback  13

                                                     Product Folder Links : TPS54362-HT
TPS54362-HT                                                                  www.ti.com

SLVSBI9 SEPTEMBER 2012

                                                          OVERVIEW

The TPS54362 is a 60V, 1A dc/dc step down (buck) converter using voltage-control mode scheme. The device
features supervisory function for power-on-rest during system power on. Once the output voltage has exceeded
the threshold set by RST_TH, a delay of 1ms/nF (based on capacitor value on RSTDLY terminal) is invoked
before RST line is released high. Conversely on power down, once the output voltage falls below the same set
threshold, the RST is pulled low only after a de-glitch filter of approximately 20s (typ) expires. This is
implemented to prevent RST from being triggered due to fast transient line noise on the output supply.

An overvoltage monitor function, is used to limit output voltage to the threshold set by OV_TH. Both the RST_TH
and OV_TH monitoring voltages are set to be a pre-scale of the output voltage, and thresholds based on the
internal bias voltages of the voltage comparators (0.8V typical).

Detection of undervoltage on the output is based on the RST_TH setting and will invoke RST line to be asserted
low. Detection of over-voltage on the output is based on the OV_TH setting and will NOT invoke the RST line to
be asserted low. However, the internal switch is commanded to turn OFF.

In systems where power consumption is critical, low power mode is implemented to reduce the non-switching
quiescent current during light load conditions. The PFM operation is determined when the system enters
discontinuous current mode (DCM) for at least 100s. The operation of when the device enters discontinuous
mode is dependent on the selection of external components.

                                                   DETAILED DESCRIPTION

The TPS54362 is a DC/DC Converter using a voltage-control mode scheme with an input voltage feed-forward
technique. The device can be programmed for a range of output voltages with a wide input voltage range. Below
are details with regard to the pin functionality.

INPUT VOLTAGE

The VIN pin is the input power source for the TPS54362. This pin must be externally protected against voltage
level greater than 60V and reverse battery. In Buck Mode the input current drawn from this pin is pulsed, with
fast rise and fall times. Therefore, this input line requires a filter capacitor to minimize noise. Additionally, for EMI
considerations, an input filter inductor may also be required.

FUNCTION MODE

    FUNCTION  OPERATING VOLTAGE        OUTPUT CURRENT CAPABILITY                                   COMMENTS
        Buck             RANGE
                                   VReg = 0.9V to 18V and ILoad Up to 1A;    Optimum performance: VIN/VReg ratios
                      3.6V to 48V  however, at higher output power the part  should always be set such that min required
                                   is derated for max temperature rating     duty cycle pulse (ton min) >150ns. The min off
                                                                             time is 250ns for ALL conditions.

OUTPUT VOLTAGE VReg

The output voltage VReg is generated by the converter supplied from the battery voltage VIN and the external
components (L, C). The output is sensed through an external resistor divider and compared with an internal
reference voltage.

The value of the adjustable output voltage in Buck Mode is selectable between 0.9V and 18V by choosing the
external resistors, according to the relationship:

    VReg = Vref (1 + R4/R5)                                                  (1)

Where R5 and R4 are feedback resistors.

Vref = 0.8V (typical)

The internal reference voltage has a 1.5% tolerance. The overall output voltage tolerance will be dependent on
the external feedback resistors. To determine the overall output voltage tolerance, use the following relationship:

    tolVReg = tolVref + (R4/(R4 + R5)) (tolR4 + tolR5)                     (2)

Where R4 and R5 are feedback resistors.

14  Submit Documentation Feedback                                            Copyright 2012, Texas Instruments Incorporated

                                         Product Folder Links : TPS54362-HT
www.ti.com                                                                                                   TPS54362-HT

                                                                                                       SLVSBI9 SEPTEMBER 2012

     Vref = 0.8V (typical)

The VReg pin is also internally connected to a load of 100, which is turned ON in the following conditions:
During startup conditions, when the device is powered up with no-load, or whenever EN is toggled, the

    internal load connected to VReg pin is turned ON for about 100 s to charge the bootstrap capacitor to
    provide gate drive voltage to the switching transistor.
During normal operating conditions, when the regulated output voltage exceeds the overvoltage threshold
    (preset by external resisitors R1, R2, and R3), the internal load is turned ON, and this pin is pulled down to
    bring the regulated output voltage down.

Typically an output capacitor within the range of 10-400F is used. This terminal will have a filter capacitor with
low ESR characteristics in order to minimize output ripple voltage.

OSCILLATOR FREQUENCY: (RT)

Oscillator frequency is selectable by means of a resistor placed at the RT pin. The switching frequency (Fsw) can
be set in the range 200 kHz 2200 kHz. In addition, the switching frequency can be imposed externally by a
clock signal (Fext) at the SYNC pin with Fsw < Fext< 2Fsw. In this case the external clock overrides the
switching frequency determined by the RT pin and the internal oscillator is clocked by the external
synchronization clock.

                             2000

                                             1800

            fsw - Switching Frequency - kHz  1600

                                             1400

                                             1200         40 V                   14 V
                                             1000               24 V
                                                                        8V
                                              800
                                              600

                                             400

                                             200     100  200               300     400       500      600
                                                  0

                                                               Resistor on RT - kW

                                                     Figure 14. Switching Frequency vs Resistor Value

SYNCHRONIZATION (SYNC)

This is an external input signal to synchronize the switching frequency using an external clock signal. The
synchronization input will over-ride the internally fixed oscillator signal. The synchronization signal has to be valid
for approximately 2 clock cycles (pulses) before the transition is made for synchronization with the external
frequency input. If the external clock input does NOT transition low or high for 32S (typ), the system will default
to the internal clock set by the RT pin. The SYNC input clock can have a maximum frequency of 2X the
programmed clock frequency up to a maximum value of 2.2MHz

ENABLE / SHUTDOWN:(EN)

The Enable pin provides electrical on/off control of the regulator. Once the Enable pin voltage exceeds the
threshold voltage, the regulator starts operation and the internal soft start begins to ramp. If the Enable pin
voltage is pulled below the threshold voltage, the regulator stops switching and the internal soft start resets.
Connecting the pin to ground or to any voltage less than 0.7V disables the regulator and activate the shutdown
mode. This pin must have an external pull up or pull down to change the state of the device.

Copyright 2012, Texas Instruments Incorporated                                              Submit Documentation Feedback  15

                                                          Product Folder Links : TPS54362-HT
TPS54362-HT                                                                                                      www.ti.com

SLVSBI9 SEPTEMBER 2012

RESET DELAY (Cdly)

The Reset delay pin sets the desired delay time to assert the RESET pin high after the supply has exceeded the
programmed VReg_RST voltage. The delay may be programmed in the range of 2.2ms to 200ms using
capacitors in the range of 2.2nF to 200nF. The delay time is calculated using the following equation:

PORdly = 1ms / nF C, Where C = capacitor on Cdly pin                                                           (3)

RESET PIN (nRST)

The RESET pin is an open-drain output. The power-on reset output is asserted low until the output voltage
exceeds the programmed VReg_RST voltage threshold and the reset delay timer has expired. Additionally,
whenever the ENABLE pin is low or open, RESET is immediately asserted low regardless of the output voltage.
There is a reset filter timer to prevent reset being invoked due to short negative transients on the output line.

          Power On Condition/ Reset Line                                       Power Down Condition/ Reset Line

    VIN                                                 VIN

      Css                                                Css                   Set by RST_TH
               0.92 x VReg                              VReg                   Terminal

    VReg

    Cdly                                                Cdly

                                   tdelay

    RST                                                 RST

                                                                               20 ms
                                                                               (Typ-Deglitch Time)

BOOST CAPACITOR (BOOT)

This capacitor provides the gate drive voltage for the Internal MOSFET switch. X7R or X5R grade dielectrics are
recommended due to their stable values over temperature. Boost cap may need to be tweaked lower for low
Vreg and/or high frequencies applications. The cap may need to be tweaked higher for high Vreg and/or low
frequencies applications. (e.g. 100nF for 500kHz/5V and 220n for 500kHz/8V.)

16  Submit Documentation Feedback                                              Copyright 2012, Texas Instruments Incorporated

                                           Product Folder Links : TPS54362-HT
www.ti.com                                                                                     TPS54362-HT

                                                                                         SLVSBI9 SEPTEMBER 2012

SOFT START (SS)

On powerup or after a short circuit event , the following conditions are recommended:

1. VIN VReg > 2.5V

2. Load current < 1A, until RST goes high.

3. In discontinuous mode or LPM (i.e., light loads), in addition to 1), Vreg < 5.5V also applies.

4. Equation 4 should be satisfied. This condition also applies when there is a short circuit on the output.

1.55 Css 30 10-6             CO
            <                 
50 10-6 D ILOAD
                                                  L                                                                     (4)

Where:

D = VO/VIN duty cycle.                                                                                                  (5)

Css = 1 nF to 220 nF, providing the above equations are satisfied.

L is inductance of inductor.

LOW POWER MODE (LPM)

The TPS54362 enters automatically low power mode once the regulation goes into discontinuous mode. The
internal control circuitry for any transition from Low Power Mode to High Power Mode occurs within 5s (typ). In
low power mode, the converter operates as a hysteretic controller with the threshold limits set by VReg_UV =
0.82 x (R1 + R2 +R3 / (R2 + R3), for the lower limit and ~VReg for the upper limit. To ensure tight regulation in
the low power mode, R2 and R3 values are set accordingly.

The device operates with both automatic and digital controlled low power mode. The digital low power mode can
over-ride the automatic low power mode function by applying the appropriate signal on the LPM terminal. The
part goes into active or normal mode for at least 100s, whenever RST_TH or VREG_UV is tripped. In active
mode or normal mode, ALL blocks including OV function are enabled.

In LPM mode, OV function is disabled.

Active or Normal Mode: When part is in DCM with LPM=High or in CCM with LPM=High or Low
LPM: When part is in DCM with LPM = Low

Automatic and Digital

LPM high:               device forced normal mode, fixed frequency, even at light load current (part will do
                        pulse skipping to keep output voltage in regulation at light loads)

LPM low or open:        device will automatically change between normal and low power mode dependent on
                        load current

BUCK MODE LOW POWER MODE OPERATION
When operating in low power mode (Buck reg), and if the output is shorted to ground, a reset is asserted.
The low power mode operation is initiated once the converter enters discontinuous mode of operation.

EXTERNAL LPM OPERATION
The low power mode (LPM) is active low, if there is an open on this terminal the IC enters the low power mode
(internal pull down).
To allow low power mode operation, the load current has to be low and the LPM terminal is set to ground.
To inhibit low power mode, the microcontroller has to drive the terminal high, and the converter is not in
discontinuous mode of operation.
Part can ONLY power-up in LPM/DCM if, VReg < 5.5V AND VIN-VReg > 2.5V.
In active mode. the part powers-up when VIN > 3.6V (min).
Note: In LPM, the OV_TH circuit is not enabled.

Copyright 2012, Texas Instruments Incorporated                                         Submit Documentation Feedback  17

                                                     Product Folder Links : TPS54362-HT
TPS54362-HT                                                                                                                                                                                          www.ti.com

SLVSBI9 SEPTEMBER 2012

Active or Normal Mode: When the device is in CCM or DCM with LPM = High
LPM: When the device is in DCM with LPM = Low

SHORT CIRCUIT PROTECTION

The TPS54362 features an output short-circuit protection. Short-circuit conditions are detected by monitoring the
RST_TH, and when the voltage on this node drops below 0.2V, the switching frequency is decreased and current
limit is folded back to protect the device. The switching frequency is fold back to approximately 25kHz and the
current limit is reduced to 30% of the current limit typical value.

OVERCURRENT PROTECTION

Overcurrent protection is implemented by sensing the current through the NMOS switch FET. The sensed
current is then compared to a current reference level representing the overcurrent threshold limit. If the sensed
current exceeds the overcurrent threshold limit, the overcurrent indicator is set true. The system will ignore the
overcurrent indicator for the leading edge blanking time at the beginning of each cycle to avoid any turn-on noise
glitches.

Once overcurrent indicator is set true, overcurrent protection is triggered. The MOSFET is turned off for the rest
of the cycle after a propagation delay. The overcurrent protection scheme is called cycle-by-cycle current limiting.
If the sensed current continues to increase during cycle-by-cycle current limiting, the temperature of part will start
rising, the TSD will kick in and shut down switching until part cools down.

SLEW RATE CONTROL (Rslew)

This pin controls the switching slew rate of the internal power NMOS. The slew rate will be set by an external

resistor with a slew rate range shown below for rise and fall times. The range of rise time tr = 15ns to 35ns, and
fall time tf = 15ns to 200ns, with Rslew range of 10k to 50k (see plots below).

    35                                                                                                                      350

                         8V                         14 V                                                                                                                                       40 V
                                                                                                                            300
    30
                                                                                                                            250
               24 V                                                                                                                                                                  24 V

tr - Rise Time - ns25                                                                                                       200
                                                                                                       tf - Fall Time - ns                                                      14 V
    20
                                                                                                                            150
    15                                                                                                                                                           8V
                                          40 V
                                                                                                                            100
    10

    5                                                                                                                       50

    0                                                                                                                       0

       10  20        30                         40        50  60  70                                                        10  20  30  40  50                                                       60  70

                     Rslew - Slew Resistor - kW                                                                                     Rslew - Slew Resistor - kW

               Figure 15. FET Rise Time                                                                                         Figure 16. FET Fall Time

REGULATION VOLTAGE (VSENSE)

This pin is used to program the regulated output voltage based on a resistor feedback network monitoring the VO
output voltage. The selected ratio of R4 to R5 will set the VReg voltage.

RESET THRESHOLD (RST_TH)

This pin is programmable for setting the output accuracy for the low power mode (LPM) to set the undervoltage
monitoring of the regulated output voltage (VReg_UV), and the voltage to initiate a rest output signal
(VReg_RST). The resistor combination of R1 to R3 is used to program the threshold for detection of
undervoltage. Voltage bias on R2 + R3 sets the Reset threshold.

Undervoltage for transient and Low Power Mode Operation:

        VReg_UV = 0.82V (R1 + R2 +R3 / (R2 + R3)                                                                                                                                                       (6)

        Reset Threshold = VReg_RST = 0.8V (R1 + R2 + R3 / (R2 + R3)                                                                                                                                    (7)

Recommended range: 70% to 92% of the regulation voltage.

18         Submit Documentation Feedback                                                                                            Copyright 2012, Texas Instruments Incorporated

                                                              Product Folder Links : TPS54362-HT
www.ti.com                                                                                        TPS54362-HT

                                                                                            SLVSBI9 SEPTEMBER 2012

OVERVOLTAGE SUPERVISOR for VReg (OV_TH)

This pin is programmable to set the overvoltage monitoring of the regulated output voltage. The resistor
combination of R1 to R3 is used to program the threshold for detection of overvoltage. The bias voltage of R3
sets the OV threshold and the output voltage accuracy in hysteretic mode during transient events.

Overvoltage ref = VReg _OV = 0.8V x (R1 +R2 + R3) / (R3),                                                            (8)

Recommended range: 106% to 110% of the regulation voltage

NOISE FILTER ON RST_TH AND OV_TH TERMINALS

There is some noise sensitivity on the RST_TH and OV_TH pins and capacitance is added to filter this noise.
The noise is more pronounced with fast falling edges on the PH pin. So the smaller the Rslew resistor (minimum
recommended value is 10k) the more capacitance may be required on RST_TH and OV_TH. Users should use
the smallest capacitance necessary, because larger values will increase the loop response time and degrade
short circuit protection and transient response. The upper limit is determined by the 2s maximum time constant
seen on the OVTH/RSTTH when VReg = 0 V (i.e. [R2 + R3][C9 + C10] < 2s). The noise in the RST_TH /
OV_TH resistor chain may change with PCB layout or application set-up, so the RST_TH and/or the OVTH
capacitor may not be needed in all applications. Users can place the footprint and only populate it, if necessary.

Example                                                                               VReg

R1 = 36K                                                                RST _TH                         C4
R2 = 600                                                                  OV _TH      R1
R3 = 6.6k
                                                                                      R2                    C10
VReg_RST = 0.8 (43.2k) /7.2k) = 4.8V

VReg_OV = 0.8 (43.2k) /6.6k) = 5.24V

                                                                                      R3
                                                                                                 C9

Typical cap values for RST_TH/OV_TH caps are between 10 pf to 100 pf range for total resistance onVReg Output
RSTH/OVTH divider of < 200 k.
OUTPUT TOLERANCES BASED ON MODES OF OPERATION

                                                                                                                  VReg_OV
                                                                                                                  VReg (UL)

                                                                                                                  VReg (LL)

                                                                                             VReg_UV = 0.82 x (R1 + R2 + R3) / (R2 + R3)

                                                                                            VReg_RST = 0.8 x (R1 + R2 + R3) / (R2 + R3)

            Load reg/Line reg in                  LPM  Active (Normal)
              Hysteretic mode

                                                  Modes Of Operation

empty paragraph for space between the illustration and table

Copyright 2012, Texas Instruments Incorporated                                      Submit Documentation Feedback  19

                                                  Product Folder Links : TPS54362-HT
TPS54362-HT                                                                                                                          www.ti.com

SLVSBI9 SEPTEMBER 2012                                                                                           Comments
                                                                                                         Min to max ripple on output
    Mode Of Operation                    VO - Lower Limit                VO Upper limit                Min to max ripple on output
      Hysteretic Mode         0.82V (R1 + R2 + R3)/(R2 + R3)      0.8V (R1+R2+R3)/(R3)               Min to max ripple on output
      Low power Mode          0.82V (R1 + R2 + R3)/(R2 + R3)
       Active (Normal)                                                    VReg + tolVReg
                                           VReg tolVReg                 VReg + tolVReg

empty paragraph for space between the two tables

    Supervisor Thresholds              VO - Typical value                         Tolerance                     Comments
            Overvoltage          0.8V (R1 + R2 + R3)/(R3)                                              Overvoltage threshold
                Reset                                           (tolVref + (R1 + R2/[R1 + R2 + R3])
                              0.8V (R1 + R2 + R3)/(R2 + R3)               (tolR1 + tolR2 + tolR3)                 setting

                                                                   (tolVref + (R1/[R1 + R2 + R3])     Reset threshold setting
                                                                            (tolR1 + tolR2 + tolR3)

Load reg/Line reg in Hysteretic Mode

This mode of operation is when a load or line transient step occurs in the application. The converter will go into a
hysteretic mode of operation until the error amplifier stabilizes and controls the output regulation to a tighter
output tolerance. During the load step the regulator upper threshold is set by the VReg_OV and the lower
threshold is set by the VReg_UV limit.

The converter enters this mode of operation during load or line transient events if the main control loop cannot
respond to regulate within the specified tolerances. The regulator exits this mode once the main control loop
responds.

Internal Undervoltage Lock Out (UVLO)

The IC is enabled on power up once the internal bandgap and bias currents are stabile, this is typically at
VI = 3.4V (min). On power down, the internal circuitry is disabled at VI = 2.6V (max).

Loop Control Frequency Compensation

                           L

                                   VReg                                                              C8

                                                 C7             R9                     C5            R6

                           CESR    R4

                                 C4                                            VSENSE         Error      COMP
                                             R5                Vref = 0.8 V                AMP

                                                                        Type 3 Compensation

                                   Figure 17. Type 3 Compensation

Type III Compensation

fc = fsw 0.1 (the cut off frequency, when the gain is 1 is called the unity gain frequency).
The fc is typically 1/5 to 1/10 of the switching frequency, double pole frequency response due to the LC output
filter

The modulator break frequencies as a function of the output LC filter is derived from Equation 9 and Equation 10.
The LC output filter gives a "Double Pole" which has a 180 degree phase shift

20  Submit Documentation Feedback                                                            Copyright 2012, Texas Instruments Incorporated

                                                 Product Folder Links : TPS54362-HT
www.ti.com                                                                                                          TPS54362-HT

                                                                                                              SLVSBI9 SEPTEMBER 2012

                  1
fLC = 2p (LCO )1/2
                                                                                                                                             (9)

The ESR of the output capacitor C gives a "ZERO" that has a 90 degree phase shift

                        1
fESR = (2p CO ESR)
                                                                                                                                             (10)

Vreg = Vref (R4 + R5)
                              R5
                                                                                                                                             (11)

Vreg (R4 + R5)
            =

0.8V              R5                                                                                                                         (12)

The VIN/Vr modulator gain is about 10 for 8V48V

Note that the VIN/Vr gain (Amod) is not precise and has a tolerance of about 20%.

Vramp = VIN
             10

Gain(dB)       =  20      log            VIN
                                                  
                                           Vramp                                                                                           (13)

Gain = 20 Log 10 = 20 dB

fp1 =             (C5 + C8)

            2p R6 (C5 C8)                                                                                                              (14)

fp2 =                1

            2p R9 C7                                                                                                                     (15)

fz1 =                1

            2p R6 C5                                                                                                                     (16)

fz2 =                      1

            2p (R4 + R9 ) C7                                                                                                             (17)

Bode Plot of Converter Gain

                                                      Open Loop Error
                                                          Amp Gain

                                                            fZ1 fZ2    fP1 fP2

                              Gain - dB                                         20 log R6 (R4+R9)/(R4*R9)

                                               20 log (10)             20 log (R6/R4)
                                            Modulator Gain
                                                                                                Compensation
                                                                                                       Gain

                                                                                      Closed Loop Gain

                                                            fLC        f ESR

                                                            f - Frequency - Hz

Copyright 2012, Texas Instruments Incorporated                                                              Submit Documentation Feedback  21

                                                      Product Folder Links : TPS54362-HT
TPS54362-HT                                                                                                                                                                                    www.ti.com

SLVSBI9 SEPTEMBER 2012

                                                                                    APPLICATION INFORMATION

The following guidelines are recommended for PCB layout of the TPS54362 device.

                         Input Voltage, VI                                                                              8V to 28V
                         Output Voltage, VO                                                                             3.3V 2%
                         Maximum Output Current, IO-max                                                                 1.0A
                         Transient Response 0.25A to 2.25A load step                                                    VO = 5%
                         Reset Threshold                                                                                92% of Output Voltage
                         Overvoltage Threshold                                                                          106% of Output Voltage
                         Undervoltage Threshold                                                                         95% of Output Voltage

SELECTING THE SWITCHING FREQUENCY

The user selects the switching frequency based on the minimum on-time of the internal power switch, the
maximum input voltage and the minimum output voltage and the frequency shift limitations. Equation 18 must be
used to find the maximum frequency for the regulator. The value of the resistor to set on the RT terminal to set
this frequency can be extrapolated from Figure 18.

       fsw         -  max     =    VO- min              (Hz)
                                   VI- max            
                                                      

                                    ton-min                                                                                                                                                        (18)

ton-min = 150ns from the DC Electrical Characteristics
fsw-max = 770kHz

Since the oscillator can vary 10%, decrease the frequency by 10%. Further, to keep the switching frequency
outside the AM band, fsw can be selected as 400kHz.

                                                                                                                              1          D1

                                                                                                                        C11 + C1                       J1
                                                                                                                        0.1uF 220uF
                                                                                                                                                   2

                                                                                                                                                          VIN = 8 to 28V

                                                                                                                                                   1

                                                   U1 TPS54362PWP                                                             2

                                                1  NC            BOOT    20         C3 0.1uF
                                    GND
                                                   NC            VIN     19          V_REG                         GND
                                                2
V_REG                               GND                                   18          C6                 D2                                                                       V_REG
                                                                 VIN
            R11                                 3  SYNC                                           GND                            L1  22uH
            102k                                4
                                    GND            LPM           PH      17                                  V_REG            1         2
                                                5
                                                                                                       R1                                            R9                        1               J2
                                      260k 6                                                           73.6k                                         2.15k
                                      30.1k 7      EN            VREG    16
                                      2k 8                                                                                                           C7
                                      4.7nF 9                                                                                                        360pF                     C12 + C4     2      VOUT= 3.3V

            R10    GND   R8                    10  RT            COMP    15                                                          C5 430pF
                                    GND
                                                                                                                                                            R4                 0.1uF 220uF  1      IOUT= 2.5A

            88.7k  GND   R7                        RSLEW                        14                                                                                             2
                                                                 VSENSE
                                                                                                                                     C8        R6           187k

                  V_REG  R12                       RST           RST_TH  13

       GND                                                                                                                           82pF      324K                       GND

                          C2                       CDLY                       12
                                                                 OV_TH
                   GND

                                                   AGND   21             11
                                                            PAD  SS

                                                                                                                                                            R5

                                                                                     4.7nF             R2               C10                                      59k

                                                          GND                                          3.48k            15pF                                GND

                                                                                      GND

                                                                                            C9         R3 GND

                                                                                            56pF       22.6k

                                                                                    GND           GND

                                                                                                       Figure 18.

22          Submit Documentation Feedback                                                                                                            Copyright 2012, Texas Instruments Incorporated

                                                                                    Product Folder Links : TPS54362-HT
www.ti.com                                                                                    TPS54362-HT

                                                                                        SLVSBI9 SEPTEMBER 2012

Output Inductor Selection (LO)
The minimum inductor value is calculated using Equation 20.

The KIND is the coefficient that represents the amount of inductor ripple current relative to the maximum output
current, using equation 19 the ripple is calculated.

The inductor ripple current is filtered by the output capacitor and so the typical range of this ripple current is in

the range of KIND = 0.2 to 0.3, depending on the ESR and the ripple current rating of the output capacitor. The
minimum inductor value calculated is 14.5H, choose inductor  22H.

IRipple = KIND IO                                                                                                  (19)

IRipple = 0.2 2.5 = 0.5A (peak-to-peak)

Calculate inductor L:

( ) LO-min
            =       VI-max - VO VO              (Henries)
                  SW IRipple VI-max
                                                                                                                     (20)

Where, fSW is the regulator's switching frequency.
IRipple = Allowable ripple current in the inductor, typically 20% of max IO
The RMS and peak current flowing in Inductor is:

IL,RMS =          (IO )2 +    (IRipple )2         (Am ps)
                                 12
                                                                                                                     (21)

Inductor peak current:

IL,pk       = IO  +  IRipple  (Amps)
                        2
                                                                                                                     (22)

Output Capacitor (CO)

The selection of the output capacitor will determine several parameters in the operation of the converter, the
modulator pole, voltage droop on the out capacitor and the output ripple.

During a load step from no load to full load or changes in the input voltage, the output capacitor must hold up the
output voltage above a certain level for a specified time and NOT issue a reset, until the main regulator control
loop responds to the change. The minimum output capacitance required to allow sufficient droop on the output
voltage with issuing a reset is determined by Equation 24.

The capacitance value determines the modulator pole and the roll off frequency due to the LC output filter double
pole - Equation 9.

The output ripple voltage is a product of the output capacitor ESR and ripple current Equation 26.

Using Equation 23, the minimum capacitance needed to maintain desired output voltage during high to low load

transition and prevent over shoot is 157F.

            ( ) L (IO-max )2 - (IO-min )2
CO = (VO-max )2 - (VO-min )2 (Farads)
                                                                                                                     (23)

IO - max, is max output current
IO - min is min output current
The difference between the output current max to min is the worst case load step in the system.

VO - max is max tolerance of regulated output voltage
VO - min is the min tolerance of regulated output voltage

Minimum Capacitance needed for transient load response, using Equation 24, yields 53F.

CO >         2 DIO          (Farads)
            fsw DVO
                                                                                                                     (24)

Copyright 2012, Texas Instruments Incorporated                                      Submit Documentation Feedback  23

                                                  Product Folder Links : TPS54362-HT
TPS54362-HT                                                                                           www.ti.com

SLVSBI9 SEPTEMBER 2012

Minimum Capacitance needed for output voltage ripple specification, using Equation 25, yields 1.18F.

    CO   >       1     x        1               (Farads)
                fsw
            8                  VO-Ripple  
                              IRipple   
                                                                                                      (25)

The most critical condition based on the calculations above indicates that the output capacitance has to be a
minimum of 157F to keep the output voltage in regulation during load transients.

Additional capacitance de-ratings for temperature, aging and dc bias has to be factored, and so a value of 220F
with ESR calculated using Equation 26 of less than 100m should be used on the output stage.

Maximum ESR of the out capacitor based on output ripple voltage specification.

    RESR <      VO-Ripple  (Ohms)
                 IRipple
                                                                                                      (26)

Output capacitor root mean square (RMS) ripple current. This is to prevent excess heating or failure due to high
ripple currents. This parameter is sometimes specified by the manufacturers.

    IO_RMS =      ( ) VO x VI_max - VO               (Apms)

                  12 x VI_max x LO x fsw                                                              (27)

FLYBACK SCHOTTKY DIODE

The TPS54362 requires an external Schottky diode connected between the PH and power ground termination.
The absolute voltage at PH pin should not go beyond the values mentioned in Absolute Maximum Ratings table
on page 2 of this document. The schottky diode conducts the output current during the off state of the internal
power switch. This schottky diode must have a reverse breakdown higher then the maximum input voltage of the
application. A schottky diode is selected for its lower forward voltage. The schottky diode is selected based on
the appropriate power rating, which factors in the DC conduction losses and the AC losses due to the high
switching frequencies; this is determined by Equation 28.

                ( ) ( )                                          2            
                  VI_max - VO   x IO       x Vfd  +     VI - Vfd
    Pdiode  =                                                        x fsw x CJ     (Watts)
                                                                                
                                VI- max                            2           
                                                
                                                                                                      (28)

Where:

     Vfd = forward conducting voltage of Schottky diode
     Cj = junction capacitance of the Schottky diode
The recommended part numbers are PDS360 and SBR8U60P5.

INPUT CAPACITOR, CI

The requires an input ceramic de-coupling capacitor type X5R or X7R and bulk capacitance to minimize input
ripple voltage. The dc voltage rating of this input capacitance must be greater than the maximum input voltage.
The capacitor must have an input ripple current rating higher than the maximum input ripple current of the
converter for the application; this is determined by Equation 29.

The input capacitors for power regulators are chosen to have reasonable capacitance to volume ratio and fairly
stable over temperature. The value of the input capacitance also determines the input ripple voltage of the
regulator, shown by Equation 30.

    ( ) II_RMS IO x
                   VO x         VI_min - VO           (Amps)
                  VI_min           VI_min
                                                                                                      (29)

    DVI  =  IO-max x 0.25       (Volts)
               CI x fsw
                                                                                                      (30)

24  Submit Documentation Feedback                                                              Copyright 2012, Texas Instruments Incorporated

                                                      Product Folder Links : TPS54362-HT
www.ti.com                                                                                     TPS54362-HT

                                                                                         SLVSBI9 SEPTEMBER 2012

OUTPUT VOLTAGE AND FEEDBACK RESISTOR SELECTION

In the design example, 187k was selected for R4, using Equation 1, R4 is calculated as 59k. To minimize the
effect of leakage current on the VSENSE terminal, the current flowing through the feedback network should be
greater than 5A in order to maintain output accuracy. Higher resistor values help improve the converter
efficiency at low output currents, but may introduce noise immunity problems.

OVERVOLTAGE RESISTOR SELECTION

Using Equation 8, the value of R3 is determined to set the overvoltage threshold at 1.06 3.3V. The total resistor
network from VReg output to ground is approximately 100k (this is R1 + R2 +R3). Then R3 is calculated to be
22.87k. Use the nearest standard value, which is 22.6k. A noise decoupling capacitor may be required on this
terminal to ensure proper operation; the value chosen for this design is 56pF.

RESET THRESHOLD RESISTOR SELECTION

Then using Equation 7 the value of R2 + R3 is calculated, and then knowing R3 from the OV_TH setting, R2 is
determined. The value of R2 + R3 yielded 26.35k, which means R2 is approximately 3.48k. This will set the
reset threshold at 0.92 3.3V. A noise decoupling capacitor may be required on this terminal to ensure proper
operation; the value chosen for this design is 15pF. R1 is determined to be 73.6k.

LOW POWER MODE THRESHOLD

To obtain an approximation of the output load current at which the converter is operating in discontinuous mode,

use Equation 31. The values used in the equation for minimum and maximum input voltage will affect the duty

cycle and the overall discontinuous mode load current. With a maximum input voltage of 28V, the output load

current for DCM is 165.8mA, and for minimum input voltage of 8V the DCM mode load current is 111.7mA.

These are nominal values and other factors are not taken into consideration like external component variations

with temperature and aging.

IL _DISCONT = IL_LPM =       (1 - D) VO         (Amperes) (with   30% hysteresis)

                             2 SW L                                                                                (31)

UNDERVOLTAGE THRESHOLD FOR LOW POWER MODE AND LOAD TRANSIENT OPERATION

This threshold is set above the reset threshold to ensure the regulator operates within the specified tolerances
during output load transient of low load to high load and during discontinuous conduction mode. Using
Equation 6 the typical voltage threshold is determined.

In this design, the value for this threshold is 0.95 3.3V.

SOFTSTART CAPACITOR

The soft start capacitor determines the minimum time to reach the desired output voltage during a power up
cycle. This is useful when a load requires a controlled voltage slew rate, and helps to limit the current draw from
the input voltage supply line. Equation 4 has to be satisfied in addition to the other conditions stated in the soft
start section of this document. In this design, a 4.7nF capacitor is required to meet these criteria.

BOOTSTRAP CAPACITOR SELECTION

A 0.1F ceramic capacitor must be connected between the PH and BOOT terminals for the converter to operate
and regulate the desired output voltage. It is recommended to use a capacitor with X5R or better grade dielectric
material, and the voltage rating on this capacitor of at least 25V to allow for derating.

COMPENSATION

Guidelines for Compensation Components

                                                                                      1

Make the two zeroes close to the double pole (LC), e.g fz1  fz2  2 x p LCO
1. Make first zero below the filter double pole (approx 50% to 75% of fLC)
2. Make second zero at filter double pole (fLC)

Copyright 2012, Texas Instruments Incorporated                                         Submit Documentation Feedback  25

                                                  Product Folder Links : TPS54362-HT
TPS54362-HT                                                                                     www.ti.com

SLVSBI9 SEPTEMBER 2012

Make the two poles above the cross-over frequency fc,

1. Make first pole at the ESR frequency (fESR)
2. Make the second pole at 0.5 the switching frequency (0.5 fsw)

    Select R4 = 187kW

    R5 = (R4 0.8 )
          (VO - 0.8)
                                                                                                (32)

    R6 = fc Vramp R4
                     (fLC VI)
                                                                                                (33)

Calculate C5 based on placing a zero at 50% to 75% of the output filter double pole frequency.

    C5 =                1

          p R6 fLC                                                                          (34)

Calculate C8 by placing the first pole at the ESR zero frequency.

    C8 =                        C5

          (2p R6 C5 fESR - 1)                                                             (35)

Set the second pole at 0.5 the switching frequency and also set the second zero at the output filter double pole
frequency.

                      R4
    R9 =

          fsw
                             - 1
                 2    fLC                                                                    (36)
                           

    C7 =                1

          p R9 fsw                                                                          (37)

Calculate the Loop Compensation

DC modulator gain (Amod) = 8 /Vr
Vr = 0.8
Amod (dB) = 20 log (10) = 20 dB

Output filter due to LCO poles and CO ESR zeros from Equation 9 and Equation 10.
     fLC = 2.3 kHz for LCO = 22H, CO = 220F
     fESR = 7.23 kHz for CO = 220F, ESR = 100m
     Choose R4 = 187k

26  Submit Documentation Feedback                                           Copyright 2012, Texas Instruments Incorporated

                                        Product Folder Links : TPS54362-HT
www.ti.com                                                                                  TPS54362-HT

                                                                                      SLVSBI9 SEPTEMBER 2012

The poles and zeros for a type III network are calculated using equations Equation 32 to Equation 37.
     R5 = 59.8k (use standard value 59k)
     R6 = 326.9k (use standard value 324k)
     C5 = 425.5pF (use standard value 430pF)
     C8 = 79.9pF (use standard value 43pF)
     R9 = 2.16k (use standard value 2.15K)
     C7 = 367.7pF (use standard value 360pF)

The poles and zeros based on these compensation values can be calculated using Equation 14 to Equation 17.

Power Dissipation

The power dissipation losses are applicable for continuous conduction mode operation (CCM)

PCON = IO2 RDS(on)     VO                    (Conduction losses)
                               
                           VI                                                                                      (38)

PSW = 1/2 VI IO (tr + tf ) fSW (Switching losses)                                                            (39)

PGate = Vdrive Qg fsw (Gate drive losses) where Qg = 1 10-9 (nC)                                               (40)

PIC = VI Iq-normal (Supply losses)                                                                                 (41)

PTotal = PCON + PSW + PGate + PIC (Watts)                                                                            (42)

Where:

     VO = Output voltage
     VI = Input voltage
     IO = Output current
     tr = FET switching rise time (tr max = 40ns)
     tf = FET switching fall time
     Vdrive = FET gate drive voltage (typically Vdrive = 6V and Vdrive max = 8V)
     fsw = Switching frequency

For given operating ambient temperature TA

TJ = TAmb + Rth PTotal                                                                                             (43)

For a given max junction temperature TJ-Max = 150C

TAmb-Max = TJ-Max - Rth PTotal                                                                                     (44)

Where:

     PTotal = Total power dissipation (Watts)
     TAmb = Ambient Temperature in C
     TJ = Junction Temperature in C
     TAmb-Max = Maximum Ambient Temperature in C
     TJ-Max = Maximum junction temperature in C
     Rth = Thermal resistance of package in (C/W)

Other factors NOT included in the information above which affect the overall efficiency and power losses are
Inductor ac and dc losses.

Trace resistance and losses associated with the copper trace routing connection

Flyback catch diode

The output current rating for the regulator may have to be derated for ambient temperatures above 85C. The
de-rate value will depend on calculated worst case power dissipation and the thermal management
implementation in the application.

Copyright 2012, Texas Instruments Incorporated                                      Submit Documentation Feedback  27

                                                  Product Folder Links : TPS54362-HT
TPS54362-HT                                                                                                                    www.ti.com

SLVSBI9 SEPTEMBER 2012

LAYOUT
The following guidelines are recommended for PCB layout of the TPS54362 device.

INDUCTOR

Use a low EMI inductor with a ferrite type shielded core. Other types of inductors may be used; however, they
must be low EMI characteristics and located away from the low power traces and components in the circuit.

INPUT FILTER CAPACITORS

Input ceramic filter capacitors should be located in the close proximity of the VIN terminal. Surface mount
capacitors are recommended to minimize lead length and reduce noise coupling.

FEEDBACK

Route the feedback trace such that there is minimum interaction with any noise sources associated with the
switching components. Recommended practice is to ensure the inductor is placed away from the feedback trace
to prevent EMI noise source.

TRACES AND GROUND PLANE

All power (high current) traces should be thick and short as possible. The inductor and output capacitors should
be as close to each other as possible. This will reduce EMI radiated by the power traces due to high switching
currents.

In a two sided PCB, it is recommended to have ground planes on both sides of the PCB to help reduce noise
and ground loop errors. The ground connection for the input and output capacitors and IC ground should be
connected to this ground plane.

In a multilayer PCB, the ground plane is used to separate the power plane (high switching currents and
components are placed) from the signal plane (where the feedback trace and components are) for improved
performance.

Also, arrange the components such that the switching current loops curl in the same direction. Place the high
current components such that during conduction the current path is in the same direction. This will prevent
magnetic field reversal caused by the traces between the two half cycles, helping to reduce radiated EMI.

                                          Topside Supply Area                  Output
                                                      Input Capacitor         Capacitor

                                                                               Ground
                                                                                Plane

                                                                                                  Output
                                                                              Catch Diode Inductor

                                    NC     BOOT                               Compensation Network
                                    NC       VIN
                                   SYNC      VIN                              Supervisor Network                     Resistor
                                   LPM       PH                                                                       Divider
                                   EN       VReg
                                   RT      COMP                                                            Signal via to
                                   Rslew  VSENSE                                                          Ground Plane
                                   RST    RST_TH
                                   Cdly   OV_TH
                                   GND
                                               SS

                                   Topside Ground Area                                                    Thermal Via
                                                                                                          Signal Via
                                   Figure 19. PCB Layout Example

28  Submit Documentation Feedback                                             Copyright 2012, Texas Instruments Incorporated

                                          Product Folder Links : TPS54362-HT
                                                                                                       PACKAGE OPTION ADDENDUM

www.ti.com                                                                                                                                                                               11-Apr-2013

PACKAGING INFORMATION

Orderable Device  Status    Package Type Package Pins Package Eco Plan Lead/Ball Finish MSL Peak Temp                                                Op Temp (C)       Top-Side Markings              Samples
TPS54362HPWP                                                                                                                                           -55 to 175
                       (1)                 Drawing  Qty  (2)              (3)                                                                                                             (4)

                  ACTIVE    HTSSOP         PWP 20   90 Green (RoHS CU NIPDAU Level-4-260C-72 HR                                                                    54362H
                                                               & no Sb/Br)

(1) The marketing status values are defined as follows:
ACTIVE: Product device recommended for new designs.
LIFEBUY: TI has announced that the device will be discontinued, and a lifetime-buy period is in effect.
NRND: Not recommended for new designs. Device is in production to support existing customers, but TI does not recommend using this part in a new design.
PREVIEW: Device has been announced but is not in production. Samples may or may not be available.
OBSOLETE: TI has discontinued the production of the device.

(2) Eco Plan - The planned eco-friendly classification: Pb-Free (RoHS), Pb-Free (RoHS Exempt), or Green (RoHS & no Sb/Br) - please check http://www.ti.com/productcontent for the latest availability
information and additional product content details.
TBD: The Pb-Free/Green conversion plan has not been defined.
Pb-Free (RoHS): TI's terms "Lead-Free" or "Pb-Free" mean semiconductor products that are compatible with the current RoHS requirements for all 6 substances, including the requirement that
lead not exceed 0.1% by weight in homogeneous materials. Where designed to be soldered at high temperatures, TI Pb-Free products are suitable for use in specified lead-free processes.
Pb-Free (RoHS Exempt): This component has a RoHS exemption for either 1) lead-based flip-chip solder bumps used between the die and package, or 2) lead-based die adhesive used between
the die and leadframe. The component is otherwise considered Pb-Free (RoHS compatible) as defined above.
Green (RoHS & no Sb/Br): TI defines "Green" to mean Pb-Free (RoHS compatible), and free of Bromine (Br) and Antimony (Sb) based flame retardants (Br or Sb do not exceed 0.1% by weight
in homogeneous material)

(3) MSL, Peak Temp. -- The Moisture Sensitivity Level rating according to the JEDEC industry standard classifications, and peak solder temperature.

(4) Multiple Top-Side Markings will be inside parentheses. Only one Top-Side Marking contained in parentheses and separated by a "~" will appear on a device. If a line is indented then it is a
continuation of the previous line and the two combined represent the entire Top-Side Marking for that device.

Important Information and Disclaimer:The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information
provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and
continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals.
TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

OTHER QUALIFIED VERSIONS OF TPS54362-HT :

Automotive: TPS54362-Q1

                                                         Addendum-Page 1
www.ti.com                                                                                                        PACKAGE OPTION ADDENDUM

NOTE: Qualified Version Definitions:                                                                                                                                             11-Apr-2013

       Automotive - Q100 devices qualified for high-reliability automotive applications targeting zero defects

Addendum-Page 2
                                                      IMPORTANT NOTICE

Texas Instruments Incorporated and its subsidiaries (TI) reserve the right to make corrections, enhancements, improvements and other
changes to its semiconductor products and services per JESD46, latest issue, and to discontinue any product or service per JESD48, latest
issue. Buyers should obtain the latest relevant information before placing orders and should verify that such information is current and
complete. All semiconductor products (also referred to herein as "components") are sold subject to TI's terms and conditions of sale
supplied at the time of order acknowledgment.

TI warrants performance of its components to the specifications applicable at the time of sale, in accordance with the warranty in TI's terms
and conditions of sale of semiconductor products. Testing and other quality control techniques are used to the extent TI deems necessary
to support this warranty. Except where mandated by applicable law, testing of all parameters of each component is not necessarily
performed.

TI assumes no liability for applications assistance or the design of Buyers' products. Buyers are responsible for their products and
applications using TI components. To minimize the risks associated with Buyers' products and applications, Buyers should provide
adequate design and operating safeguards.

TI does not warrant or represent that any license, either express or implied, is granted under any patent right, copyright, mask work right, or
other intellectual property right relating to any combination, machine, or process in which TI components or services are used. Information
published by TI regarding third-party products or services does not constitute a license to use such products or services or a warranty or
endorsement thereof. Use of such information may require a license from a third party under the patents or other intellectual property of the
third party, or a license from TI under the patents or other intellectual property of TI.

Reproduction of significant portions of TI information in TI data books or data sheets is permissible only if reproduction is without alteration
and is accompanied by all associated warranties, conditions, limitations, and notices. TI is not responsible or liable for such altered
documentation. Information of third parties may be subject to additional restrictions.

Resale of TI components or services with statements different from or beyond the parameters stated by TI for that component or service
voids all express and any implied warranties for the associated TI component or service and is an unfair and deceptive business practice.
TI is not responsible or liable for any such statements.

Buyer acknowledges and agrees that it is solely responsible for compliance with all legal, regulatory and safety-related requirements
concerning its products, and any use of TI components in its applications, notwithstanding any applications-related information or support
that may be provided by TI. Buyer represents and agrees that it has all the necessary expertise to create and implement safeguards which
anticipate dangerous consequences of failures, monitor failures and their consequences, lessen the likelihood of failures that might cause
harm and take appropriate remedial actions. Buyer will fully indemnify TI and its representatives against any damages arising out of the use
of any TI components in safety-critical applications.

In some cases, TI components may be promoted specifically to facilitate safety-related applications. With such components, TI's goal is to
help enable customers to design and create their own end-product solutions that meet applicable functional safety standards and
requirements. Nonetheless, such components are subject to these terms.

No TI components are authorized for use in FDA Class III (or similar life-critical medical equipment) unless authorized officers of the parties
have executed a special agreement specifically governing such use.

Only those TI components which TI has specifically designated as military grade or "enhanced plastic" are designed and intended for use in
military/aerospace applications or environments. Buyer acknowledges and agrees that any military or aerospace use of TI components
which have not been so designated is solely at the Buyer's risk, and that Buyer is solely responsible for compliance with all legal and
regulatory requirements in connection with such use.

TI has specifically designated certain components as meeting ISO/TS16949 requirements, mainly for automotive use. In any case of use of
non-designated products, TI will not be responsible for any failure to meet ISO/TS16949.

Products                                              Applications
Audio
Amplifiers                    www.ti.com/audio        Automotive and Transportation  www.ti.com/automotive
Data Converters                                                                      www.ti.com/communications
DLP Products                 amplifier.ti.com        Communications and Telecom     www.ti.com/computers
DSP                                                                                  www.ti.com/consumer-apps
Clocks and Timers             dataconverter.ti.com    Computers and Peripherals      www.ti.com/energy
Interface                                                                            www.ti.com/industrial
Logic                         www.dlp.com             Consumer Electronics           www.ti.com/medical
Power Mgmt                                                                           www.ti.com/security
Microcontrollers              dsp.ti.com              Energy and Lighting            www.ti.com/space-avionics-defense
RFID                                                                                 www.ti.com/video
OMAP Applications Processors  www.ti.com/clocks       Industrial
Wireless Connectivity                                                                e2e.ti.com
                              interface.ti.com        Medical

                              logic.ti.com            Security

                              power.ti.com            Space, Avionics and Defense

                              microcontroller.ti.com  Video and Imaging

                              www.ti-rfid.com

                              www.ti.com/omap         TI E2E Community

                              www.ti.com/wirelessconnectivity

Mailing Address: Texas Instruments, Post Office Box 655303, Dallas, Texas 75265
                     Copyright 2015, Texas Instruments Incorporated

小广播

TPS54362HPWP器件购买:

数量 单价(人民币) mouser购买
1 ¥1,053.93 购买
5 ¥1,039.08 购买
10 ¥1,009.40 购买
25 ¥1,002.08 购买
100 ¥927.74 购买

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2017 EEWORLD.com.cn, Inc. All rights reserved