电子工程世界电子工程世界电子工程世界

产品描述

搜索

TPS5430QDDARQ1

器件型号:TPS5430QDDARQ1
器件类别:半导体    电源管理   
厂商名称:Texas Instruments
厂商官网:http://www.ti.com/
标准:
下载文档 在线购买

TPS5430QDDARQ1在线购买

供应商 器件名称 价格 最低购买 库存  
TPS5430QDDARQ1 ¥31.45 1 点击查看 点击购买

器件描述

Automotive 5.5V to 36V, 500kHz Fixed Frequency 3A Buck Converter 8-SO PowerPAD -40 to 125

参数
产品属性属性值
Vout(Max)(V)31
Control modeVoltage Mode
FeaturesEnable,Over Current Protection
Package GroupSO PowerPAD|8
Vin(Max)(V)36
RatingAutomotive
TypeConverter
Vout(Min)(V)1.22
Approx. price(US$)2.06 | 1ku
Switching frequency(Min)(kHz)500
Duty cycle(Max)(%)89
Regulated outputs(#)1
Switching frequency(Max)(kHz)500
Iq(Typ)(mA)3
Iout(Max)(A)3
Vin(Min)(V)5.5
Operating temperature range(C)-40 to 125

文档预览

TPS5430QDDARQ1器件文档内容

                  Product      Sample &           Technical  Tools &              Support &
                  Folder       Buy                Documents  Software             Community

                                                                                                                    TPS5430-Q1

                                                                                                                 SLVS751D NOVEMBER 2007 REVISED JULY 2015

          TPS5430-Q1 3-A Wide-Input-Range Step-Down Converter

1 Features                                        3 Description

1 Qualified for Automotive Applications          The TPS5430-Q1 is a high output current PWM
Wide Input Voltage Range: 5.5 V to 36 V         converter that integrates a low-resistance high side
Up to 3-A Continuous (4-A Peak) Output Current  N-channel MOSFET. Included on the substrate with
High Efficiency up to 95% Enabled by 110-m      the listed features are a high-performance voltage
                                                  error amplifier that provides tight voltage regulation
    Integrated MOSFET Switch                      accuracy under transient conditions, an undervoltage
Wide Output Voltage Range: Adjustable Down to   lockout (UVLO) circuit to prevent start-up until the
                                                  input voltage reaches 5.5 V, an internally set slow-
    1.22 V With 1.5% Initial Accuracy             start circuit to limit inrush currents, and a voltage
Internal Compensation Minimizes External Parts  feed-forward circuit to improve the transient
                                                  response. Using the enable (ENA) pin, shutdown
    Count                                         supply current is reduced to 18 A typically. Other
Fixed 500-kHz Switching Frequency for Small     features include an active-high enable, overcurrent
                                                  limiting, overvoltage protection (OVP), and thermal
    Filter Size                                   shutdown. To reduce design complexity and external
Improved Line Regulation and Transient          component count, the TPS5430-Q1 feedback loop is
                                                  internally compensated. The TPS5430-Q1 regulates
    Response by Input Voltage Feed Forward        a wide variety of power sources including 24-V
System Protected by Overcurrent Limiting,       buses.

    Overvoltage Protection, and Thermal Shutdown  The TPS5430-Q1 device is available in a thermally
40C to 125C Operating Junction Temperature   enhanced, easy-to-use 8-pin SOIC PowerPADTM
                                                  package. TI provides evaluation modules and the
    Range                                         WEBENCH software tool to aid in quickly achieving
Available in Small Thermally Enhanced 8-Pin     high-performance power supply designs to meet
                                                  aggressive equipment development cycles.
    SOIC PowerPADTM Package
                                                                                  Device Information(1)
2 Applications
                                                             PART NUMBER          PACKAGE    BODY SIZE (NOM)
Car Audio Power Supplies
High-Power LED Supplies, Battery Chargers
12-V and 24-V Supplied Systems

                                                  TPS5430-Q1                      SO PowerPAD (8) 4.89 mm 3.90 mm

                                                  (1) For all available packages, see the orderable addendum at
                                                       the end of the data sheet.

         Simplified Schematic                                                Efficiency vs Output Current

VIN                            VOUT                                          100

     VIN  PH                                                                 95

         TPS5430                                                             90

     NC BOOT                                                 Efficiency - %  85

     NC                                                                      80

                                                                             75

     ENA VSENSE                                                              70
           GND
                                                                             65              VI = 12 V

                                                                             60              VO = 5 V

                                                                             55              fs = 500 kHz

                                                                             50              TA = 25oC

                                                                                  0 0.5 1 1.5 2 2.5 3 3.5

                                                                                  IO - Output Current - A

1

         An IMPORTANT NOTICE at the end of this data sheet addresses availability, warranty, changes, use in safety-critical applications,
         intellectual property matters and other important disclaimers. PRODUCTION DATA.
TPS5430-Q1                                                                                    www.ti.com

SLVS751D NOVEMBER 2007 REVISED JULY 2015

                                              Table of Contents

   1 Features .................................................................. 1                   7.4 Device Functional Modes........................................ 10
   2 Applications ........................................................... 1               8 Application and Implementation ........................ 11
   3 Description ............................................................. 1
   4 Revision History..................................................... 2                         8.1 Application Information............................................ 11
   5 Pin Configuration and Functions ......................... 3                                     8.2 Typical Applications ................................................ 11
   6 Specifications......................................................... 4                9 Power Supply Recommendations...................... 21
                                                                                              10 Layout................................................................... 21
          6.1 Absolute Maximum Ratings ...................................... 4                      10.1 Layout Guidelines ................................................. 21
          6.2 ESD Ratings.............................................................. 4            10.2 Layout Example .................................................... 22
          6.3 Recommended Operating Conditions....................... 4                       11 Device and Documentation Support ................. 24
          6.4 Thermal Information .................................................. 4               11.1 Documentation Support ........................................ 24
          6.5 Electrical Characteristics........................................... 5                11.2 Community Resources.......................................... 24
          6.6 Typical Characteristics .............................................. 6               11.3 Trademarks ........................................................... 24
   7 Detailed Description .............................................. 8                           11.4 Electrostatic Discharge Caution ............................ 24
          7.1 Overview ................................................................... 8         11.5 Glossary ................................................................ 24
          7.2 Functional Block Diagram ......................................... 8            12 Mechanical, Packaging, and Orderable
          7.3 Feature Description................................................... 9             Information ........................................................... 24

4 Revision History

Changes from Revision C (July 2009) to Revision D                                             Page

Deleted SwiftTM from the title .................................................................................................................................................. 1

Added ESD Ratings table, Feature Description section, Device Functional Modes, Application and Implementation
     section, Power Supply Recommendations section, Layout section, Device and Documentation Support section, and
     Mechanical, Packaging, and Orderable Information section ................................................................................................. 1

Deleted Dissipation Ratings table .......................................................................................................................................... 4

2  Submit Documentation Feedback                                                              Copyright 20072015, Texas Instruments Incorporated

                                              Product Folder Links: TPS5430-Q1
www.ti.com                                                                                                                 TPS5430-Q1

5 Pin Configuration and Functions                                                        SLVS751D NOVEMBER 2007 REVISED JULY 2015

                                                           DDA Package
                                                       8-Pin SO PowerPAD

                                                              Top View

                         BOOT                          1            8     PH
                             NC                                           VIN
                             NC                        2            7     GND
                                                                          ENA
                      VSENSE                              PowerPAD

                                                       3            6

                                                       4            5

                                                       Pin Functions

      PIN        I/O                                                   DESCRIPTION

NO.        NAME

1          BOOT  O    Boost capacitor for the high-side FET gate driver. Connect 0.01-F low ESR capacitor from BOOT pin
                      to PH pin.

2, 3       NC    -- No connect, not IO

4     VSENSE     I Feedback voltage for the regulator. Connect to output voltage divider.

5          ENA   I On and off control. Below 0.5 V, the device stops switching. Float the pin to enable.

6          GND   -- Ground. Connect to thermal pad.

7          VIN   I    Input supply voltage. Bypass VIN pin to GND pin close to device package with a high-quality low-ESR
                      ceramic capacitor.

8          PH    O Source of the high side power MOSFET. Connected to external inductor and diode.

--    PowerPAD -- GND pin must be connected to the exposed pad for proper operation.

Copyright 20072015, Texas Instruments Incorporated                                    Submit Documentation Feedback     3

                                                       Product Folder Links: TPS5430-Q1
TPS5430-Q1                                                                                                            www.ti.com

SLVS751D NOVEMBER 2007 REVISED JULY 2015

6 Specifications

6.1 Absolute Maximum Ratings

over operating free-air temperature range (unless otherwise noted) (1)(2)

                                          VIN                                        MIN        MAX                   UNIT
                                                                                     0.3       40 (3)                  V
                                                                                                                        V
                                          BOOT                                       0.3        50                     V
                                                                                     0.6       40 (3)                  V
                                          PH (steady state)                                                             V
                                                                                                                        V
VI Input voltage range                    ENA                                        0.3                7              V
                                          BOOT-PH
                                                                                                10                     A
                                                                                                                       C
                                          VSENSE                                     0.3                3             C

                                          PH (transient < 10 ns)                     1.2

IO Source current                         PH                                         Internally Limited

Ilkg Leakage current                      PH                                                    10

TJ Operating virtual-junction temperature range                                      40        150

Tstg Storage temperature range                                                       65        150

(1) Stresses beyond those listed under absolute maximum ratings may cause permanent damage to the device. These are stress ratings
      only and functional operation of the device at these or any other conditions beyond those indicated under recommended operating
      conditions is not implied. Exposure to absolute-maximum-rated conditions for extended periods may affect device reliability.

(2) All voltage values are with respect to network ground terminal.
(3) Approaching the absolute maximum rating for the VIN pin may cause the voltage on the PH pin to exceed the absolute maximum rating.

6.2 ESD Ratings                  Human body model (HBM), per AEC Q100-002(1)                                   VALUE  UNIT
                                 Charged device model (CDM), per AEC Q100-011                                  1500    V
V(ESD) Electrostatic discharge  Machine model (MM)                                                            1500
                                                                                                                200

(1) AEC Q100-002 indicates HBM stressing is done in accordance with the ANSI/ESDA/JEDEC JS-001 specification.

6.3 Recommended Operating Conditions

                                                                                           MIN  NOM            MAX    UNIT
                                                                                                                  36    V
VIN Input voltage                                                                          5.5                         C
                                                                                                                125
TJ        Operating junction temperature                                                   40

6.4 Thermal Information

                                                                                           TPS5430-Q1

                                          THERMAL METRIC(1)                                 DDA (SO                   UNIT
                                                                                           PowerPAD)

                                                                                                8 PINS

RJA       Junction-to-ambient thermal resistance                                                41.2                  C/W
RJC(top)  Junction-to-case (top) thermal resistance
RJB       Junction-to-board thermal resistance                                                  44.4                  C/W
JT        Junction-to-top characterization parameter
JB        Junction-to-board characterization parameter                                          22.1                  C/W
RJC(bot)  Junction-to-case (bottom) thermal resistance
                                                                                                5.2                   C/W

                                                                                                21.9                  C/W

                                                                                                3                     C/W

(1) For more information about traditional and new thermal metrics, see the Semiconductor and IC Package Thermal Metrics application
      report, SPRA953.

4   Submit Documentation Feedback                                                    Copyright 20072015, Texas Instruments Incorporated

                                                   Product Folder Links: TPS5430-Q1
www.ti.com                                                                                                                 TPS5430-Q1

                                                                                         SLVS751D NOVEMBER 2007 REVISED JULY 2015

6.5 Electrical Characteristics

TJ = 40C to 125C, VIN = 12 V (unless otherwise noted)

               PARAMETER                                  TEST CONDITIONS                MIN TYP MAX UNIT

SUPPLY VOLTAGE (VIN PIN)

IQ  Quiescent current                                  VSENSE = 2 V, Not switching,           3    4.4 mA
                                                       PH pin open
                                                                                              18   50 A
                                                       Shutdown, ENA = 0 V

UNDERVOLTAGE LOCKOUT (UVLO)

    Start threshold voltage, UVLO                                                             5.3  5.5                  V

    Hysteresis voltage, UVLO                                                                  330                       mV

VOLTAGE REFERENCE

             Voltage reference accuracy                TJ = 25C                         1.202 1.221 1.239
OSCILLATOR                                             IO = 0 A to 3 A                                                             V

                                                                                         1.196 1.221 1.245

    Internally set free-running frequency                                                400  500  600 kHz
                                                                                         87%  150
    Minimum controllable on time                                                              89%  200                  ns

    Maximum duty cycle

ENABLE (ENA PIN)

    Start threshold voltage, ENA                                                                   1.3                  V

    Stop threshold voltage, ENA                                                          0.5                            V

    Hysteresis voltage, ENA                                                                   450                       mV

    Internal slow-start time (0~100%)                                                    5.4  8    10 ms

CURRENT LIMIT

    Current limit                                                                        4    5    7                    A

    Current-limit hiccup time                                                            13   16   21 ms

THERMAL SHUTDOWN

    Thermal shutdown trip point                                                          135  162                       C

    Thermal shutdown hysteresis                                                               14                        C

OUTPUT MOSFET

RDS(on) High-side power MOSFET switch                  VIN = 5.5 V                            150                       m

                                                                                              110  230

Copyright 20072015, Texas Instruments Incorporated                                    Submit Documentation Feedback                5

                                                       Product Folder Links: TPS5430-Q1
TPS5430-Q1                                                                                                                                                                                                                  www.ti.com

SLVS751D NOVEMBER 2007 REVISED JULY 2015

6.6 Typical Characteristics

                                   530                                                                                           3.5
                                                                                                                                                  VI = 12 V
                                   520
                                                                                                                               3.25
   f - Oscillator Frequency - kHz  510                                                                                                                  I Q-Quiescent Current -mA
                                                                                                                                   3
                                   500
                                                                                                                               2.75
                                   490
                                                                                                                                 2.5
                                   480                                                                                             -50 -25 0 25 50 75 100 125
                                                                                                                                                      T J -Junction T emperature - C
                                   470
                                                                                                                   Figure 2. Non-Switching Quiescent Current vs Junction
                                   460                                                                                                           Temperature

                                                                -50 -25  0           25  50  75 100 125                    1.230

                                                                         T - Junction Temperature - C                     1.225

   Figure 1. Oscillator Frequency vs Junction Temperature

                   25
                            ENA = 0 V

                                   I SD -Shutdown Current - A  20 T J = 125C                                     REF V - Voltage Reference - V

                                                                15 T J = 27C                                                                           1.220

                                                                        T J = 40C                                                                     1.215
                                                                10

                                                                    5                                                                                   1.210
                                                                     0 5 10 15 20 25 30 35 40
                                                                                                                                                                                   -50 -25  0  25  50  75 100 125
                                                                                           V I -Input V oltage -V
                                                                                                                                                                                            TJ - Junction Temperature - C

   Figure 3. Shutdown Quiescent Current vs Input Voltage                                                           Figure 4. Voltage Reference vs Junction Temperature

             180                                                                                                          9
                          V I = 12 V

             170

   r DS(on) -On Resistance -m      160                                                                             TSS - Internal Slow Start Time - ms

                                                                                                                                                        8.5

                                   150

                                   140

                                   130                                                                                                                  8

                                   120

                                   110                                                                                                                  7.5

                                   100

                                                                90

                                                                80                                                                                      7
                                                                 -50 -25 0
                                                                                     25 50 75 100 125                                                   -50 -25 0                              25  50  75 100 125

                                                                         T J -Junction Temperature - C                                                                            TJ - Junction Temperature - C

   Figure 5. ON Resistance vs Junction Temperature                                                                 Figure 6. Internal Slow Start Time vs Junction Temperature

6  Submit Documentation Feedback                                                                                                                                                   Copyright 20072015, Texas Instruments Incorporated

                                                                                                         Product Folder Links: TPS5430-Q1
www.ti.com                                                                                                                                                                            TPS5430-Q1

Typical Characteristics (continued)                                                                                                                 SLVS751D NOVEMBER 2007 REVISED JULY 2015

                            180                                                                                                               8
                            170

                            160
                            150
                            140

                            130
                            120

                                -50 -25 0 25 50 75 100 125
                                                 TJ - Junction Temperature - C

             Figure 7. Minimum Controllable ON Time vs Junction
                                          Temperature
Minimum Controllable On Time - ns                                                                                                             7.75
                                                                                                                      Minimum Duty Ratio - %
                                                                                                                                              7.50

                                                                                                                                              7.25

                                                                                                                                              7

                                                                                                                                              -50 -25  0  25  50 75 100 125

                                                                                                                                                       TJ - Junction Temperature - C

                                                                                 Figure 8. Minimum Controllable Duty Ratio vs Junction
                                                                                                               Temperature

Copyright 20072015, Texas Instruments Incorporated                                                                                                  Submit Documentation Feedback   7

                                                       Product Folder Links: TPS5430-Q1
TPS5430-Q1                                                                                                                                   www.ti.com

SLVS751D NOVEMBER 2007 REVISED JULY 2015

7 Detailed Description

7.1 Overview

The TPS5430-Q1 is a 3-A, step-down (buck) regulator with an integrated high-side n-channel MOSFET. The
TPS5430-Q1 is intended to operate from power rails up to 36 V. This device implements constant-frequency
voltage-mode control with voltage feed forward for improved line regulation and line transient response. Internal
compensation reduces design complexity and external component count.

The integrated 110-m high-side MOSFET supports high-efficiency power-supply designs capable of delivering
3-A of continuous current to a load. The gate-drive bias voltage for the integrated high-side MOSFET is supplied
by a bootstrap capacitor connected from the BOOT to PH pins. The device reduces the external component
count by integrating the bootstrap recharge diode.

The TPS5430-Q1 has a default input start-up voltage of 5.3 V typical. The ENA pin can be used to disable the
device, reducing the supply current to 18 A typical. An internal pullup current source enables operation when
the ENA pin is floating. The device includes an internal slow-start circuit that slows the output rise time during
start up to reduce in rush current and output voltage overshoot. The minimum output voltage is the internal
1.221-V feedback reference. Output overvoltage transients are minimized by an Overvoltage Protection (OVP)
comparator. When the OVP comparator is activated, the high-side MOSFET is turned off and remains off until
the output voltage is less than 112.5% of the desired output voltage.

Internal cycle-by-cycle overcurrent protection limits the peak current in the integrated high-side MOSFET. For
continuous overcurrent fault conditions the device will enter hiccup mode overcurrent limiting. Thermal protection
protects the device from overheating.

7.2 Functional Block Diagram

                                                                                            VIN

                                                              VIN

                   UVLO                      1.221 V Bandgap       VREF                     SHDN       Boot                BOOT
                  ENABLE                          Reference                     Slow Start                            Z1
                                                                                                       Regulator

                                                                                            HICCUP

            5 A

   ENA                                 SHDN                                                            SHDN                          VSENSE

        NC         Thermal                   SHDN                  SHDN                       Error          Z2
       NC         Protection                                                                Amplifier
      GND
                                       VIN   Ramp

                                             Generator Feed Forward
                                                         Gain = 25

                                                                   SHDN  PWM                           HICCUP
                                                                         Comparator

                                       SHDN  Oscillator                                                Overcurrent
                                                                                                        Protection

                               VSENSE  OVP                               Gate Drive                          SHDN
   POWERPAD 112.5% VREF                                                    Control
                                                                                                              Gate
                                                                           SHDN                               Driver

                                                                                            BOOT                                 PH

                                                                                                                                             VOUT

8  Submit Documentation Feedback                                                                             Copyright 20072015, Texas Instruments Incorporated

                                                   Product Folder Links: TPS5430-Q1
www.ti.com                                                                                                                 TPS5430-Q1

                                                                                         SLVS751D NOVEMBER 2007 REVISED JULY 2015

7.3 Feature Description

7.3.1 Oscillator Frequency

The internal free running oscillator sets the PWM switching frequency at 500 kHz. The 500-kHz switching
frequency allows less output inductance for the same output ripple requirement resulting in a smaller output
inductor.

7.3.2 Voltage Reference

The voltage reference system produces a precision reference signal by scaling the output of a temperature
stable bandgap circuit. The bandgap and scaling circuits are trimmed during production testing to an output of
1.221 V at room temperature.

7.3.3 Enable (ENA) and Internal Slow Start

The ENA pin provides electrical on/off control of the regulator. Once ENA voltage exceeds the threshold voltage,
the regulator starts operation and the internal slow start begins to ramp. If ENA voltage is pulled below the
threshold voltage, the regulator stops switching and the internal slow start resets. Connecting the pin to ground
or to any voltage less than 0.5 V disables the regulator and activates the shutdown mode. The quiescent current
of the TPS5430-Q1 in shutdown mode is typically 18 A.

ENA has an internal pullup current source, allowing the user to float the ENA pin. If an application requires
controlling ENA, use open-drain or open-collector output logic to interface with the pin. To limit the start-up inrush
current, an internal slow-start circuit is used to ramp up the reference voltage from 0 V to its final value, linearly.
The internal slow start time is 8 ms typically.

7.3.4 Undervoltage Lockout (UVLO)

The TPS5430-Q1 incorporates a UVLO circuit to keep the device disabled when VIN (the input voltage) is below
the UVLO start voltage threshold. During power up, internal circuits are held inactive and the internal slow start is
grounded until VIN exceeds the UVLO start threshold voltage. Once the UVLO start threshold voltage is reached,
the internal slow start is released and device start-up begins. The device operates until VIN falls below the UVLO
stop threshold voltage. The typical hysteresis in the UVLO comparator is 330 mV.

7.3.5 Boost Capacitor (BOOT)

Connect a 0.01-F low-ESR ceramic capacitor between the BOOT pin and PH pin. This capacitor provides the
gate drive voltage for the high-side MOSFET. X7R or X5R grade dielectrics are recommended due to their stable
values over temperature.

7.3.6 Output Feedback (VSENSE) and Internal Compensation

The output voltage of the regulator is set by feeding back the center point voltage of an external resistor divider
network to the VSENSE pin. In steady-state operation, VSENSE voltage should be equal to the voltage
reference, 1.221 V.

The TPS5430-Q1 implements internal compensation to simplify the regulator design. Since the TPS5430-Q1
uses voltage-mode control, a type-3 compensation network has been designed on chip to provide a high
crossover frequency and a high phase margin for good stability. See Internal Compensation Network in the
Advanced Information section for more details.

7.3.7 Voltage Feed Forward

The internal voltage feed forward provides a constant dc power stage gain despite any variations with the input
voltage. This greatly simplifies the stability analysis and improves the transient response. Voltage feed forward
varies the peak ramp voltage inversely with the input voltage so that the modulator and power stage gain are
constant at the feed forward gain, i.e,:

Feed Forward Gain =        VIN
                     VRAMP(pk-pk)
                                                                                                                        (1)

The typical feed-forward gain of the TPS5430-Q1 is 25.

Copyright 20072015, Texas Instruments Incorporated                                    Submit Documentation Feedback  9

                                                       Product Folder Links: TPS5430-Q1
TPS5430-Q1                                                                      www.ti.com

SLVS751D NOVEMBER 2007 REVISED JULY 2015

Feature Description (continued)

7.3.8 Pulse-Width Modulation (PWM) Control

The regulator employs a fixed-frequency PWM control method. First, the feedback voltage (VSENSE pin voltage)
is compared to the constant voltage reference by the high-gain error amplifier and compensation network to
produce a error voltage. Then, the error voltage is compared to the ramp voltage by the PWM comparator. In this
way, the error voltage magnitude is converted to a pulse width, which is the duty cycle. Finally, the PWM output
is fed into the gate-drive circuit to control the on time of the high-side MOSFET.

7.3.9 Overcurrent Limiting

Overcurrent limiting is implemented by sensing the drain-to-source voltage across the high-side MOSFET. The
drain-to-source voltage is then compared to a voltage level representing the overcurrent threshold limit. If the
drain-to-source voltage exceeds the overcurrent threshold limit, the overcurrent indicator is set true. The system
ignores the overcurrent indicator for the leading-edge blanking time at the beginning of each cycle to avoid any
turn-on noise glitches.

Once overcurrent indicator is set true, overcurrent limiting is triggered. The high-side MOSFET is turned off for
the rest of the cycle after a propagation delay. The overcurrent limiting mode is called cycle-by-cycle current
limiting.

Sometimes under serious overload conditions such as short-circuit, the overcurrent runaway may still happen
when using cycle-by-cycle current limiting. A second mode of current limiting is used, i.e., hiccup mode
overcurrent limiting. During hiccup mode overcurrent limiting, the voltage reference is grounded and the high-side
MOSFET is turned off for the hiccup time. Once the hiccup time duration is complete, the regulator restarts under
control of the slow-start circuit.

7.3.10 Overvoltage Protection (OVP)

The TPS5430-Q1 has an OVP circuit to minimize voltage overshoot when recovering from output fault
conditions. The OVP circuit includes an overvoltage comparator to compare the VSENSE pin voltage and a
threshold of 112.5% VREF. Once VSENSE voltage is higher than the threshold, the high-side MOSFET is
forced off. When VSENSE voltage drops lower than the threshold, the high-side MOSFET is enabled again.

7.3.11 Thermal Shutdown

The TPS5430-Q1 protects itself from overheating with an internal thermal shutdown circuit. If the junction
temperature exceeds the thermal shutdown trip point, the voltage reference is grounded and the high-side
MOSFET is turned off. The part is restarted under control of the slow-start circuit automatically when the junction
temperature drops 14C below the thermal shutdown trip point.

7.4 Device Functional Modes

7.4.1 Operation near Minimum Input Voltage

The TPS5430-Q1 is recommended to operate with input voltages above 5.5 V. The typical VIN UVLO threshold
is 5.3 V and the device may operate at input voltages down to the UVLO voltage. At input voltages below the
actual UVLO voltage the device will not switch. If ENA is floating or externally pulled up to greater up than 1.3 V,
when V(VIN) passes the UVLO threshold the device will become active. Switching is enabled and the slow-start
sequence is initiated. The TPS5430-Q1 starts linearly ramping up the internal reference voltage from 0 V to its
final value over the internal slow-start time period.

7.4.2 Operation with ENA control

The enable start threshold voltage is 1.3 V (maximum). With ENA held below the 0.5 V minimum stop threshold
voltage the device is disabled and switching is inhibited even if VIN is above its UVLO threshold. The quiescent
current is reduced in this state. If the ENA voltage is increased above the maximum start threshold while V(VIN)
is above the UVLO threshold, the device becomes active. Switching is enabled and the slow-start sequence is
initiated. The device starts linearly ramping up the internal reference voltage from 0 V to its final value over the
internal slow-start time period.

10  Submit Documentation Feedback                                               Copyright 20072015, Texas Instruments Incorporated

                                              Product Folder Links: TPS5430-Q1
www.ti.com                                                                                                                    TPS5430-Q1

8 Application and Implementation                                                            SLVS751D NOVEMBER 2007 REVISED JULY 2015

                                                        NOTE
Information in the following applications sections is not part of the TI component
specification, and TI does not warrant its accuracy or completeness. TI's customers are
responsible for determining suitability of components for their purposes. Customers should
validate and test their design implementation to confirm system functionality.

8.1 Application Information

The TPS5430-Q1 is a 3-A, step down regulator with an integrated high side MOSFET. This device is typically
used to convert a higher DC voltage to a lower DC voltage with a maximum available output current of 3 A.
Example applications are: High Density Point-of-Load Regulators for Car Audio, High Power LED Supply, Battery
Chargers, and other 12-V and 24-V supplied systems. Use the following design procedure to select component
values for the TPS5430-Q1.

8.2 Typical Applications

8.2.1 Application Circuit, 12 V to 5 V

Figure 9 shows the schematic for a typical TPS5430-Q1 application. The TPS5430-Q1 can provide up to 3-A
output current at a nominal output voltage of 5 V. For proper thermal performance, the exposed thermal pad
underneath the device must be soldered down to the printed-circuit-board.

                                        U1

                                TPS5430DDA                           C2                       L1
                                                                     0.01 mF                15 mH
           10.8 - 19.8 V        7                                                                                       5V
VIN                                VIN                            1           D1                   + C3                           VOUT
                                                       BOOT                   B340A                      220 mF
                            EN  5                                                                                R1
                 C1                ENA                            8                                              10 kW
                 10 mF                                     PH
                                2
                                   NC                            4
                                                       VSNS
                                3
                                   NC

                                6
                                   GND

                                        PwPd

                                                       9

                                                                                                                 R2
                                                                                                                 3.24 kW

                                Figure 9. Application Circuit, 12 V to 5 V

8.2.1.1 Design Requirements
For this design example, use the following as the input parameters:

DESIGN PARAMETER(1)                                                                                EXAMPLE VALUE
    Input voltage range                                                                             10.8 V to 19.8 V
       Output voltage                                                                                        5V
    Input ripple voltage                                                                                  300 mV
   Output ripple voltage                                                                                   30 mV
   Output current rating                                                                                     3A
   Operating frequency                                                                                    500 kHz

(1) As an additional constraint, the design is set up to be small size and low component height.

Copyright 20072015, Texas Instruments Incorporated                                              Submit Documentation Feedback        11

                                                          Product Folder Links: TPS5430-Q1
TPS5430-Q1                                                                      www.ti.com

SLVS751D NOVEMBER 2007 REVISED JULY 2015

8.2.1.2 Detailed Design Procedure

The following design procedure can be used to select component values for the TPS5430-Q1. Alternately, the
WEBENCH Software may be used to generate a complete design. The WEBENCH Software uses an iterative
design procedure and accesses a comprehensive database of components when generating a design. This
section presents a simplified discussion of the design process.

To begin the design process, a few parameters must be decided upon. The designer needs to know the
following:
Input voltage range
Output voltage
Input ripple voltage
Output ripple voltage
Output current rating
Operating frequency

8.2.1.2.1 Switching Frequency

The switching frequency for the TPS5430-Q1 is internally set to 500 kHz. It is not possible to adjust the switching
frequency.

8.2.1.2.2 Input Capacitors

The TPS5430-Q1 requires an input decoupling capacitor and, depending on the application, a bulk input
capacitor. The recommended value for the decoupling capacitor, C1, is 10 F. A high-quality ceramic type X5R
or X7R is required. For some applications, a smaller-value decoupling capacitor may be used, so long as the
input voltage and current ripple ratings are not exceeded. The voltage rating must be greater than the maximum
input voltage, including ripple.

This input ripple voltage can be approximated by Equation 2 :

           IOUT(MAX) 0.25

    DVIN + CBULK sw ) IOUT(MAX)
                                              ESRMAX                            (2)

Where:

    IOUT(MAX) is the maximum load current.
    fSW is the switching frequency.
    CIN is the input capacitor value.
    ESRMAX is the maximum series resistance of the input capacitor.

The maximum RMS ripple current also needs to be checked. For worst-case conditions, this can be
approximated by Equation 3 :

    ICIN  +  IOUT(MAX)                                                          (3)
                    2

In this case, the input ripple voltage would be 156 mV and the RMS ripple current would be 1.5 A. The maximum
voltage across the input capacitors would be VIN max plus delta VIN/2. The chosen input decoupling capacitor is
rated for 25 V and the ripple current capacity is greater than 3 A, providing ample margin. It is very important that
the maximum ratings for voltage and current are not exceeded under any circumstance.

Additionally some bulk capacitance may be needed, especially if the TPS5430-Q1 circuit is not located within
approximately 2 inches from the input voltage source. The value for this capacitor is not critical, but it also should
be rated to handle the maximum input voltage including ripple voltage and should filter the output so that input
ripple voltage is acceptable.

8.2.1.2.3 Output Filter Components

Two components must be selected for the output filter, L1 and C2. Because the TPS5430-Q1 is an internally
compensated device, a limited range of filter component types and values can be supported.

12  Submit Documentation Feedback                                               Copyright 20072015, Texas Instruments Incorporated

                                              Product Folder Links: TPS5430-Q1
www.ti.com                                                                                                                 TPS5430-Q1

                                                                                         SLVS751D NOVEMBER 2007 REVISED JULY 2015

8.2.1.2.3.1 Inductor Selection

To calculate the minimum value of the output inductor, use Equation 4:

              VOUT(MAX) VIN(MAX) * VOUT
LMIN + VIN(max) KIND IOUT FSW
                                                                                                                        (4)

KIND is a coefficient that represents the amount of inductor ripple current relative to the maximum output current.
Three things need to be considered when determining the amount of ripple current in the inductor: the peak-to-

peak ripple current affects the output ripple voltage amplitude, the ripple current affects the peak switch current

and the amount of ripple current determines at what point the circuit becomes discontinuous. For designs using

the TPS5430-Q1, KIND of 0.2 to 0.3 yields good results. Low output ripple voltages can be obtained when paired
with the proper output capacitor, the peak switch current will be well below the current limit set point and

relatively low load currents can be sourced before discontinuous operation.

For this design example use KIND = 0.2 and the minimum inductor value is calculated to be 12.5 H. The next
highest standard value is 15 H, which is used in this design.

For the output filter inductor it is important that the RMS current and saturation current ratings not be exceeded.
The RMS inductor current can be found from Equation 5:

IL(RMS) +           I2OUT(MAX)  )  1      2
                                    12       VOUT VIN(MAX) * VOUT
                                           VIN(MAX) LOUT FSW 0.8
                                                                                                                        (5)

and the peak inductor current can be determined with Equation 6:

                       VOUT VIN(MAX) * VOUT
IL(PK) + IOUT(MAX) ) 1.6 VIN(MAX) LOUT FSW
                                                                                                                        (6)

For this design, the RMS inductor current is 3.003 A, and the peak inductor current is 3.31 A. The chosen
inductor is a Sumida CDRH104R-150 15 H. It has a saturation current rating of 3.4 A and a RMS current rating
of 3.6 A, easily meeting these requirements. A lesser rated inductor could be used, however this device was
chosen because of its low profile component height. In general, inductor values for use with the TPS5430-Q1 are
in the range of 10 H to 100 H.

8.2.1.2.3.2 Capacitor Selection

The important design factors for the output capacitor are DC voltage rating, ripple current rating, and equivalent

series resistance (ESR). The dc voltage and ripple current ratings cannot be exceeded. The ESR is important

because, along with the inductor ripple current, it determines the amount of output ripple voltage. The actual

value of the output capacitor is not critical, but some practical limits do exist. Consider the relationship between

the desired closed-loop crossover frequency of the design and LC corner frequency of the output filter. Due to

the design of the internal compensation, it is desirable to keep the closed-loop crossover frequency in the range

3 kHz to 30 kHz, as this frequency range has adequate phase boost to allow for stable operation. For this design

example, it is assumed that the intended closed loop crossover frequency is between 2590 Hz and 24 kHz and

also below the ESR zero of the output capacitor. Under these conditions, the closed-loop crossover frequency is

related to the LC corner frequency as:

fCO  +         fLC2                                                                                                     (7)
            85 VOUT

And the desired output capacitor value for the output filter to:

COUT + 3357                  1          VOUT                                                                            (8)
                     LOUT fCO

For a desired crossover of 18 kHz and a 15-H inductor, the calculated value for the output capacitor is 220 F.

The capacitor type should be chosen so that the ESR zero is above the loop crossover. The maximum ESR is:

ESRMAX + 2p              1       fCO                                                                                    (9)
                     COUT

The selected output capacitor must also be rated for a voltage greater than the desired output voltage plus one-
half the ripple voltage. Any derating amount must also be included. The maximum RMS ripple current in the
output capacitor is given by Equation 10:

Copyright 20072015, Texas Instruments Incorporated                                    Submit Documentation Feedback  13

                                                       Product Folder Links: TPS5430-Q1
TPS5430-Q1                                                                                         www.ti.com

SLVS751D NOVEMBER 2007 REVISED JULY 2015

    ICOUT(RMS)  +   1      VOUT VIN(MAX) * VOUT
                   12    VIN(MAX) LOUT FSW NC

                                                                                                   (10)

Where:
     NC is the number of output capacitors in parallel.
     FSW is the switching frequency.

Other capacitor types can be used with the TPS5430-Q1, depending on the needs of the application.

The maximum ESR of the output capacitor also determines the amount of output ripple as specified in the initial
design parameters. The output ripple voltage is the inductor ripple current times the ESR of the output filter.
Check that the maximum specified ESR as listed in the capacitor data sheet results in an acceptable output
ripple voltage:

    VPP (MAX) =    ( ) ESRMAX VOUT VIN(MAX) VOUT

                       NC VIN(MAX) LOUT FSW                                                  (11)

Where:

     VPP is the desired peak-to-peak output ripple.
     NC is the number of parallel output capacitors.
     FSW is the switching frequency.

For this design example, a single 220-F output capacitor is chosen for C3. The calculated RMS ripple current is
143 mA and the maximum ESR required is 40 m. A capacitor that meets these requirements is a Sanyo
Poscap 10TPB220M, rated at 10 V with a maximum ESR of 40 m and a ripple current rating of 3 A. An
additional small 0.1-F ceramic bypass capacitor may also used, but is not included in this design.

The minimum ESR of the output capacitor should also be considered. For good phase margin, the ESR zero
when the ESR is at a minimum should not be too far above the internal compensation poles at 24 kHz and
54 kHz.

8.2.1.2.4 Output Voltage Setpoint

The output voltage of the TPS5430-Q1 is set by a resistor divider (R1 and R2) from the output to the VSENSE
pin. Calculate the R2 resistor value for the output voltage of 5 V using Equation 12:

    R2  +     R1    1.221
           VOUT    * 1.221
                                                                                                   (12)

For any TPS5430-Q1 design, start with an R1 value of 10 k. R2 is then 3.24 k for 5-V output.

8.2.1.2.5 Boot Capacitor
The boot capacitor should be 0.01 F.

8.2.1.2.6 Catch Diode

The TPS5430-Q1 is designed to operate using an external catch diode between PH and GND. The selected
diode must meet the absolute maximum ratings for the application: reverse voltage must be higher than the
maximum voltage at the PH pin, which is VIN(MAX) + 0.5 V. Peak current must be greater than IOUT(MAX) plus one-
half the peak to peak inductor current. Forward voltage drop should be small for higher efficiencies. It is
important to note that the catch diode conduction time is typically longer than the high-side FET on time, so
attention paid to diode parameters can make a marked improvement in overall efficiency. Additionally, check that
the device chosen is capable of dissipating the power losses. For this design, a Diodes, Inc. B340A is chosen,
with a reverse voltage of 40 V, forward current of 3 A, and forward voltage drop of 0.5 V.

14  Submit Documentation Feedback                                               Copyright 20072015, Texas Instruments Incorporated

                                              Product Folder Links: TPS5430-Q1
www.ti.com                                                                                                                 TPS5430-Q1

                                                                                         SLVS751D NOVEMBER 2007 REVISED JULY 2015

8.2.1.2.7 Advanced Information

8.2.1.2.7.1 Output Voltage Limitations

Due to the internal design of the TPS5430-Q1, there are both upper and lower output voltage limits for any given
input voltage. The upper limit of the output voltage set point is constrained by the maximum duty cycle of 87%
and is given by:

     VOUTMAX + 0.87
                    VINMIN * IOMAX 0.230 ) VD * IOMAX RL * VD                                                           (13)

Where:
     VINMIN is the minimum input voltage.
     IOMAX is the maximum load current.
     VD is the catch diode forward voltage.
     RL is the output inductor series resistance.

This equation assumes maximum on resistance for the internal high-side FET.

The lower limit is constrained by the minimum controllable on time, which may be as high as 200 ns. The
approximate minimum output voltage for a given input voltage and minimum load current is given by:

     VOUTMIN + 0.12
                    VINMAX * IOMIN 0.110 ) VD * IOMIN RL * VD                                                           (14)

Where:

     VINMAX is the maximum input voltage.
     IOMIN is the minimum load current.
     VD is the catch diode forward voltage.
     RL is the output inductor series resistance.

This equation assumes nominal on resistance for the high-side FET and accounts for worst-case variation of
operating frequency set point. Any design operating near the operational limits of the device should be carefully
checked to ensure proper functionality.

8.2.1.2.7.2 Internal Compensation Network

The design equations given in the example circuit can be used to generate circuits using the TPS5430-Q1.
These designs are based on certain assumptions and will tend to always select output capacitors within a limited
range of ESR values. If a different capacitor type is desired, it may be possible to fit one to the internal
compensation of the TPS5430-Q1. Equation 15 gives the nominal frequency response of the internal voltage-

mode type-3 compensation network:

                        1 ) 2p
  H(s) +                                s              1 ) 2p  s
                 s                       Fz1                    Fz2
            2p Fp0
                          1 ) 2p
                                   s                   1 ) 2p  s     1 ) 2p              s                              (15)
                                    Fp1                         Fp2                       Fp3

Where:
     Fp0 = 2165 Hz, Fz1 = 2170 Hz, Fz2 = 2590 Hz
     Fp1 = 24 kHz, Fp2 = 54 kHz, Fp3 = 440 kHz
     Fp3 represents the non-ideal parasitics effect.

Using this information along with the desired output voltage, feed-forward gain, and output filter characteristics,
the closed-loop transfer function can be derived.

Copyright 20072015, Texas Instruments Incorporated                                    Submit Documentation Feedback  15

                                                       Product Folder Links: TPS5430-Q1
TPS5430-Q1                                                                                  www.ti.com

SLVS751D NOVEMBER 2007 REVISED JULY 2015

8.2.1.2.7.3 Thermal Calculations

The following formulas show how to estimate the device power dissipation under continuous conduction mode
operations. They should not be used if the device is working at light loads in the discontinuous conduction mode.

    Conduction loss: Pcon = IOUT2 RDS(on) VOUT/VIN                                      (16)

    Switching loss: Psw = VIN IOUT 0.01                                                 (17)

    Quiescent current loss: Pq = VIN 0.01                                                 (18)

    Total loss: Ptot = Pcon + Psw + Pq                                                      (19)

    Given TA  Estimated junction temperature: TJ = TA + Rth Ptot                          (20)

    Given TJMAX = 125C  Estimated maximum ambient temperature: TAMAX = TJMAX Rth Ptot  (21)

16  Submit Documentation Feedback                                               Copyright 20072015, Texas Instruments Incorporated

                                              Product Folder Links: TPS5430-Q1
www.ti.com                                                                                                                                                            TPS5430-Q1

                                                                                                                                    SLVS751D NOVEMBER 2007 REVISED JULY 2015

8.2.1.3 Application Curves

The performance graphs (Figure 10 through Figure 16) are applicable to the circuit in Figure 9, TA = 25C (unless
otherwise specified).

                                  100                                                                                      0.3
                                                                                                                           0.2
                                             VI = 10.8 V  VI = 12 V

                                  95

                                                                     VI = 15 V

            Efficiency - %                                                                          Output Regulation - %  0.1

                                  90

                                                          VI = 19.8 V                                                      0

                                  85          VI = 18 V

                                                                                                                           -0.1

                                  80                                                                                       -0.2

                                  75                                                                                       -0.3

                                       0 0.5  1 1.5 2 2.5 3 3.5                                                                  0  0.5  1  1.5              2    2.5  3

                                              IO - Output Current - A                                                                    IO - Output Current - A

                                  Figure 10. Efficiency vs Output Current                               Figure 11. Output Regulation vs Output Current

                                   0.1                                                                                                           VIN = 100 mV/Div (AC Coupled)
                                  0.08
                                                                                                                                                                   PH = 5 V/Div
                                  0.06
                                                                                                                                    t -Time - 500 ns/Div
                                  0.04        IO = 3 A               IO = 1.5 A
                                                                                                    Figure 13. Input Voltage Ripple and PH Node, IO = 3 A
            Input Regulation - %  0.02
                                                                                                                                                   VOUT = 50 mV/Div (AC Coupled)
                                       0

                                  -0.02       IO = 0 A
                                  -0.04

                                  -0.06

                                  -0.08

                                  -0.1

                                       10.8   13.8                   16.8          19.8

                                              VI - Input Voltage - V

                                  Figure 12. Input Regulation vs Input Voltage

                                                                     VOUT = 20 mV/Div (AC Coupled)

                                                                     PH = 5 V/Div                                                           IOUT = 1 A /Div

                                    t - Time = 500 ns/Div                                                                                  t - Time = 200 s/Div

Figure 14. Output Voltage Ripple and PH Node, IO = 3 A                                              Figure 15. Transient Response, IO Step 0.75 A to 2.25 A

Copyright 20072015, Texas Instruments Incorporated                                                                                    Submit Documentation Feedback            17

                                                                                   Product Folder Links: TPS5430-Q1
TPS5430-Q1                                                                                                          www.ti.com

SLVS751D NOVEMBER 2007 REVISED JULY 2015

                                                          VIN = 5 V/Div
                                                        VOUT = 2 V/Div

                                                        t - Time = 2 ms/Div

                                              Figure 16. Start-Up Waveform, VIN and VOUT

8.2.2 9-V to 21-V Input to 5-V Output Application Circuit
     9-V to 21-V Input to 5-V Output Application Circuit

Figure 17 and Figure 18 show application circuits using wide input voltage ranges. The design parameters are
similar to those given for the design example, with a larger value output inductor and a lower closed loop
crossover frequency.

             10-35 V                          U1           C2                     L1                           5V
    VIN                                TPS5430DDA       0.01 mF                 22 mH                                    VOUT

                    C1            ENA  VIN BOOT                                                            R1
                    4.7 mF  C4         ENA                                                                 10 kW
                            4.7 mF
                                       NC           PH                          D1            + C3
                                                                                B340A              220 mF
                                       NC
                                       GND    VSNS

                                              PwPd

                                                        C3 = Sanyo POSCAP 10TP220M                         R2
                                                                                                           3.24 kW

                            Figure 17. 10-V to 35-V Input to 5-V Output Application Circuit

                                              U1        C2                                L1
                                       TPS5430DDA
              9-21 V                                                                                           5V
    VIN                     ENA        VIN BOOT                                                                          VOUT
                                       ENA
                    C1                                                                                     R1
                                       NC           PH                          D1            + C3
                                                                                B340A
                                       NC
                                       GND    VSNS

                                              PwPd

                                                        C3 = Sanyo POSCAP 10TP220M                         R2

                            Figure 18. 9-V to 21-V Input to 5-V Output Application Circuit

18  Submit Documentation Feedback                                               Copyright 20072015, Texas Instruments Incorporated

                                              Product Folder Links: TPS5430-Q1
www.ti.com                                                                                                                    TPS5430-Q1

                                                                                            SLVS751D NOVEMBER 2007 REVISED JULY 2015

8.2.3 Circuit Using Ceramic Output Filter Capacitors

Figure 19 shows an application circuit using all ceramic capacitors for the input and output filters, which
generates a 3.3-V output from a 10-V to 24-V input. The design procedure is similar to those given for the design
example, except for the selection of the output filter capacitor values and the design of the additional
compensation components required to stabilize the circuit.

                                     U1                            C2                     L1
                                                                0.01 mF                 15 mH
VIN 10-24 V                     TPS5430DDA
                                                                                 D1
VIN                          7 VIN                        1                      MRBS340                      3.3 V
                             5 ENA BOOT                                                                                 VOUT
            C1        EN     2
                                NC                                                                  C3
            4.7 mF                                        PH 8                                      100 mF

                             3  NC        VSNS            4
                             6  GND  PwPd

                                                       9

                                                                C4       C7                 R2         R1
                                                                150 pF   0.1 mF             5.9 kW   10 kW

                                                                         R3                            C6
                                                                         549 W                      1500 pF

                          Figure 19. Ceramic Output Filter Capacitors Circuit

8.2.3.1 Output Filter Component Selection

Using Equation 10, the minimum inductor value is 12 H. A value of 15 H is chosen for this design.

When using ceramic output filter capacitors, the recommended LC resonant frequency should be no more than

7 kHz. Since the output inductor is already selected at 15 H, this limits the minimum output capacitor value to:

CO (MIN)                  1

                             2
                  (2 7000) LO
                                                                                                                                   (22)

The minimum capacitor value is calculated to be 34 F. For this circuit a larger value of capacitor yields better
transient response. A single 100-F output capacitor is used for C3. It is important to note that the actual
capacitance of ceramic capacitors decreases with applied voltage. In this example, the output voltage is set to
3.3 V, minimizing this effect.

8.2.3.2 External Compensation Network

When using ceramic output capacitors, additional circuitry is required to stabilize the closed loop system. For this

circuit, the external components are R3, C4, C6, and C7. To determine the value of these components, first

calculate the LC resonant frequency of the output filter:

FLC         =         1

              2   LO   CO (EFF)                                                                                                   (23)

For this example, the effective resonant frequency is calculated as 4109 Hz.

The network composed of R1, R2, R3, C5, C6, and C7 has two poles and two zeros that are used to tailor the
overall response of the feedback network to accommodate the use of the ceramic output capacitors. The pole
and zero locations are given by the following equations:

Copyright 20072015, Texas Instruments Incorporated                                               Submit Documentation Feedback  19

                                                          Product Folder Links: TPS5430-Q1
TPS5430-Q1                                                                      www.ti.com

SLVS751D NOVEMBER 2007 REVISED JULY 2015

    Fp1  =    500000    VO
                         FLC
                                                                                (24)

    Fz1 = 0.7 FLC                                                             (25)

    Fz2 = 2.5 x FLC                                                             (26)

The final pole is located at a frequency too high to be of concern. The second zero, Fz2 as defined by

Equation 26 uses 2.5 for the frequency multiplier. In some cases this may need to be slightly higher or lower.

Values in the range of 2.3 to 2.7 work well. The values for R1 and R2 are fixed by the 3.3-V output voltage as

calculated using Equation 12. For this design R1 = 10 k and R2 = 5.90 k. With Fp1 = 401 Hz, Fz1 = 2876 Hz,

and Fz2 = 10.3 kHz, the values of R3, C6, and C7 are determined using Equation 27, Equation 28, and

Equation 29:

                      1
    C7 = 2 Fp1 (R1 || R2)
                                                                                (27)

              1
    R3 = 2 Fz1 C7
                                                                                (28)

              1
    C6 = 2 Fz2 R1
                                                                                (29)

For this design, using the closest standard values, C7 is 0.1 F, R3 is 549 , and C6 is 1500 pF. C4 is added to
improve load regulation performance. It is effectively in parallel with C6 in the location of the second pole
frequency, so it should be small in relationship to C6. C4 should be less the 1/10 the value of C6. For this
example, 150 pF works well.

For additional information on external compensation of the wide-voltage-range PWM converter devices, see
Using TPS5410/20/30/31 With Aluminum/Ceramic Output Capacitors (SLVA237).

20  Submit Documentation Feedback                                               Copyright 20072015, Texas Instruments Incorporated

                                              Product Folder Links: TPS5430-Q1
www.ti.com                                                                                                                 TPS5430-Q1

                                                                                         SLVS751D NOVEMBER 2007 REVISED JULY 2015

9 Power Supply Recommendations

The TPS5430-Q1 is designed to operate from an input voltage supply range between 5.5 V and 36 V. This input
supply should remain within the input voltage supply range and the input capacitance for the device should be
located near the supply input pin. If the input supply is located more than a few inches from the TPS5430-Q1
converter, bulk capacitance may be required in addition to the ceramic bypass capacitors. An electrolytic
capacitor with a value of 100 F is a typical choice.

10 Layout

10.1 Layout Guidelines

Connect a low-ESR ceramic bypass capacitor to the VIN pin. Care should be taken to minimize the loop area
formed by the bypass capacitor connections, the VIN pin, and the ground pin. The best way to do this is to
extend the top side ground area from under the device adjacent to the VIN trace, and place the bypass capacitor
as close as possible to the VIN pin. The minimum recommended bypass capacitance is 4.7-F ceramic with a
X5R or X7R dielectric.

There should be a ground area on the top layer directly underneath the IC, with an exposed area for connection
to the thermal pad. Use vias to connect this ground area to any internal ground planes. Use additional vias at the
ground side of the input and output filter capacitors as well. The GND pin should be tied to the PCB ground by
connecting it to the ground area under the device as shown in Figure 20.

The PH pin should be routed to the output inductor, catch diode and boot capacitor. Since the PH connection is
the switching node, the inductor should be located very close to PH and the area of the PCB conductor
minimized to prevent excessive capacitive coupling. The catch diode should also be placed close to the device to
minimize the output current loop area. Connect the boot capacitor between the phase node and the BOOT pin as
shown. Keep the boot capacitor close to the IC and minimize the conductor trace lengths. The component
placements and connections shown work well, but other connection routings may also be effective.

Connect the output filter capacitor(s) as shown between the VOUT trace and GND. It is important to keep the
loop formed by PH, LOUT, COUT, and GND as small as is practical.

Connect the VOUT trace to the VSENSE pin using the resistor divider network to set the output voltage. Do not
route this trace too close to the PH trace. Due to the size of the IC package and the device pin-out, the trace
may need to be routed under the output capacitor. Alternately, the routing may be done on an alternate layer if a
trace under the output capacitor is not desired.

If using the grounding scheme shown in Figure 20, use a via connection to a different layer to route to the ENA
pin.

Copyright 20072015, Texas Instruments Incorporated                                    Submit Documentation Feedback  21

                                                       Product Folder Links: TPS5430-Q1
TPS5430-Q1                                                                                 www.ti.com

SLVS751D NOVEMBER 2007 REVISED JULY 2015

10.2 Layout Example

                                                  PH  CATCH
                                                      DIODE
                                   BOOT
                                   CAPACITOR

                                                             INPUT              INPUT

                                              BOOT    PH     BYPASS             BULK
                                              NC
                                                             CAPACITOR FILTER

    OUTPUT                                            VIN                             Vin
    INDUCTOR

                                              NC      GND

    RESISTOR                                  VSENSE  ENA
    DIVIDER

    VOUT  OUTPUT
          FILTER
          CAPACITOR                               TOPSIDE GROUND AREA

    Route feedback                                         VIA to Ground Plane
    trace under output                                      Signal VIA
    filter capacitor or on
    other layer                               Figure 20. Design Layout

22  Submit Documentation Feedback                                               Copyright 20072015, Texas Instruments Incorporated

                                              Product Folder Links: TPS5430-Q1
www.ti.com                                                                                                                 TPS5430-Q1

Layout Example (continued)                                                               SLVS751D NOVEMBER 2007 REVISED JULY 2015

                                                                0.110                    0.080
                                                                 0.220

0.050

                                                                                         0.050
                                                                                                           0.026

       0.118

       0.013 DIA 4 PL                                                        0.040
                                                                        0.098

              All dimensions in inches

                Figure 21. TPS5430-Q1 Land Pattern

Copyright 20072015, Texas Instruments Incorporated                                    Submit Documentation Feedback  23

                                                       Product Folder Links: TPS5430-Q1
TPS5430-Q1                                                               www.ti.com

SLVS751D NOVEMBER 2007 REVISED JULY 2015

11 Device and Documentation Support

11.1 Documentation Support

11.1.1 Related Documentation

For related documentation see the following:
     Using TPS5410/20/30/31 With Aluminum/Ceramic Output Capacitors, SLVA237

11.2 Community Resources

The following links connect to TI community resources. Linked contents are provided "AS IS" by the respective
contributors. They do not constitute TI specifications and do not necessarily reflect TI's views; see TI's Terms of
Use.

TI E2ETM Online Community TI's Engineer-to-Engineer (E2E) Community. Created to foster collaboration
                  among engineers. At e2e.ti.com, you can ask questions, share knowledge, explore ideas and help
                  solve problems with fellow engineers.

Design Support TI's Design Support Quickly find helpful E2E forums along with design support tools and
                  contact information for technical support.

11.3 Trademarks
PowerPAD, E2E are trademarks of Texas Instruments.
All other trademarks are the property of their respective owners.
11.4 Electrostatic Discharge Caution

             These devices have limited built-in ESD protection. The leads should be shorted together or the device placed in conductive foam
             during storage or handling to prevent electrostatic damage to the MOS gates.

11.5 Glossary

SLYZ022 -- TI Glossary.
     This glossary lists and explains terms, acronyms, and definitions.

12 Mechanical, Packaging, and Orderable Information

The following pages include mechanical, packaging, and orderable information. This information is the most
current data available for the designated devices. This data is subject to change without notice and revision of
this document. For browser-based versions of this data sheet, refer to the left-hand navigation.

24  Submit Documentation Feedback                                        Copyright 20072015, Texas Instruments Incorporated

                                   Product Folder Links: TPS5430-Q1
                                                                                                                                              PACKAGE OPTION ADDENDUM

www.ti.com                                                                                                                                                                               11-Jul-2015

PACKAGING INFORMATION

Orderable Device  Status Package Type Package Pins Package Eco Plan          Lead/Ball Finish     MSL Peak Temp Op Temp (C)                                                                    Device Marking       Samples
TPS5430QDDARQ1
                   (1)  Drawing            Qty  (2)                                        (6)                    (3)                                                                                          (4/5)

                   ACTIVE SO PowerPAD DDA  8 2500 Green (RoHS                   CU NIPDAU |     Level-2-260C-1 YEAR -40 to 125                                                           5430Q
                                                                 & no Sb/Br)   CU NIPDAUAG

(1) The marketing status values are defined as follows:
ACTIVE: Product device recommended for new designs.
LIFEBUY: TI has announced that the device will be discontinued, and a lifetime-buy period is in effect.
NRND: Not recommended for new designs. Device is in production to support existing customers, but TI does not recommend using this part in a new design.
PREVIEW: Device has been announced but is not in production. Samples may or may not be available.
OBSOLETE: TI has discontinued the production of the device.

(2) Eco Plan - The planned eco-friendly classification: Pb-Free (RoHS), Pb-Free (RoHS Exempt), or Green (RoHS & no Sb/Br) - please check http://www.ti.com/productcontent for the latest availability
information and additional product content details.
TBD: The Pb-Free/Green conversion plan has not been defined.
Pb-Free (RoHS): TI's terms "Lead-Free" or "Pb-Free" mean semiconductor products that are compatible with the current RoHS requirements for all 6 substances, including the requirement that
lead not exceed 0.1% by weight in homogeneous materials. Where designed to be soldered at high temperatures, TI Pb-Free products are suitable for use in specified lead-free processes.
Pb-Free (RoHS Exempt): This component has a RoHS exemption for either 1) lead-based flip-chip solder bumps used between the die and package, or 2) lead-based die adhesive used between
the die and leadframe. The component is otherwise considered Pb-Free (RoHS compatible) as defined above.
Green (RoHS & no Sb/Br): TI defines "Green" to mean Pb-Free (RoHS compatible), and free of Bromine (Br) and Antimony (Sb) based flame retardants (Br or Sb do not exceed 0.1% by weight
in homogeneous material)

(3) MSL, Peak Temp. - The Moisture Sensitivity Level rating according to the JEDEC industry standard classifications, and peak solder temperature.

(4) There may be additional marking, which relates to the logo, the lot trace code information, or the environmental category on the device.

(5) Multiple Device Markings will be inside parentheses. Only one Device Marking contained in parentheses and separated by a "~" will appear on a device. If a line is indented then it is a continuation
of the previous line and the two combined represent the entire Device Marking for that device.

(6) Lead/Ball Finish - Orderable Devices may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead/Ball Finish values may wrap to two lines if the finish
value exceeds the maximum column width.

Important Information and Disclaimer:The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information
provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and
continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals.
TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

                                                Addendum-Page 1
www.ti.com                                                                                         PACKAGE OPTION ADDENDUM

OTHER QUALIFIED VERSIONS OF TPS5430-Q1 :                                                                                                                           11-Jul-2015

Catalog: TPS5430
Enhanced Product: TPS5430-EP

NOTE: Qualified Version Definitions:

       Catalog - TI's standard catalog product
       Enhanced Product - Supports Defense, Aerospace and Medical Applications

                                                                                  Addendum-Page 2
www.ti.com                                               PACKAGE MATERIALS INFORMATION

TAPE AND REEL INFORMATION                                                                                                                              23-Apr-2015

*All dimensions are nominal

Device                       Package Package Pins  SPQ      Reel Reel A0       B0    K0    P1   W     Pin1
                               Type Drawing        2500  Diameter Width (mm)  (mm)  (mm)  (mm)
                                                                                                (mm) Quadrant
                                                           (mm) W1 (mm)        5.2   2.1   8.0
TPS5430QDDARQ1               SO     DDA 8                                                       12.0  Q1
                                                           330.0 12.8 6.4

                             Power

                             PAD

                                                   Pack Materials-Page 1
www.ti.com                                     PACKAGE MATERIALS INFORMATION

                                                                                                                                             23-Apr-2015

*All dimensions are nominal  Package Type Package Drawing Pins  SPQ   Length (mm) Width (mm) Height (mm)
              Device                                            2500
                             SO PowerPAD  DDA  8                      518.0  364.0  84.0
     TPS5430QDDARQ1

                                               Pack Materials-Page 2
                                                      IMPORTANT NOTICE

Texas Instruments Incorporated and its subsidiaries (TI) reserve the right to make corrections, enhancements, improvements and other
changes to its semiconductor products and services per JESD46, latest issue, and to discontinue any product or service per JESD48, latest
issue. Buyers should obtain the latest relevant information before placing orders and should verify that such information is current and
complete. All semiconductor products (also referred to herein as "components") are sold subject to TI's terms and conditions of sale
supplied at the time of order acknowledgment.

TI warrants performance of its components to the specifications applicable at the time of sale, in accordance with the warranty in TI's terms
and conditions of sale of semiconductor products. Testing and other quality control techniques are used to the extent TI deems necessary
to support this warranty. Except where mandated by applicable law, testing of all parameters of each component is not necessarily
performed.

TI assumes no liability for applications assistance or the design of Buyers' products. Buyers are responsible for their products and
applications using TI components. To minimize the risks associated with Buyers' products and applications, Buyers should provide
adequate design and operating safeguards.

TI does not warrant or represent that any license, either express or implied, is granted under any patent right, copyright, mask work right, or
other intellectual property right relating to any combination, machine, or process in which TI components or services are used. Information
published by TI regarding third-party products or services does not constitute a license to use such products or services or a warranty or
endorsement thereof. Use of such information may require a license from a third party under the patents or other intellectual property of the
third party, or a license from TI under the patents or other intellectual property of TI.

Reproduction of significant portions of TI information in TI data books or data sheets is permissible only if reproduction is without alteration
and is accompanied by all associated warranties, conditions, limitations, and notices. TI is not responsible or liable for such altered
documentation. Information of third parties may be subject to additional restrictions.

Resale of TI components or services with statements different from or beyond the parameters stated by TI for that component or service
voids all express and any implied warranties for the associated TI component or service and is an unfair and deceptive business practice.
TI is not responsible or liable for any such statements.

Buyer acknowledges and agrees that it is solely responsible for compliance with all legal, regulatory and safety-related requirements
concerning its products, and any use of TI components in its applications, notwithstanding any applications-related information or support
that may be provided by TI. Buyer represents and agrees that it has all the necessary expertise to create and implement safeguards which
anticipate dangerous consequences of failures, monitor failures and their consequences, lessen the likelihood of failures that might cause
harm and take appropriate remedial actions. Buyer will fully indemnify TI and its representatives against any damages arising out of the use
of any TI components in safety-critical applications.

In some cases, TI components may be promoted specifically to facilitate safety-related applications. With such components, TI's goal is to
help enable customers to design and create their own end-product solutions that meet applicable functional safety standards and
requirements. Nonetheless, such components are subject to these terms.

No TI components are authorized for use in FDA Class III (or similar life-critical medical equipment) unless authorized officers of the parties
have executed a special agreement specifically governing such use.

Only those TI components which TI has specifically designated as military grade or "enhanced plastic" are designed and intended for use in
military/aerospace applications or environments. Buyer acknowledges and agrees that any military or aerospace use of TI components
which have not been so designated is solely at the Buyer's risk, and that Buyer is solely responsible for compliance with all legal and
regulatory requirements in connection with such use.

TI has specifically designated certain components as meeting ISO/TS16949 requirements, mainly for automotive use. In any case of use of
non-designated products, TI will not be responsible for any failure to meet ISO/TS16949.

Products                                              Applications
Audio
Amplifiers                    www.ti.com/audio        Automotive and Transportation  www.ti.com/automotive
Data Converters                                                                      www.ti.com/communications
DLP Products                 amplifier.ti.com        Communications and Telecom     www.ti.com/computers
DSP                                                                                  www.ti.com/consumer-apps
Clocks and Timers             dataconverter.ti.com    Computers and Peripherals      www.ti.com/energy
Interface                                                                            www.ti.com/industrial
Logic                         www.dlp.com             Consumer Electronics           www.ti.com/medical
Power Mgmt                                                                           www.ti.com/security
Microcontrollers              dsp.ti.com              Energy and Lighting            www.ti.com/space-avionics-defense
RFID                                                                                 www.ti.com/video
OMAP Applications Processors  www.ti.com/clocks       Industrial
Wireless Connectivity                                                                e2e.ti.com
                              interface.ti.com        Medical

                              logic.ti.com            Security

                              power.ti.com            Space, Avionics and Defense

                              microcontroller.ti.com  Video and Imaging

                              www.ti-rfid.com

                              www.ti.com/omap         TI E2E Community

                              www.ti.com/wirelessconnectivity

Mailing Address: Texas Instruments, Post Office Box 655303, Dallas, Texas 75265
                     Copyright 2015, Texas Instruments Incorporated
小广播

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2020 EEWORLD.com.cn, Inc. All rights reserved