电子工程世界电子工程世界电子工程世界

产品描述

搜索

TPS54110PWP

器件型号:TPS54110PWP
器件类别:半导体    电源管理   
厂商名称:Texas Instruments
厂商官网:http://www.ti.com/
标准:
下载文档 在线购买

TPS54110PWP在线购买

供应商 器件名称 价格 最低购买 库存  
TPS54110PWP ¥22.97 1 点击查看 点击购买

器件描述

3V to 6V Input, 1.5A Synchronous Step-Down Converter 20-HTSSOP -40 to 85

参数
产品属性属性值
Control modeVoltage Mode
Approx. price(US$)1.20 | 1ku
Iq(Typ)(mA)4.2
Iout(Max)(A)1.5
Vout(Min)(V)0.9
RatingCatalog
Vout(Max)(V)4.5
Vin(Max)(V)6
Switching frequency(Max)(kHz)700
TypeConverter
Package GroupHTSSOP|20
Switching frequency(Min)(kHz)280
FeaturesEnable,Frequency Synchronization,Power Good,Synchronous Rectification
Duty cycle(Max)(%)90
Operating temperature range(C)-40 to 85
Regulated outputs(#)1
Vin(Min)(V)3

文档预览

TPS54110PWP器件文档内容

                                                                                   Typical Size
                                                                                 (6,3 mm x 6,4 mm)

                                                                                                            TPS54110

www.ti.com                                                                                                 SLVS500C DECEMBER 2003 REVISED FEBRUARY 2011

              3-V TO 6-V Input, 1.5-A Output Synchronous-Buck PWM
                     Switcher with Integrated FETs ( SWIFTTM)

                                                   Check for Samples: TPS54110

FEATURES                                                                DESCRIPTION

1                                                                       As members of the SWIFT family of dc/dc regulators,
                                                                        the TPS54110 low-input-voltage high-output-current
2 Integrated MOSFET Switches for High                                  synchronous-buck PWM converter integrates all
    Efficiency at 1.5-A Continuous Output Source                        required active components. Included on the
    or Sink Current                                                     substrate with the listed features are a true, high-
                                                                        performance, voltage error amplifier that provides
0.9-V to 3.3-V Adjustable Output Voltage With                         high performance under transient conditions; an
    1% Accuracy                                                         undervoltage-lockout circuit to prevent start-up until
                                                                        the input voltage reaches 3 V; an internally and
Externally Compensated for Design Flexibility                         externally set slow-start circuit to limit in-rush
Fast Transient Response                                               currents; and a power-good output useful for
Wide PWM Frequency: Fixed 350 kHz, 550 kHz,                           processor/logic reset, fault signaling, and supply
                                                                        sequencing.
    or Adjustable 280 kHz to 700 kHz
Load Protected by Peak Current Limit and                              The TPS54110 device is available in a thermally
                                                                        enhanced 20-pin TSSOP (PWP) PowerPADTM
    Thermal Shutdown                                                    package, which eliminates bulky heatsinks. TI
Integrated Solution Reduces Board Area and                            provides evaluation modules and the SWIFT designer
                                                                        software tool to aid in quickly achieving high-
    Total Cost                                                          performance power supply designs to meet
                                                                        aggressive equipment development cycles.
APPLICATIONS

Low-Voltage, High-Density Systems With
    Power Distributed at 5 V or 3.3 V

Point of Load Regulation for High
    Performance DSPs, FPGAs, ASICs, and
    Microprocessors

Broadband, Networking, and Optical
    Communications Infrastructure

Portable Computing/Notebook PCs

                   Simplified Schematic                                                                            EFFICIENCY
                                                                                                                          vs
Input         VIN  PH             6.8 H                                Output
       10 F                     0.047 F 100 F                                                              OUTPUT CURRENT
              TPS54110                                                                              100
     0.1 F                                                                                          95     0.25 0.5 0.75 1 1.25. 1.5
                   BOOT                                                                              90           IO- Output Current - A
                                                                                                     85
                   PGND                                                                              80
                                                                                                     75
                           COMP     33 pF                       3.92 k           Efficiency - %      70
                                 19.1 k                                                              65
              VBIAS                                                                                  60
                        VSENSE   2700 pF                        2.05 k                               55
                       AGND             3.92 k                                                       50
                                                                        2200 pF                          0

                                                                Compensation
                                                                Network

1

             Please be aware that an important notice concerning availability, standard warranty, and use in critical applications of Texas
             Instruments semiconductor products and disclaimers thereto appears at the end of this data sheet.
SWIFT, PowerPAD are trademarks of Texas Instruments.

2

PRODUCTION DATA information is current as of publication date.                                              20032011, Texas Instruments Incorporated
Products conform to specifications per the terms of the Texas
Instruments standard warranty. Production processing does not
necessarily include testing of all parameters.
TPS54110

SLVS500C DECEMBER 2003 REVISED FEBRUARY 2011                                                                  www.ti.com

       These devices have limited built-in ESD protection. The leads should be shorted together or the device placed in conductive foam
       during storage or handling to prevent electrostatic damage to the MOS gates.

                TJ                               ORDERING INFORMATION                  PACKAGED DEVICES
       40C to 125C                                                               PLASTIC HTSSOP (PWP)(1)
                                      OUTPUT VOLTAGE
                                      Adjustable to 0.891 V                                  TPS54110PWP

(1) The PWP package is also available taped and reeled. Add an R suffix to the device type (i.e., TPS54110PWPR). See application
      section of data sheet for PowerPAD drawing and layout information.

ABSOLUTE MAXIMUM RATINGS

over operating free-air temperature range unless otherwise noted(1)

                                                                                         VALUE                    UNIT

                              VIN, SS/ENA, SYNC                                          0.3 to 7                V

Input voltage range, VI       RT                                                         0.3 to 6                V
                              VSENSE
                                                                                         0.3 to 4                V

                              BOOT                                                       0.3 to 17               V

Output voltage range, VO      VBIAS, PWRGD, COMP                                         0.3 to 7                V
                              PH
                                                                                         0.6 to 10               V

Source current, IO            PH                                                         Internally Limited
                              COMP, VBIAS
                                                                                         6                        mA

                              PH                                                         3.5                      A

Sink current                  COMP                                                       6                        mA

                              SS/ENA,PWRGD                                               10                       mA

Voltage differential          AGND to PGND                                               0.3                     V

Continuous power dissipation                                                             See Thermal Information Table

Operating virtual junction temperature range, TJ                                         40 to 150               C
Storage temperature, Tstg
                                                                                         65 to 150               C

(1) Stresses beyond those listed under "absolute maximum ratings" may cause permanent damage to the device. These are stress ratings
      only, and functional operation of the device at these or any other conditions beyond those indicated under "recommended operating
      conditions" is not implied. Exposure to absolute-maximum-rated conditions for extended periods may affect device reliability.

RECOMMENDED OPERATING CONDITIONS                                                    MIN  NOM                 MAX UNIT

Input voltage range, VI                                                            3                        6                    V
Operating junction temperature, TJ
                                                                                    40                      125                  C

THERMAL INFORMATION

                                    THERMAL METRIC(1)                                    TPS54110                 UNITS
                                                                                            PWP

                                                                                         20 PINS

JA     Junction-to-ambient thermal resistance                                            34.0
JCtop  Junction-to-case (top) thermal resistance                                         21.2
JB     Junction-to-board thermal resistance                                              6.7
JT     Junction-to-top characterization parameter
JB     Junction-to-board characterization parameter                                                               C/W
JCbot  Junction-to-case (bottom) thermal resistance                                      0.3
                                                                                         6.5
                                                                                         1.5

(1) For more information about traditional and new thermal metrics, see the IC Package Thermal Metrics application report, SPRA953.

2      Submit Documentation Feedback                                                 20032011, Texas Instruments Incorporated

                                                  Product Folder Link(s): TPS54110
                                                                                                                  TPS54110

www.ti.com                                                                          SLVS500C DECEMBER 2003 REVISED FEBRUARY 2011

ELECTRICAL CHARACTERISTICS

TJ = 40C to 125C, VIN = 3 V to 6 V (unless otherwise noted)

            PARAMETER                                         TEST CONDITIONS                MIN    TYP           MAX UNIT

SUPPLY VOLTAGE, VIN

            VIN input voltage range                                                          3                    6V

                                                fs = 350 kHz, SYNC  0.8 V, RT open                  4.5           8.5

            Quiescent current                   fs = 550 kHz, Phase pin open,                       5.8           9.6 mA
                                                SYNC  2.5 V, RT open,

                                                Shutdown, SS/ENA = 0 V                              1             1.4

UNDER VOLTAGE LOCK OUT

            Start threshold voltage, UVLO                                                           2.95          3
                                                                                                                           V
            Stop threshold voltage, UVLO                                                     2.70   2.80                   V
                                                                                                                          s
            Hysteresis voltage, UVLO                                                                0.12

            Rising and falling edge deglitch,                                                       2.5
            UVLO (1)

BIAS VOLTAGE

VO          Output voltage, VBIAS               I(VBIAS) = 0                                 2.70   2.80          2.90 V

            Output current, VBIAS(2)                                                                              100 A

CUMULATIVE REFERENCE

Vref        Accuracy                                                                         0.882  0.891         0.900     V

REGULATION

                 Line regulation(1)(3)          IL = 0.75 A,  fs = 350 kHz,       TJ = 85C         0.05
                 Load regulation(1)(3)                                            TJ = 85C                                    %/V
OSCILLATOR                                      IL = 0.75 A,  fs = 550 kHz,       TJ = 85C
                                                                                  TJ = 85C         0.05
                                                IL = 0 A to 1.5 A, fs = 350 kHz,                    0.01

                                                IL = 0 A to 1.5 A fs = 550 kHz,                                                %/A
                                                                                                    0.01

            Internally set free-running         SYNC  0.8 V, RT open                         280    350           420
            frequency range                     SYNC  2.5 V, RT open                                                         kHz
                                                RT = 180 k (1% resistor to AGND)(1)          440    550
            Externally set free-running         RT = 100 k (1% resistor to AGND)                                  660
            frequency range                     RT = 68 k (1% resistor to AGND)(1)           252    280           308
                                                                                                                  540 kHz
                                                                                             460    500           762

                                                                                             663    700                       V

            High-level threshold voltage,                                                    2.5                  0.8 V
            SYNC
                                                                                                                              ns
            Low-level threshold voltage,                                                      50                  700 kHz
            SYNC                                                                             330
            Pulse duration, SYNC(1)                                                                                           V
            Frequency range, SYNC(1)                                                                       0.75               V
            Ramp valley(1)                                                                                     1  200 ns
            Ramp amplitude (peak-to-peak)(1)                                                                                  %
            Minimum controllable on time(1)                                                   90

            Maximum duty cycle

(1) Specified by design
(2) Static resistive loads only
(3) Specified by the circuit used in Figure 9.

20032011, Texas Instruments Incorporated                                                  Submit Documentation Feedback          3

                                                Product Folder Link(s): TPS54110
TPS54110

SLVS500C DECEMBER 2003 REVISED FEBRUARY 2011                                                             www.ti.com

ELECTRICAL CHARACTERISTICS (continued)

TJ = 40C to 125C, VIN = 3 V to 6 V (unless otherwise noted)

            PARAMETER                                     TEST CONDITIONS                       MIN   TYP    MAX UNIT

ERROR AMPLIFIER

         Error-amplifier open loop voltage   1 k COMP to AGND(4)                                90    110    dB
         gain

         Error-amplifier unity gain          Parallel 10 k, 160 pF COMP to AGND(4)              3     5      MHz
         bandwidth

         Error-amplifier common-mode         Powered by internal LDO(4)                         0            VBIAS V
         input voltage range

IIB      Input bias current, VSENSE          VSENSE = Vref                                            60     250 nA

VO       Output voltage slew rate                                                                     1.2    V/s
         (symmetric), COMP(4)

PWM COMPARATOR

         PWM comparator propagation          10 mV overdrive(4)                                       70     85 ns
         delay time, PWM comparator
         input to PH pin (excluding dead
         time)

SLOW-START/ENABLE

         Enable threshold voltage,                                                              0.82  1.20   1.40 V
         SS/ENA                                                                                       0.03                V
                                                                                                                          s
         Enable hysteresis voltage,                                                                    2.5
         SS/ENA (4)                                                                                   3.35    4.1 ms
         Falling-edge deglitch, SS/ENA(4)                                                                        8 A
                                                                                                          5      4 mA
         Internal slow-start time                                                               2.6    2.3
                                                                                                                        %Vref
         Charge current, SS/ENA              SS/ENA = 0 V                                       3       93              %Vref
                                                                                                          3
         Discharge current, SS/ENA           SS/ENA = 1.3 V, VI = 1.5 V                         1.5                       s
                                                                                                        35   0.30 V
POWER GOOD                                                                                            0.18
                                                                                                                 1 A
         Power-good threshold voltage        VSENSE falling                                            3.0
                                                                                                       3.5                A
         Power-good hysteresis voltage(4)                                                             100
                                                                                                      200                 ns
         Power-good falling-edge                                                                                          ns
         deglitch (4)                                                                                 150
                                                                                                        10   165 C
         Output saturation voltage,          I(sink) = 2.5 mA                                                             C
         PWRGD                                                                                        240
                                                                                                      345    480
                 Leakage current, PWRGD      VI = 5.5 V                                                                  m
CURRENT LIMIT
                                             VI = 3 V, output shorted(4)                                     690
                 Current limit trip point    VI = 6 V, output shorted(4)

                 Current-limit leading edge
                 blanking time

         Current-limit total response time

THERMAL SHUTDOWN

         Thermal-shutdown trip point(4)                                                         135

         Thermal-shutdown hysteresis(4)

OUTPUT POWER MOSFETS

rDS(on)  Power MOSFET switches(5)            IO = 1.5 A,       VI = 6 V (6)
                                             IO = 1.5 A,       VI = 3 V(6)

(4) Specified by design
(5) Includes package and bondwire resistance
(6) Matched MOSFETs, low side rDS(on) production tested, high side rDS(on) specified by design

4        Submit Documentation Feedback                                                          20032011, Texas Instruments Incorporated

                                             Product Folder Link(s): TPS54110
                                                                                               TPS54110

www.ti.com                                                                                          SLVS500C DECEMBER 2003 REVISED FEBRUARY 2011

                                                     PIN ASSIGNMENTS

                                                            PWP PACKAGE
                                                               (TOP VIEW)

                                             AGND    1   20                            RT

                                             VSENSE  2   19                            SYNC

                                             COMP    3   18                            SS/ENA

                                             PWRGD   4   17                            VBIAS

                                             BOOT    5   16                            VIN

                                             PH      6   15                            VIN

                                             PH      7   14                            VIN

                                             PH      8   13                            PGND

                                             PH      9   12                            PGND

                                             PH      10  11                            PGND

     TERMINAL                                         TERMINAL FUNCTIONS

NAME        NO.                                                                         DESCRIPTION

AGND        1      Analog ground--internally connected to the sensitive analog-ground circuitry. Connect to PGND and PowerPAD.

BOOT        5      Bootstrap input. 0.022-F to 0.1-F low-ESR capacitor connected from BOOT to PH generates floating drive for the
                   high-side FET driver.
COMP        3
                   Error amplifier output. Connect compensation network from COMP to VSENSE.
PGND        1113
                   Power ground. High current return for the low-side driver and power MOSFET. Connect PGND with large copper
PH          610   areas to the input and output supply returns, and negative terminals of the input and output capacitors. Connect to
PWRGD         4    AGND and PowerPAD.
RT           20
SS/ENA       18    Phase input/output. Junction of the internal high and low-side power MOSFETs, and output inductor.

SYNC        19     Power-good open drain output. High when VSENSE  93% Vref, otherwise PWRGD is low. Note that output is low
                   when SS/ENA is low or internal shutdown signal active.
VBIAS       17
                   Frequency setting resistor input. Connect a resistor from RT to AGND to set the switching frequency, fs.
VIN         1416  Slow-start/enable input/output. Dual-function pin that provides logic input to enable/disable device operation and
                   capacitor input to externally set the start-up time.
VSENSE      2
                   Synchronization input. Dual-function pin that provides logic input to synchronize to an external oscillator or pin select
                   between two internally set switching frequencies. When used to synchronize to an external signal, a resistor must be
                   connected to the RT pin.

                   Internal bias regulator output. Supplies regulated voltage to internal circuitry. Bypass VBIAS pin to AGND pin with a
                   high quality, low ESR 0.1-F to 1.0-F ceramic capacitor.

                   Input supply for the power MOSFET switches and internal bias regulator. Bypass VIN pins to PGND pins close to
                   device package with a high quality, low ESR 1-F to 10-F ceramic capacitor.

                   Error amplifier inverting input.

20032011, Texas Instruments Incorporated                                                    Submit Documentation Feedback                  5

                                                     Product Folder Link(s): TPS54110
TPS54110                                                                                                                                www.ti.com

SLVS500C DECEMBER 2003 REVISED FEBRUARY 2011

                                              FUNCTIONAL BLOCK DIAGRAM

                                                                                                        AGND           VBIAS

           VIN

                Enable

   SS/ENA       Comparator                                                                              VBIAS               REG

                                    Falling                                      SHUTDOWN            ILIM
                                                                                                Comparator
                1.2 V                 Edge            Thermal                          Leading                                   VIN
                Hysteresis: 0.03 V  Deglitch         Shutdown                            Edge                                                  3- 6V

                                     2.5 s            150C                          Blanking
                                                                                       100 ns
                        VIN UVLO

                        Comparator  Falling

                   VIN               and                                                                                         BOOT
                2.95 V              Rising
                                    Edge

                Hysteresis: 0.16 V Deglitch

                                             2.5 s             SS_DIS

                                                                                                SHUTDOWN                                LOUT

                            Internal/External                                                                                    PH                   VO
                                Slow-start
                                                      +                                RQ               Adaptive Dead-Time              CO
                (Internal Slow-start Time = 3.35 ms   -
                                                                                       S                  and
                                  Reference            Error
                              VREF = 0.891 V         Amplifier      PWM                                 Control Logic
                                                                Comparator
                                                                                                               VIN

                                                                            OSC                                                  PGND
                                                                                                                                 PWRGD
                                                                                       Powergood
                                                                                       Comparator

                TPS54110                                                         VSENSE                                 Falling
                                                                                  0.93 Vref                              Edge
                                                                                 Hysteresis: 0.03 Vref  SHUTDOWN       Deglitch

                                                                                                                         35 s

                                    VSENSE           COMP               RT       SYNC

6  Submit Documentation Feedback                                                                               20032011, Texas Instruments Incorporated

                                                                Product Folder Link(s): TPS54110
                                                                                                                                                                                                                                                                                                                                     TPS54110

www.ti.com                                                                                                                                                                                                                                   SLVS500C DECEMBER 2003 REVISED FEBRUARY 2011

                                                       DRAIN-SOURCE ON-STATE                                 TYPICAL CHARACTERISTICS                                                                                                                                                                    INTERNALLY SET OSCILLATOR
                                                                 RESISTANCE                                                                                                                                                                                                                                           FREQUENCY
                                                                         vs                                               DRAIN-SOURCE ON-STATE                                                                                                                                                                              vs
                                                                                                                                    RESISTANCE
                                                       JUNCTION TEMPERATURE                                                                 vs                                                                                                                                                             JUNCTION TEMPERATURE

Drain-Source On-State Resistance -             0.6                                                                        JUNCTION TEMPERATUREDrain-Source On-State Resistance -                                                                      f - Internally Set Oscillator Frequency -kHz  750
                                                         VI = 3.3 V
                                                                                                                       0.4                                                                                                                                                                          650
                                               0.5                           IO = 1.5 A                                          VI = 5 V                                                                                                                                                                                       SYNC  2.5 V

                                                                                                                                                 IO = 1.5 A
                                                                                                                       0.3

                                               0.4

                                               0.3                                                                                                                                                                                       550

                                               0.2                                                                                                   0.2

                                               0.1                                                                                                                                                                                       450
                                                                                                                                                                                                                                                                           SYNC  0.8 V

                                                                                                                                                     0.1
                                                                                                                                                                                                                                         350

                                               0                                                                                                       0                                                                                                                                            250
                                                                                                                                                                                                                                                                                                       -40
                                                    -40                   0  25          85       125                                                   -40  0  25         85                                                                125                                                                     0      25          85       125

                                                                  TJ - Junction Temperature - C                                                             TJ - Junction Temperature - C                                                                                                                      TJ - Junction Temperature - C

                                                                             Figure 1.                                                                          Figure 2.                                                                                                                                               Figure 3.

f - Externally Set Oscillator Frequency - kHz     EXTERNALLY SET OSCILLATOR                                                                                  VOLTAGE REFERENCE                                                                                                                          OUTPUT VOLTAGE REGULATION
                                                                 FREQUENCY                                                                                                  vs                                                                                                                                                 vs
                                                                        vs
                                                                                                                                                          JUNCTION TEMPERATURE                                                                                                                                      INPUT VOLTAGE
                                                      JUNCTION TEMPERATURE
                                                                                                                                                  0.895                                                                                                                                             0.8950
                                               800                                                                                                                                                                                                                                                                    TA = 85C
                                                                       RT = 68 k                             Vref - Voltage Reference - V         0.893                                                                                               VO - Output Voltage Regulation - V
                                                                                                                                                  0.891                                                                                                                                             0.8930
                                               700

                                               600                                                                                                                                                                                                                                                  0.8910
                                                                            RT = 100 k

                                               500

                                                                                                                                                  0.889                                                                                                                                             0.8890                         fS = 350 kHz

                                               400                                                                                                0.887                                                                                                                                             0.8870
                                                                            RT = 180 k
                                                                                                                                                                                                                                                                                                    0.8850
                                               300                                                                                                                                                                                                                                                            3

                                               200                        0  25          85       125                                             0.885      0  25         85                                                                125                                                                        4            5           6
                                                  -40                                                                                                  -40

                                                                  TJ - Junction Temperature - C                                                             TJ - Junction Temperature - C                                                                                                                             VI - Input Voltage - V

                                                                             Figure 4.                                                                          Figure 5.                                                                                                                                               Figure 6.

                                                                                ERROR AMPLIFIER                                                                                                                                                   INTERNAL SLOW-START TIME
                                                                             OPEN LOOP RESPONSE                                                                                                                                                                        vs

                                                                  140                                                                             0                                                                                                  JUNCTION TEMPERATURE
                                                                  120
                                                                  100                                                                                                                                                                        3.80

                                                                   80                          RL= 10 k,                                          -20
                                                                   60                          CL = 160 pF,
                                                                   40                                                                                     Phase - Degrees                                                                    3.65
                                                                   20                                                                                                                                         Internal Slow-Start Time - ms
                                                                                               TA = 25C                                          -40
                                                                     0
                                                                  -20                                                                             -60                                                                                        3.50

                                                       Gain - dB       0                 Phase                                                    -80                                                                                        3.35

                                                                                                                                                  -100

                                                                                                                                                  -120                                                                                       3.20
                                                                                                                                                  -140
                                                                                         Gain

                                                                                                                                                                                                                                             3.05

                                                                                                                                                  -160

                                                                                                                                      -180                                                                                                   2.90                                                   0            25     85      125
                                                                                                                                      -200
                                                                             10 100 1k 10 k 100 k 1M 10 M                                                                                                                                    2.75
                                                                                        f - Frequency - Hz                                                                                                                                       -40

                                                                                                                                                                                                                                                      TJ - Junction Temperature - C

                                                                                         Figure 7.                                                                                                                                                                                                     Figure 8.

20032011, Texas Instruments Incorporated                                                                                                                                                                                                                                                         Submit Documentation Feedback                     7

                                                                                                                                                     Product Folder Link(s): TPS54110
TPS54110

SLVS500C DECEMBER 2003 REVISED FEBRUARY 2011                                                                             www.ti.com

                                               APPLICATION INFORMATION

Figure 9 shows the schematic diagram for a typical TPS54110 application. The TPS54110 can provide up to
1.5 A of output current at a nominal output voltage of 3.3 V. For proper thermal performance, the exposed
PowerPAD underneath the device must be soldered down to the printed-circuit board.

   VIN (4.5 - 5.5 V)                                     R7              PWRGD                                C8       R5
                            +                          10 k                                                2200 pF  2.05 k

                         C1           R4               U2
                     10 F         71.5 k
                                           TPS54110PWP                      R3                    C6
                                                           AGND 1        19.1 k                2700 pF
                                           20 RT

                                           19 SYNC VSENSE 2                                                              R1
                                                                                                                     10.7 k
                                           18 SS/ENA                  3                C7                      R2
                                                           COMP                      33 pF                     3.92 k

                                           17          PWRGD 4
                                                VBIAS                 5 C3 0.047 F
                                                           BOOT
                                           16 VIN

                                           15 VIN                6
                                                           PH
                                                                 7
          C5                   C4  C9      14 VIN          PH
                                           13
                                                PGND             8
                                           12              PH
          .047 F 0.1 F 10 F                                   9                               L1
                                                PGND                                           6.8 H
                                           11              PH
                                                                                            1           2
                                                PGND       PH 10

                                                   PwrPd                                                                     3.3 V at 1.5 A

                                                   21                                                      C2

                                                                                               100 F

                                           Figure 9. Application Schematic

Design Procedure

The following design procedure can be used to select component values for the TPS54110. Alternately, the
SWIFT Designer Software can be used to generate a complete design. The SWIFT Designer Software uses an
iterative design procedure to access a comprehensive database of components when generating a design. This
section presents a simplified discussion of the design process.

Design Parameters
The required parameters to begin the design process and values for this design example are listed in Table 1.

                                                   Table 1. Design Parameters

                                           DESIGN PARAMETER              EXAMPLE VALUE
                                             Input voltage range              4.5 to 5.5 V
                                                Output voltage                    3.3 V
                                             Input ripple voltage               100 mV
                                            Output ripple voltage                30 mV
                                            Output current rating                 1.5 A
                                             Operating frequency                700 kHz

As an additional constraint, the design is set up to be small size and low component height.

Switching Frequency

The switching frequency is set within the range of 280 kHz to 700 kHz by connecting a resistor from the RT pin
to AGND. Equation 1 is used to determine the proper RT value.

   RT(kW) = 100 500kHz
              s(kHz)
                                                                                                                                             (1)

In this example, the timing-resistor value chosen for R4 is 71.5 k, setting the switching frequency to 700 kHz.

8  Submit Documentation Feedback                                                                            20032011, Texas Instruments Incorporated

                                                   Product Folder Link(s): TPS54110
                                                                                                            TPS54110

www.ti.com                                                             SLVS500C DECEMBER 2003 REVISED FEBRUARY 2011

Alternately, the TPS54110 can be set to preprogrammed switching frequencies of 350 kHz or 550 kHz by
connecting pins RT and SYNC as shown in Table 2.

                                                           Table 2. Design Parameters

                                     FREQUENCY              RT                                    SYNC
                                        350 kHz            Float                             Float or AGND
                                        550 kHz            Float
                                                                                                   2.5 V

Input Capacitors

The TPS54110 requires an input decoupling capacitor and, depending on the application, a bulk input capacitor.
The minimum value for the decoupling capacitor, C9, is 10 uF. A high quality ceramic type X5R or X7R with a
voltage rating greater than the maximum input voltage is recommended. A bulk input capacitor may be needed,
especially if the TPS54110 circuit is not located within approximately 2 inches from the input voltage source. The
capacitance value is not critical, but the voltage rating must be greater than the maximum input voltage including
ripple voltage. The capacitor must filter the input ripple voltage to acceptable levels.

Input ripple voltage can be approximated by Equation 2:

     ( ) IOUT(MAX) 0.25

DV + IN=
        C BULK SW
                          I                ESR
                                                      MAX
                           OUT(MAX)

                                                                                                                            (2)

Where

IOUT(MAX) is the maximum load current, SW is the switching frequency, CBULK is the bulk capacitor value and
ESRMAX is the maximum series resistance of the bulk capacitor.

Worst-case RMS ripple current is approximated by Equation 3:

ICIN =      I  OUT(MAX)

                  2                                                                                                         (3)

In this case the input ripple voltage is 66 mV with a 10-F bulk capacitor. Figure 15 shows the measured ripple

waveform. The RMS ripple current is 0.75 A. The maximum voltage across the input capacitors is VINMAX +
VIN/2. The bypass capacitor and input bulk capacitor are each rated for 6.3 V and a ripple-current capacity of
1.5 A, providing some margin. It is very important that the maximum ratings for voltage and current are not

exceeded under any circumstance.

Output Filter Components

Two components, L1 and C2, are selected for the output filter. Since the TPS54110 is an
externally-compensated device, a wide range of filter-component types and values are supported.

Inductor Selection

Use Equation 4 to calculate the minimum value of the output inductor:

( ) LMIN
       =       V         VIN(MAX)-VOUT
                  OUT

               VIN(MAX) KIND IOUT FSW                                                                                  (4)

KIND is a coefficient that represents the amount of inductor ripple current relative to the maximum output current.
For designs using low-ESR capacitors such as ceramics, use KIND = 0.2. When using higher ESR output
capacitors, KIND = 0.1 yields better results. If higher ripple currents can be tolerated, KIND can be increased
allowing for a smaller output-inductor value.

This example design uses KIND = 0.2, yielding a minimum inductor value of 6.29 H. The next-higher standard
value of 6.8 H is chosen for this design. If a lower inductor value is desired, a larger amount of ripple current

must be tolerated.

The RMS-current and saturation-current ratings of the output filter inductor must not be exceeded. The RMS
inductor current can be found from Equation 5:

20032011, Texas Instruments Incorporated                                                  Submit Documentation Feedback  9

                                                           Product Folder Link(s): TPS54110
TPS54110

SLVS500C DECEMBER 2003 REVISED FEBRUARY 2011                                                www.ti.com

               ( ) I2                                                          2
                 OUT(MAX)
    IL(RMS) =                     +   1        VOUT VIN(MAX) - VOUT      
                                      12       VIN(MAX) LOUT FSW 0.8  
                                                                                              (5)

The peak inductor current is determined from Equation 6:

    IL(PK)  =  IOUT(MAX)  +      VOUT (VIN(MAX)-VOUT)
                               1.6 VIN(MAX) LOUT FSW
                                                                                                (6)

For this design, the RMS inductor current is 1.503 A and the peak inductor current is 1.673 A. The inductor
chosen is a Coilcraft DS3316P-682 6.8 H. It has a saturationcurrent rating of 2.8 A and an RMS current rating
of 2.2 A, easily meeting these requirements.

Capacitor Selection

The important design parameters for the output capacitor are dc voltage, ripple current, and equivalent series
resistance (ESR). The dc-voltage and ripple-current ratings must not be exceeded. The ESR rating is important
because along with the inductor current it determines the output ripple voltage level. The actual value of the
output capacitor is not critical, but some practical limits do exist. Consider the relationship between the desired
closed-loop crossover frequency of the design and LC corner frequency of the output filter. In general, it is
desirable to keep the closed-loop crossover frequency at less than 1/5 of the switching frequency. With high
switching frequencies such as the 700 kHz frequency of this design, internal circuit limitations of the TPS54110
limit the practical maximum crossover frequency to about 100 kHz. To allow adequate phase gain in the
compensation network, set the LC corner frequency to approximately one decade below the closed-loop
crossover frequency. This limits the minimum capacitor value for the output filter to:

                     1                 K         2
                   LOUT              2pCO     
    COUT(MIN)  =                             

                                                                                                (7)

where K is the frequency multiplier for the spread between fLC and fCO. K should be between 5 and 15, typically
10 for one decade of difference.

For a desired crossover of 60 kHz, K=10 and a 6.8 H inductor, the minimum value for the output capacitor is
100 F. The selected output capacitor must be rated for a voltage greater than the desired output voltage plus
one half the ripple voltage. Any derating factors must also be included. The maximum RMS ripple current in the
output capacitor is given by Equation 8:

    I = COUT(RMS)   1               VOUT (VIN(MAX) - VOUT)     
                    12              VIN(MAX) LOUT FSW NC   
                                                                                                (8)

where NC is the number of output capacitors in parallel.

The maximum ESR of the output capacitor is determined by the allowable output ripple specified in the initial
design parameters. The output ripple voltage is the inductor ripple current times the ESR of the output filter so
the maximum specified ESR as listed in the capacitor data sheet is given by Equation 9:

                              VIN(MAX)     LOUT FSW 0.8  
                              VOUT       VIN(MAX)-VOUT   
    ( ) ESRMAX =NC                                                  DVp-p(MAX)

                                                                                                (9)

For this design example, a single 100 F output capacitor is chosen for C2. The calculated RMS ripple current is
80 mA and the maximum ESR required is 87 m. An example of a suitable capacitor is the Sanyo Poscap
6TPC100M, rated at 6.3 V with a maximum ESR of 45 milliohms and a ripple-current rating of 1.7 A.

Other capacitor types work well with the TPS54110, depending on the needs of the application.

Compensation Components

The external compensation used with the TPS54110 allows for a wide range of output-filter configurations. A
large range of capacitor values and dielectric types are supported. The design example uses type 3
compensation consisting of R1, R3, R5, C6, C7 and C8. Additionally, R2 and R1 form a voltage-divider network
that sets the output voltage. These component reference designators are the same as those used in the SWIFT
Designer Software.

10  Submit Documentation Feedback                                                                20032011, Texas Instruments Incorporated

                                                              Product Folder Link(s): TPS54110
                                                                                  TPS54110

www.ti.com                                     SLVS500C DECEMBER 2003 REVISED FEBRUARY 2011

There are a number of different ways to design a compensation network. This procedure outlines a relatively
simple procedure that produces good results with most output filter combinations. Use the SWIFT Designer
Software for designs with unusually high closed-loop crossover frequencies; with low-value, low-ESR output
capacitors such as ceramics; or if you are unsure about the design procedure.

A number of considerations apply when designing compensation networks for the TPS54110. The compensated
error-amplifier gain must not be limited by the open-loop amplifier gain characteristics and must not produce
excessive gain at the switching frequency. Also, the closed-loop crossover frequency must be set less than one
fifth of the switching frequency, and the phase margin at crossover must be greater than 45 degrees. The
general procedure outlined here meets these requirements without going into great detail about the theory of
loop compensation.

First, calculate the output filter LC corner frequency using Equation 10:

LC =          1

            2p LOUTCOUT                                                                                          (10)

For the design example, LC = 6103 Hz.

Choose a closed-loop crossover frequency greater than fLC and less than one fifth of the switching frequency.
Also, keep the crossover frequency below 100 kHz, as the error amplifier may not provide the desired gain at
higher frequencies. The 60-kHz crossover frequency chosen for this design provides comparatively wide loop
bandwidth while still allowing adequate phase boost to ensure stability.

Next, the values for the compensation components that set the poles and zeros of the compensation network are
calculated. Assuming an R1 value > than R5 and a C6 value > C7, the pole and zero locations are given by
Equation 11 through Equation 14:

Z1  =          1                                                                                                (11)
            2pR3C6

Z2  =          1                                                                                                (12)
            2pR1C8

P1  =          1                                                                                                (13)
            2pR5C8

P2  =          1                                                                                                (14)
            2pR3C7

Additionally there is a pole at the origin, which has unity gain at a frequency:

INT =      1

            2pR1C6                                                                                               (15)

This pole is used to set the overall gain of the compensated error amplifier and determines the closed loop

crossover frequency. Since R1 is given as 10 k and the crossover frequency is selected as 60 kHz, the desired

fINT is calculated from Equation 16:

INT = 10 - 0.74 CO                                                                                           (16)
              2

And the value for C6 is given by Equation 17:

C6 = 1
            2pR1INT
                                                                                                                 (17)

Since C6 is calculated to be 2900 pF, and the location of the integrator crossover frequency is important in
setting the overall loop crossover, adjust the value of R1 so that C6 is a standard value of 2700 pF, using
Equation 18:

R1 = 1
            2pC6LC
                                                                                                                 (18)

The value for R1 is 10.7 K

20032011, Texas Instruments Incorporated                                       Submit Documentation Feedback  11

                                             Product Folder Link(s): TPS54110
TPS54110

SLVS500C DECEMBER 2003 REVISED FEBRUARY 2011                                                             www.ti.com

The first zero, fZ1 is located at one half the output filter LC corner frequency, so R3 is calculated from:

    R3 = 1
           pC6LC
                                                                                                               (19)

The second zero, fZ2 is located at the output filter LC corner frequency, so C8 is calculated from:

    C8 = 1
           2pR1LC
                                                                                                               (20)

The first pole, fP1 is located to coincide with output filter ESR zero frequency. This frequency is given by:

    ESR0  =        1
              2pRESRCOUT
                                                                                                               (21)

where RESR is the equivalent series resistance of the output capacitor.

In this case, the ESR zero frequency is 35.4 kHz, and R5 is calculated from:

    R5 = 1
           2pC8ESR
                                                                                                               (22)

The final pole is placed at a frequency high enough above the closed-loop crossover frequency to avoid causing

an excessive phase decrease at the crossover frequency while still providing enough attenuation so that there is

little or no gain at the switching frequency. The fP2 pole location for this circuit is set to 4 times the closed-loop
crossover frequency and the last compensation component value C7 is derived:

    C7 = 1
           8pR3CO
                                                                                                               (23)

Finally, calculate the R2 resistor value for the output voltage of 3.3 V using Equation 24:

    R2 = R1 0.891
           VOUT -0.891
                                                                                                               (24)

For this TPS54110 design, use R1 = 10.7 k instead of 10.0 k. R2 is then 3.92 k.

Since capacitors are only available in a limited range of standard values, the nearest standard value was chosen
for each capacitor. The measured closed-loop response for this design is shown in Figure 19.

BIAS and Bootstrap Capacitors

Every TPS54110 design requires a bootstrap capacitor (C3), and a bias capacitor (C4). The bootstrap capacitor
must be between 0.022 F and 0.1 F. This design uses 0.047 F. The bootstrap capacitor is located between
the PH pins and BOOT. The bias capacitor is connected between the VBIAS pin and AGND. Recommended
values are 0.1 F to 1.0 F. This design uses 0.1 F. Use high-quality ceramic capacitors with X7R or X5R
grade dielectric for temperature stability. Place them as close to the device pins as possible.

Grounding and PowerPAD Layout

The TPS54110 has two internal grounds (analog and power). Inside the TPS54110, the analog ground connects
all noise-sensitive signals, while the power ground connects the noisier power signals. The PowerPAD must be
tied directly to AGND. Noise injected between the two grounds can degrade the performance of the TPS54110,
particularly at higher output currents. However, ground noise on an analog ground plane can also cause
problems with some of the control and bias signals. For these reasons, separate analog and power ground
planes are recommended. Tie these two planes together directly at the IC to reduce noise between the two
grounds. The only components that tie directly to the power-ground plane are the input capacitor, the output
capacitor, the input voltage decoupling capacitor, and the PGND pins of the TPS54110. The layout of the
TPS54110 evaluation module represents recommended layout for a 2-layer board. Documentation for the
TPS54110 evaluation module is obtained from the Texas Instruments web site under the TPS54110 product
folder and in the application note, TI literature number SLVA109.

12  Submit Documentation Feedback                                              20032011, Texas Instruments Incorporated

                                   Product Folder Link(s): TPS54110
                                                                                                                            TPS54110

www.ti.com                                                       SLVS500C DECEMBER 2003 REVISED FEBRUARY 2011

                                                   6 PL  0.0130  Minimum Recommended Thermal Vias: 6 .013 dia.
                                                4 PL  0.0180     Inside Powerpad Area 4 .018 dia. Under Device as Shown.
                                                                 Additional .018 dia. Vias May be Used if Top Side Analog
            Connect Pin 1 to Analog Ground Plane                 Ground Area is Extended.
            in This Area for Optimum Performance
                                                                                                          0.0150
                                                                                              0.06

            0.2560 0.2454                    0.0227                                    0.1010
                                             0.0600

                                             0.0400
                                             0.0400
                                             0.0600

            Minimum Recommended Top                                      0.0256        Minimum Recommended Exposed
              Side Analog Ground Area                                                  Copper Area For Powerpad. 5mm
                                                                 0.1700                Stencils may Require 10 Percent
                                                                 0.1340                Larger Area
                                                                 0.0620
                                                                 0.0400

            Figure 10. Recommended Land Pattern for 20-Pin PWP PowerPAD

Layout Considerations for Thermal Performance

For operation at full rated load current, the analog ground plane must provide adequate heat dissipation area. A
3-inch-by-3-inch plane of 1-ounce copper is recommended, though not mandatory, depending on ambient
temperature and airflow. Most applications have larger areas of internal ground plane available. Connect the
PowerPAD to the largest area available. Additional areas on the top or bottom layers also help dissipate heat.
Use any area available when 1.5-A or greater operation is desired. Connect the exposed area of the PowerPAD
to the analog ground-plane layer with 0.013-inch-diameter vias to avoid solder wicking through the vias. An
adequate design includes six vias in the PowerPAD area with four additional vias located under the device
package. The size of the vias under the package, but not in the exposed thermal pad area, can be increased to
0.018. Additional vias in areas not under the device package enhance thermal performance.

20032011, Texas Instruments Incorporated                                                    Submit Documentation Feedback  13

                                                     Product Folder Link(s): TPS54110
TPS54110

SLVS500C DECEMBER 2003 REVISED FEBRUARY 2011                                                                                                                                                                                   www.ti.com

                                                  PERFORMANCE GRAPHS

All performance data shown for VI = 5 V, VO = 3.3 V, fs = 700 kHz, TA = 25C, Figure 9

                                        EFFICIENCY                            POWER DISSIPATION                                                                                                          LOAD REGULATION

                                                  vs                                             vs                                                                                                                vs

                                        OUTPUT CURRENT                        OUTPUT CURRENT                                                                                                             OUTPUT CURRENT

                              100                                        1.2                                                                                                                  0.05

                              95                                                                                                                                                              0.04

                              90                                         PD - Power Dissipation - W1                                                                                          0.03
                                                                                                                                                                Output Voltage Varistion - %
                              85                                         0.8                                                                                                                  0.02

    Efficiency - %            80                                                                                                                                                              0.01

                              75                                         0.6                                                                                                                      0

                              70                                                                                                                                                              -0.01

                                                                         0.4                                                                                                                  -0.02

                              65

                              60                                         0.2                                                                                                                  -0.03      0.25 0.5 0.75 1 1.25 1.5
                                                                                                                                                                                                                 IO - Output Current - A
                              55                                           0                                                                                                                  -0.04
                              50                                              0 0.25 0.5 0.75 1 1.25 1.5                                                                                      -0.05
                                                                                            IO - Output Current - A
                                  0 0.25 0.5 0.75 1 1.25 1.5                                                                                                                                          0
                                                IO - Output Current - A

                                        Figure 11.                            Figure 12.                                                                                                                 Figure 13.

                                            LINE REGULATION                     INPUT VOLTAGE RIPPLE                                                                                                     OUTPUT VOLTAGE RIPPLE
                                                         vs
                                                                              VI = 50 mV/div (AC)                                                                                                        VO = 10 mV/div (AC)
                                              INPUT VOLTAGE

                               0.02

                              0.015

Output Voltage Varistion - %   0.01                   IO = 0.75 A
                              0.005

                                     0                                        V(phase)= 2 V/div                                                                                                          V(phase)= 2 V/div
                              -0.005
                                        IO = 0 A
                               -0.01
                                                  IO = 1.5 A

                              -0.015

                              -0.02

                                   4.5  4.75      5           5.25  5.5       Time = 500 ns/div                                                                                                            Time = 500 ns/div

                                        VI - Input Voltage - V                Figure 15.                                                                                                                 Figure 16.

                                        Figure 14.

                                     OUTPUT VOLTAGE TRANSIENT                       START UP WAVEFORM                                                                                                  MEASURED LOOP RESPONSE
                                                   RESPONSE
                                                                              VI = 2 V/div                                                                                                    60                                   180
                                           VO= 10 mV/div (AC)
                                                                                         VO = 1 V/div                                                                                         50                                   150
                                       IO= 1 V/div
                                                                                               Time = 5 ms/div                                                                                40                            Phase  120
                                                    Time = 200 s/div
                                                                                      Figure 18.                                                                                              30                                   90
                                            Figure 17.
                                                                                                                     Gain - dB                                                                20                                   60
                                                                                                                                                                                                    Phase - Degrees
                                                                                                                                                                                              10             Gain                  30

                                                                                                                                                                                              0                                    0

                                                                                                                     -10                                                                                                           -30

                                                                                                                     -20                                                                                                           -60

                                                                                                                     -30                                                                                                           -90

                                                                                                                     -40                                                                                                           -120

                                                                                                                     -50                                                                                                           -150

                                                                                                                     -60                                                                                                           -180

                                                                                                                                                                                                  100    1k        10 k     100 k 1 M

                                                                                                                                                                                                         f - Frequency - Hz

                                                                                                                                                                                                         Figure 19.

14                            Submit Documentation Feedback                                                                                                                                        20032011, Texas Instruments Incorporated

                                                                         Product Folder Link(s): TPS54110
                                                                                                                  TPS54110

www.ti.com                                                                             SLVS500C DECEMBER 2003 REVISED FEBRUARY 2011

Very-Small Form-Factor Application

            VIN                                   R7              PWRGD                           C8      R5
                    +                            10 k                                           560 pF  432

                 C1           R4               U2
            OPEN           71.5 k
                                             TPS54110PWP                     R3        C6

                                   20 RT           AGND 1         1.74 k 1000 pF

                                   19 SYNC                     2                                              R1
                                                 VSENSE                                                   10.0 k
                                                                                                    R2
                                   18                         3                C7                   14.7 k
                                        SS/ENA     COMP                      47 pF

                                   17            PWRGD 4
                                        VBIAS                 5 C3 0.047 F
                                                   BOOT
                                   16 VIN

                                   15 VIN                 6
                                                    PH
                                                          7
            C5         C4  C9      14 VIN           PH

OPEN 0.1 F 10 F                  13                     8                             L1
                                        PGND        PH                                 1 H

                                   12                     9                         1        2
                                        PGND        PH

                                   11               PH 10
                                        PGND

                                             PwrPd                                                                1.5 V at 1.5 A

                                             21                                                 C2

                                                                                             10 F

                                         Figure 20. Small Form-Factor Reference Design

Figure 20 shows an application schematic for a TPS54110 application designed for extremely small size. To
achieve this goal, the design procedure given in the previous application circuit is modified. For example, in order
to use a small-footprint Coilcraft DO3314-103MX inductor, the maximum-allowable inductor ripple current was
increased above that normally specified. A small 0805 10-F ceramic capacitor is used in the output filter. All the
additional components are 0402 case size.

20032011, Texas Instruments Incorporated                                                         Submit Documentation Feedback  15

                                                   Product Folder Link(s): TPS54110
TPS54110

SLVS500C DECEMBER 2003 REVISED FEBRUARY 2011                                                                                                                                                                   www.ti.com

All performance data shown for VI = 5 V, VO = 1.5 V, FS = 700 kHz, TA = 25C, Figure 20

                                                  EFFICIENCY                                                        POWER DISSIPATION                                                         LOAD REGULATION

                                                  vs                                                                vs                                                                                  vs

                                        OUTPUT CURRENT                                                              OUTPUT CURRENT                                                            OUTPUT CURRENT

                              100                                                                                                                                                   0.1

                              95                                                                                                                                                    0.08

                              90                                                 PD - Power Dissipation - W  1.2

                                                                                                                                                      Output Voltage Varistion - %  0.06

                              85                                                                               1                                                                     0.04
                                                                                                             0.8                                                                     0.02
    Efficiency - %            80        VI = 5 V
                                                                                                                                                                                         0
                              75                                                                                                                                                    -0.02                                       VI = 3.3 V
                                                                                                                                                                                    -0.04                         VI = 5 V
                              70                                                                             0.6          VI = 5 V                                                  -0.06
                              65                                                                                                          VI = 3.3 V                                -0.08     0.25 0.5 0.75 1 1.25 1.5
                                                                                                             0.4                                                                                      IO - Output Current - A
                              60                                                                                    0.25 0.5 0.75 1 1.25 1.5                                         -0.1
                                                                                                             0.2         IO - Output Current - A                                           0
                              55                  VI = 3.3 V                                                   0
                                                                                                                 0
                              50
                                 0 0.25 0.5 0.75 1 1.25 1.5

                                        IO - Output Current - A

                                        Figure 21.                                                                  Figure 22.                                                                Figure 23.

                                            LINE REGULATION                                                           INPUT VOLTAGE RIPPLE                                                    OUTPUT VOLTAGE RIPPLE
                                                        vs
                                                                                                                    VI = 50 mV/div (AC)                                                        VO = 20 mV/div (AC)
                                              INPUT VOLTAGE
Output Voltage Varistion - %
                               0.02

                              0.015

                               0.01               IO = 0.75 A
                              0.005

                                     0  IO = 0 A                                                                    V(phase)= 2 V/div                                                         V(phase)= 2 V/div
                              -0.005

                               -0.01              IO = 1.5 A
                              -0.015

                              -0.02                                                                                 Time = 500 ns/div                                                           Time = 500 ns/div
                                      3 3.5 4 4.5 5 5.5 6
                                                     VI - Input Voltage - V                                         Figure 25.                                                                Figure 26.

                                         Figure 24.

                                                  OUTPUT VOLTAGE TRANSIENT                                                                            START UP WAVEFORM
                                                                RESPONSE

                                                  VO= 20 mV/div (AC)                                                                           VI = 1 V/div

                                                                                                                                                                                    VO = 500 mV/div

                                                  IO= 1 V/div

                                                               Time = 200 s/div                                                                                                        Time = 5 ms/div

                                                              Figure 27.                                                                                                            Figure 28.

16                            Submit Documentation Feedback                                                                                                                         20032011, Texas Instruments Incorporated

                                                                                                             Product Folder Link(s): TPS54110
                                                                                                                                                           TPS54110

www.ti.com                                                                                             SLVS500C DECEMBER 2003 REVISED FEBRUARY 2011

Two-Output Sequenced-Startup Application

                                                                         PWRGD_3P3

            VI 5 V                                                       R7

                      +                                                  10 k                                                  C8      R5
                           C1                                                                                                560 pF  432
                           470 F
                                                      R4                 U1
                                                   71.5 k
                                                               TPS54110PWP                             R3           C6
                                             C4
                                             0.1 F        20            AGND 1           1.74 k 1000 pF
                                                                RT
                                                   C9      19 SYNC VSENSE 2
                                               10 F       18                      3                           C7                      R1
                                                               SS/ENA    COMP                                47 pF                   10 k
                                                           17 VBIAS PWRGD 4                                                  R2
                                                                                          C3 0.047 F                        3.74 k

                                                           16                          5
                                                                VIN          BOOT 6

                                                           15 VIN                PH
                                                           14 VIN            PH 7
                                                           13 PGND                8
                                                           12 PGND           PH                                      L1
                                                                             PH 9                                   1 H
                                                                                                                                               VOUT1
                                                           11 PGND           PH 10                         1              2                3.3 V at 1.5 A

                                                                     PWPD

                                                                     21                                                      C2
                                                                                                                             10 F

                                                                         R8               PWRGD_1P5

                                                                         10 k                                                 C13     R12
                                                                                                                             560 pF  432

                                                      R9             U2
                                                   71.5 k
                                                               TPS54110PWP                             R6           C5
                                             C10
                                             0.1 F        20            AGND 1           1.74 k 1000 pF
                                                                RT
                                                 C15       19 SYNC VSENSE 2
                                               10 F       18                      3                    C11                           R11
                                                               SS/ENA    COMP                          47 pF                         10 k
                                                           17 VBIAS PWRGD 4                                                  R10
                                                                                                                             14.7 k

                                                           16                          5 C14 0.047 F
                                                                VIN          BOOT 6

                                                           15 VIN                PH
                                                           14 VIN            PH 7
                                                           13 PGND                 8
                                                           12 PGND           PH                                      L2                         VOUT2
                                                                             PH 9                                   1 H                   1.5 V at 1.5 A

                                                           11 PGND           PH 10                         1              2

                                                                     PWPD

                                                                     21                                                      C12
                                                                                                                             10 F

                                      Figure 29. TPS54110 Sequencing Application Circuit

In Figure 29, the power-good output of U1 is used as a sequencing signal in a two-output design. Connecting the
PWRGD pin of U1 to the SS/ENA pin of U2 causes the 1.5-V output to ramp up after the 3.3-V output is within
regulation. Figure 30 shows the startup waveforms associated with this circuit.

When VIN reaches the UVLO-start threshold, the U1 output ramps up towards the 3.3-V set point. After the output
reaches 90 percent of 3.3 V, the U1 asserts the power-good signal driving the U2 SS/ENA input high. The output
of U2 then ramps up towards the final output set point of 1.5 V.

20032011, Texas Instruments Incorporated                                                                                  Submit Documentation Feedback  17

                                             Product Folder Link(s): TPS54110
TPS54110                                                                                   www.ti.com

SLVS500C DECEMBER 2003 REVISED FEBRUARY 2011

                                                                VIN - 5 V/div

                                                                 U1 - VOUT1
                                                                3.3 - 2 V/div

                                                                U1 PWRGD
                                                                    - 5 V/div

                                                                 U2 - VOUT2 1.5 - 2 V/div

                                            Figure 30. Sequencing Start Up Waveforms

18  Submit Documentation Feedback                                                          20032011, Texas Instruments Incorporated

                                   Product Folder Link(s): TPS54110
                                                                               TPS54110

www.ti.com                                                                                         SLVS500C DECEMBER 2003 REVISED FEBRUARY 2011

                                             DETAILED DESCRIPTION

Under Voltage Lock Out (UVLO)

The TPS54110 incorporates an under voltage lockout circuit to keep the device disabled when the input voltage
(VIN) is insufficient. During power up, internal circuits are held inactive until VIN exceeds the nominal UVLO
threshold voltage of 2.95 V. Once the UVLO start threshold is reached, device start-up begins. The device
operates until VIN falls below the nominal UVLO stop threshold of 2.8 V. Hysteresis in the UVLO comparator,
and a 2.5-s rising and falling edge deglitch circuit reduce the likelihood of shutting the device down due to noise
on VIN.

Slow-Start/Enable (SS/ENA)

The slow-start/enable pin provides two functions; first, the pin acts as an enable (shutdown) control by keeping
the device turned off until the voltage exceeds the start threshold voltage of approximately 1.2 V. When SS/ENA
exceeds the enable threshold, device start up begins. The reference voltage fed to the error amplifier is linearly
ramped up from 0 V to 0.891 V in 3.35 ms. Similarly, the converter output voltage reaches regulation in
approximately 3.35 ms. Voltage hysteresis and a 2.5-s falling edge deglitch circuit reduce the likelihood of
triggering the enable due to noise.

The second function of the SS/ENA pin provides an external means of extending the slow-start time with a
low-value capacitor connected between SS/ENA and AGND. Adding a capacitor to the SS/ENA pin has two
effects on start-up. First, a delay occurs between release of the SS/ENA pin and start up of the output. The delay
is proportional to the slow-start capacitor value and lasts until the SS/ENA pin reaches the enable threshold. The
start-up delay is approximately:

            1.2V
td=C(SS) 5ma
                                                                                                              (25)

Second, as the output becomes active, a brief ramp-up at the internal slow-start rate may be observed before the
externally set slow-start rate takes control and the output rises at a rate proportional to the slow-start capacitor.
The slow-start time set by the capacitor is approximately:

t(SS)=C(SS)   0.7V

               5ma                                                                                            (26)

The actual slow-start is likely to be less than the above approximation due to the brief ramp-up at the internal
rate.

VBIAS Regulator (VBIAS)

The VBIAS regulator provides internal analog and digital blocks with a stable supply voltage over variations in
junction temperature and input voltage. A high quality, low-ESR, ceramic bypass capacitor is required on the
VBIAS pin. X7R or X5R grade dielectrics are recommended because their values are more stable over
temperature. Place the bypass capacitor close to the VBIAS pin and returned to AGND. External loading on
VBIAS is allowed, with the caution that internal circuits require a minimum VBIAS of 2.70 V, and external loads
on VBIAS with ac or digital switching noise may degrade performance. The VBIAS pin may be useful as a
reference voltage for external circuits.

Voltage Reference

The voltage reference system produces a precise Vref signal by scaling the output of a temperature stable
bandgap circuit. During manufacture, the bandgap and scaling circuits are trimmed to produce 0.891 V at the
output of the error amplifier, with the amplifier connected as a voltage follower. The trim procedure adds to the
high precision regulation of the TPS54110, since it cancels offset errors in the scale and error amplifier circuits.

Oscillator and PWM Ramp

The oscillator frequency can be set to internally fixed values of 350 kHz or 550 kHz using the SYNC pin as a
static digital input. If a different frequency of operation is required for the application, the oscillator frequency can
be externally adjusted from 280 kHz to 700 kHz by connecting a resistor from the RT pin to ground and floating
the SYNC pin. The switching frequency is approximated by the following equation, where R is the resistance
from RT to AGND:

20032011, Texas Instruments Incorporated                                    Submit Documentation Feedback  19

                                             Product Folder Link(s): TPS54110
TPS54110

SLVS500C DECEMBER 2003 REVISED FEBRUARY 2011                                                          www.ti.com

    SWITCHING FREQUENCY=100kW 500 kHz
                                   R                                                                      (27)

External synchronization of the PWM ramp is possible over the frequency range of 330 kHz to 700 kHz by driving
a synchronization signal into SYNC and connecting a resistor from RT to AGND. Choose an RT resistor that sets
the free-running frequency to 80% of the synchronization signal. Table 3 summarizes the frequency selection
configurations.

          Table 3. Summary of the Frequency Selection Configurations

          SWITCHING FREQUENCY                      SYNC PIN                               RT PIN
                                                                        Float
          350 kHz, internally set     Float or AGND                     Float
                                                                        R = 68 k to 180 k
          550 kHz, internally set      2.5 V                            R = RT value for 80% of external
                                                                        synchronization frequency
          Externally set 280 kHz to 700 kHz Float

          Externally synchronized     Synchronization signal
          frequency

Error Amplifier

The high-performance, wide-bandwidth, voltage error amplifier sets the TPS54110 apart from most dc/dc
converters. The user is given the flexibility to use a wide range of output L- and C-filter components to suit the
particular application needs. Type-2 or type-3 compensation can be employed using external compensation
components.

PWM Control

Signals from the error-amplifier output, oscillator, and current-limit circuit are processed by the PWM control
logic. Referring to the internal block diagram, the control logic includes the PWM comparator, OR gate, PWM
latch, and portions of the adaptive dead-time and control-logic block. During steady-state operation below the
current-limit threshold, the PWM-comparator output and oscillator pulse train alternately reset and set the PWM
latch. Once the PWM latch is set, the low-side FET remains on for a minimum duration set by the oscillator pulse
duration. During this period, the PWM ramp discharges rapidly to its valley voltage. When the ramp begins to
charge back up, the low-side FET turns off and high-side FET turns on. As the PWM ramp voltage exceeds the
error-amplifier output voltage, the PWM comparator resets the latch, thus turning off the high-side FET and
turning on the low-side FET. The low-side FET remains on until the next oscillator pulse discharges the PWM
ramp.

During transient conditions, the error amplifier output could be below the PWM ramp valley voltage or above the
PWM peak voltage. If the error-amplifier output is high, the PWM latch is never reset and the high-side FET
remains on until the oscillator pulse signals the control logic to turn the high-side FET off and the low-side FET
on. The device operates at its maximum duty cycle until the output voltage rises to the regulation set-point,
setting VSENSE to approximately the same voltage as Vref. If the error-amplifier output is low, the PWM latch is
continually reset and the high-side FET does not turn on. The low-side FET remains on until the VSENSE
voltage decreases to a range that allows the PWM comparator to change states. The TPS54110 is capable of
sinking current continuously until the output reaches the regulation set-point.

If the current-limit comparator remains tripped longer than 100 ns, the PWM latch resets before the PWM ramp
exceeds the error-amplifier output. The high-side FET turns off and low-side FET turns on to decrease the
energy in the output inductor, and consequently the output current. This process is repeated each cycle that the
current-limit comparator is tripped.

Dead-Time Control and MOSFET Drivers

Adaptive dead-time control prevents shoot-through current from flowing in both N-channel power MOSFETs
during the switching transitions by actively controlling the turn-on times of the MOSFET drivers. The high-side
driver does not turn on until the gate-drive voltage to the low-side FET is below 2 V. The low-side driver does not
turn on until the voltage at the gate of the high-side MOSFETs is below 2 V. The high-side and low-side drivers
are designed with 300-mA source and sink capability to quickly drive the power MOSFETs gates. The low-side
driver is supplied from VIN, while the high-side driver is supplied from the BOOT pin. A bootstrap circuit uses an
external BOOT capacitor and an internal 2.5- bootstrap switch connected between the VIN and BOOT pins.
The integrated bootstrap switch improves drive efficiency and reduces external-component count.

20  Submit Documentation Feedback                                        20032011, Texas Instruments Incorporated

                                      Product Folder Link(s): TPS54110
                                                                               TPS54110

www.ti.com                                   SLVS500C DECEMBER 2003 REVISED FEBRUARY 2011

Overcurrent Protection

Cycle-by-cycle current limiting is achieved by sensing the current flowing through the high-side MOSFET and
differential amplifier and comparing it to the preset overcurrent threshold. The high-side MOSFET is turned off
within 200 ns of reaching the current-limit threshold. A 100-ns leading-edge blanking circuit prevents false
tripping of the current limit. Current-limit detection occurs only when current flows from VIN to PH when sourcing
current to the output filter. Load protection during current-sink operation is provided by thermal shutdown.

Thermal Shutdown

The device uses the thermal shutdown to turn off the power MOSFETs and disable the controller if the junction
temperature exceeds 150C. The device is released from shutdown when the junction temperature decreases to
10C below the thermal-shutdown trip point, and starts up under control of the slow-start circuit. Thermal
shutdown provides protection when an overload condition is sustained for several milliseconds. In a
persistent-fault condition, the device cycles continuously; starting up under control of the soft-start circuit, heating
up due to the fault, and then shutting down upon reaching the thermal-shutdown point.

Power Good (PWRDG)

The power-good circuit monitors for undervoltage conditions on VSENSE. If the voltage on VSENSE is 7% below
the reference voltage, the open-drain PWRGD output is pulled low. PWRGD is also pulled low if VIN is less than
the UVLO threshold, or SS/ENA is low, or if thermal shutdown asserts. When VIN = UVLO threshold, SS/ENA =
enable threshold, and VSENSE > 93% of Vref, the open-drain output of the PWRGD pin is high. A hysteresis
voltage equal to 3% of Vref and a 35-s falling-edge deglitch circuit prevent tripping of the power-good
comparator due to high frequency noise.

PCB Layout Considerations

The VIN pins are connected together on the printed board (PCB) and bypassed with a low-ESR ceramic bypass
capacitor. Minimize the loop area formed by the bypass capacitor connections, the VIN pins, and the TPS54110
ground pins. The recommended bypass capacitor is 10-F (minimum) ceramic with X5R or X7R dielectric. The
optimum placement is closest to the VIN pins and the AGND and PGND pins. See Figure 31 for an example
layout. It has an area of ground on the top layer directly under the IC, with an exposed area for connection to the
PowerPAD. Use vias to connect this ground area to any internal ground planes. Use additional vias at the ground
side of the input and output filter capacitors as well. Tie the AGND and PGND pins to the PCB ground area
under the device as shown. Use a separate wide trace for the analog-ground path, connecting the voltage
set-point divider, timing resistor RT, slow-start capacitor and bias-capacitor grounds. Tie the PH pins together
and route to the output inductor. Since the PH connection is the switching node, locate the inductor very close to
the PH pins, and minimize the area of the conductor to prevent excessive capacitive coupling. Connect the boot
capacitor between the phase node and the BOOT pin as shown. Keep the boot capacitor close to the IC and
minimize the conductor trace lengths. Connect the output-filter capacitor(s) as shown between the VOUT trace
and PGND. It is important to keep the loop formed by the PH pins, Lout, Cout and PGND as small as is practical.
Place the compensation components from the VOUT trace to the VSENSE and COMP pins. Do not place these
components too close to the PH trace. Due to the size of the IC package and the device pin-out, they must be
somewhat closely routed while maintaining as much separation as possible, yet keeping the layout compact.
Connect the bias capacitor from the VBIAS pin to analog ground using the isolated analog ground trace. If a
slow-start capacitor or RT resistor is used, or if the SYNC pin is used to select 350-kHz operating frequency,
connect them to this trace as well.

20032011, Texas Instruments Incorporated                                    Submit Documentation Feedback  21

                                             Product Folder Link(s): TPS54110
TPS54110                                                                                           www.ti.com

SLVS500C DECEMBER 2003 REVISED FEBRUARY 2011

                                                  ANALOG GROUND TRACE

                                                  AGND                 RT    FREQUENCY SET RESISTOR
                                                                                 SLOW START
                                                  VSENSE             SYNC        CAPACITOR

      COMPENSATION                                COMP               SS/ENA                 BIAS CAPACITOR
      NETWORK
                                                  PWRGD              VBIAS            VIN
    VOUT                                                                VIN
                                   BOOT           BOOT    Exposed       VIN
                                   CAPACITOR              Powerpad

                                    LOUT                     Area

                                                  PH

                                                  PH                 VIN

                                                  PH                 PGND

                   OUTPUT INDUCTOR                PH                 PGND

                           PH                     PH                 PGND

        COUT                                                                 INPUT      INPUT
                                                                             BYPASS     BULK
    OUTPUT                                                                   CAPACITOR  FILTER
    FILTER
    CAPACITOR                                     PGND

                                                  TOPSIDE GROUND AREA

                                                                              VIA to Ground Plane

                                   Figure 31. PC Board Layout Example

22  Submit Documentation Feedback                                             20032011, Texas Instruments Incorporated

                                   Product Folder Link(s): TPS54110
                                                                                                                                              PACKAGE OPTION ADDENDUM

www.ti.com                                                                                                                                                8-Nov-2014

PACKAGING INFORMATION

Orderable Device  Status Package Type Package Pins Package Eco Plan               Lead/Ball Finish     MSL Peak Temp Op Temp (C)                                Device Marking                           Samples
   TPS54110PWP
                   (1)            Drawing  Qty  (2)                                             (6)                    (3)                                                      (4/5)
TPS54110PWPG4
  TPS54110PWPR     ACTIVE HTSSOP  PWP 20   70 Green (RoHS                             CU NIPDAU      Level-2-260C-1 YEAR -40 to 85                        TPS54110
TPS54110PWPRG4                                        & no Sb/Br)
                                                                                      CU NIPDAU      Level-2-260C-1 YEAR -40 to 85                        TPS54110
                   ACTIVE HTSSOP  PWP 20   70 Green (RoHS
                                                      & no Sb/Br)                     CU NIPDAU      Level-2-260C-1 YEAR -40 to 85                        TPS54110

                   ACTIVE HTSSOP  PWP 20 2000 Green (RoHS                             CU NIPDAU      Level-2-260C-1 YEAR -40 to 85                        TPS54110
                                                                      & no Sb/Br)

                   ACTIVE HTSSOP  PWP 20 2000 Green (RoHS
                                                                      & no Sb/Br)

(1) The marketing status values are defined as follows:
ACTIVE: Product device recommended for new designs.
LIFEBUY: TI has announced that the device will be discontinued, and a lifetime-buy period is in effect.
NRND: Not recommended for new designs. Device is in production to support existing customers, but TI does not recommend using this part in a new design.
PREVIEW: Device has been announced but is not in production. Samples may or may not be available.
OBSOLETE: TI has discontinued the production of the device.

(2) Eco Plan - The planned eco-friendly classification: Pb-Free (RoHS), Pb-Free (RoHS Exempt), or Green (RoHS & no Sb/Br) - please check http://www.ti.com/productcontent for the latest availability
information and additional product content details.
TBD: The Pb-Free/Green conversion plan has not been defined.
Pb-Free (RoHS): TI's terms "Lead-Free" or "Pb-Free" mean semiconductor products that are compatible with the current RoHS requirements for all 6 substances, including the requirement that
lead not exceed 0.1% by weight in homogeneous materials. Where designed to be soldered at high temperatures, TI Pb-Free products are suitable for use in specified lead-free processes.
Pb-Free (RoHS Exempt): This component has a RoHS exemption for either 1) lead-based flip-chip solder bumps used between the die and package, or 2) lead-based die adhesive used between
the die and leadframe. The component is otherwise considered Pb-Free (RoHS compatible) as defined above.
Green (RoHS & no Sb/Br): TI defines "Green" to mean Pb-Free (RoHS compatible), and free of Bromine (Br) and Antimony (Sb) based flame retardants (Br or Sb do not exceed 0.1% by weight
in homogeneous material)

(3) MSL, Peak Temp. - The Moisture Sensitivity Level rating according to the JEDEC industry standard classifications, and peak solder temperature.

(4) There may be additional marking, which relates to the logo, the lot trace code information, or the environmental category on the device.

(5) Multiple Device Markings will be inside parentheses. Only one Device Marking contained in parentheses and separated by a "~" will appear on a device. If a line is indented then it is a continuation
of the previous line and the two combined represent the entire Device Marking for that device.

(6) Lead/Ball Finish - Orderable Devices may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead/Ball Finish values may wrap to two lines if the finish
value exceeds the maximum column width.

                                                Addendum-Page 1
                                                                                                                  PACKAGE OPTION ADDENDUM

www.ti.com                                                                                                        8-Nov-2014

Important Information and Disclaimer:The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information
provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and
continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals.
TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

OTHER QUALIFIED VERSIONS OF TPS54110 :

Automotive: TPS54110-Q1

NOTE: Qualified Version Definitions:

       Automotive - Q100 devices qualified for high-reliability automotive applications targeting zero defects

            Addendum-Page 2
www.ti.com                                               PACKAGE MATERIALS INFORMATION

TAPE AND REEL INFORMATION                                                                                                                               14-Jul-2012

*All dimensions are nominal

Device                       Package Package Pins  SPQ      Reel Reel A0       B0    K0    P1   W     Pin1
                               Type Drawing        2000  Diameter Width (mm)  (mm)  (mm)  (mm)
                                                                                                (mm) Quadrant
                                                           (mm) W1 (mm)        7.1   1.6   8.0
TPS54110PWPR HTSSOP PWP 20                                                                      16.0  Q1
                                                           330.0 16.4 6.95

                                                   Pack Materials-Page 1
www.ti.com                                PACKAGE MATERIALS INFORMATION

                                                                                                                                         14-Jul-2012

*All dimensions are nominal  Package Type Package Drawing Pins  SPQ   Length (mm) Width (mm) Height (mm)
              Device                                            2000
                             HTSSOP  PWP  20                          367.0  367.0  38.0
       TPS54110PWPR

                                          Pack Materials-Page 2
                                               IMPORTANT NOTICE

Texas Instruments Incorporated and its subsidiaries (TI) reserve the right to make corrections, enhancements, improvements and other
changes to its semiconductor products and services per JESD46, latest issue, and to discontinue any product or service per JESD48, latest
issue. Buyers should obtain the latest relevant information before placing orders and should verify that such information is current and
complete. All semiconductor products (also referred to herein as "components") are sold subject to TI's terms and conditions of sale
supplied at the time of order acknowledgment.

TI warrants performance of its components to the specifications applicable at the time of sale, in accordance with the warranty in TI's terms
and conditions of sale of semiconductor products. Testing and other quality control techniques are used to the extent TI deems necessary
to support this warranty. Except where mandated by applicable law, testing of all parameters of each component is not necessarily
performed.

TI assumes no liability for applications assistance or the design of Buyers' products. Buyers are responsible for their products and
applications using TI components. To minimize the risks associated with Buyers' products and applications, Buyers should provide
adequate design and operating safeguards.

TI does not warrant or represent that any license, either express or implied, is granted under any patent right, copyright, mask work right, or
other intellectual property right relating to any combination, machine, or process in which TI components or services are used. Information
published by TI regarding third-party products or services does not constitute a license to use such products or services or a warranty or
endorsement thereof. Use of such information may require a license from a third party under the patents or other intellectual property of the
third party, or a license from TI under the patents or other intellectual property of TI.

Reproduction of significant portions of TI information in TI data books or data sheets is permissible only if reproduction is without alteration
and is accompanied by all associated warranties, conditions, limitations, and notices. TI is not responsible or liable for such altered
documentation. Information of third parties may be subject to additional restrictions.

Resale of TI components or services with statements different from or beyond the parameters stated by TI for that component or service
voids all express and any implied warranties for the associated TI component or service and is an unfair and deceptive business practice.
TI is not responsible or liable for any such statements.

Buyer acknowledges and agrees that it is solely responsible for compliance with all legal, regulatory and safety-related requirements
concerning its products, and any use of TI components in its applications, notwithstanding any applications-related information or support
that may be provided by TI. Buyer represents and agrees that it has all the necessary expertise to create and implement safeguards which
anticipate dangerous consequences of failures, monitor failures and their consequences, lessen the likelihood of failures that might cause
harm and take appropriate remedial actions. Buyer will fully indemnify TI and its representatives against any damages arising out of the use
of any TI components in safety-critical applications.

In some cases, TI components may be promoted specifically to facilitate safety-related applications. With such components, TI's goal is to
help enable customers to design and create their own end-product solutions that meet applicable functional safety standards and
requirements. Nonetheless, such components are subject to these terms.

No TI components are authorized for use in FDA Class III (or similar life-critical medical equipment) unless authorized officers of the parties
have executed a special agreement specifically governing such use.

Only those TI components which TI has specifically designated as military grade or "enhanced plastic" are designed and intended for use in
military/aerospace applications or environments. Buyer acknowledges and agrees that any military or aerospace use of TI components
which have not been so designated is solely at the Buyer's risk, and that Buyer is solely responsible for compliance with all legal and
regulatory requirements in connection with such use.

TI has specifically designated certain components as meeting ISO/TS16949 requirements, mainly for automotive use. In any case of use of
non-designated products, TI will not be responsible for any failure to meet ISO/TS16949.

Products                                       Applications

Audio                  www.ti.com/audio        Automotive and Transportation www.ti.com/automotive

Amplifiers             amplifier.ti.com        Communications and Telecom www.ti.com/communications

Data Converters        dataconverter.ti.com    Computers and Peripherals  www.ti.com/computers

DLP Products          www.dlp.com             Consumer Electronics       www.ti.com/consumer-apps

DSP                    dsp.ti.com              Energy and Lighting        www.ti.com/energy

Clocks and Timers      www.ti.com/clocks       Industrial                 www.ti.com/industrial

Interface              interface.ti.com        Medical                    www.ti.com/medical

Logic                  logic.ti.com            Security                   www.ti.com/security

Power Mgmt             power.ti.com            Space, Avionics and Defense www.ti.com/space-avionics-defense

Microcontrollers       microcontroller.ti.com  Video and Imaging          www.ti.com/video

RFID                   www.ti-rfid.com

OMAP Applications Processors www.ti.com/omap   TI E2E Community           e2e.ti.com

Wireless Connectivity  www.ti.com/wirelessconnectivity

                       Mailing Address: Texas Instruments, Post Office Box 655303, Dallas, Texas 75265
                                            Copyright 2014, Texas Instruments Incorporated
小广播

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2020 EEWORLD.com.cn, Inc. All rights reserved