厂商名称:Power Integrations


供应商 器件名称 价格 最低购买 库存  
TOP271EG ¥28.24 1 点击查看 点击购买





TOP271EG功能数量 1
TOP271EG端子间距 1.27 mm
TOP271EG模拟IC其它类型 ANALOG 电路


TOPSwitchTM-JX Family

Integrated Off-Line Switcher with EcoSmartTM Technology
for Highly Efficient Power Supplies

Product Highlights


EcoSmart Energy Efficient

Ideal for applications from 10 W to 245 W                                                                   -

Energy efficient over entire load range

No-load consumption below 100 mW at 265 VAC

Up to 750 mW standby output power for 1 W input at 230 VAC

High Design Flexibility for Low System Cost                         Figure 1. Typical Flyback Application.
Multi-mode PWM control maximizes efficiency at all loads
132 kHz operation reduces transformer and power supply size

    66 kHz option for highest efficiency requirements
Accurate programmable current limit
Optimized line feed-forward for line ripple rejection
Frequency jittering reduces EMI filter cost
Fully integrated soft-start for minimum start-up stress
725 V rated MOSFET

    Simplifies meeting design derating requirements

Extensive Protection Features                                       eSIP-7C (E Package) eSOP-12B (K Package)  eDIP-12B (V Package)
Auto-restart limits power delivery to <3% during overload faults  Figure 2. Package Options.

    Output short-circuit protection (SCP)                          Description
    Output over-current protection (OCP)
    Output overload protection (OPP)                               TOPSwitch-JX cost effectively incorporates a 725 V power
Output overvoltage protection (OVP)                               MOSFET, high-voltage switched current source, multi-mode
    User programmable for hysteretic/latching shutdown             PWM control, oscillator, thermal shutdown circuit, fault
    Simple fast AC reset                                           protection and other control circuitry onto a monolithic device.
    Primary or secondary sensed
Line undervoltage (UV) detection prevents turn-off glitches       Typical Applications
Line overvoltage (OV) shutdown extends line surge withstand       Notebook or laptop adapter
Accurate thermal shutdown with large hysteresis (OTP)             Generic adapter
Advanced Package Options                                             LCD monitor
eDIPTM-12 package:                                                 Set-top box
                                                                     PC or LCD TV standby
    43 W / 117 W universal input power output capability with       Audio amplifier
      PCB / metal heat sink
                                                                    Output Power Ratings
    Low profile horizontal orientation for ultra-slim designs      See next page.
    Heat transfer to both PCB and heat sink
    Optional external heat sink provides thermal impedance

      equivalent to a TO-220
eSIPTM-7C package:

    177 W universal input output power capability
    Vertical orientation for minimum PCB footprint
    Simple heat sink mounting using clip provides thermal

      impedance equivalent to a TO-220
eSOPTM-12 package:

    66 W universal input output power capability
    Low profile surface mounted for ultra-slim designs
    Heat transfer to PCB via exposed pad and SOURCE pins
    Supports wave or reflow soldering
Extended creepage to DRAIN pin
Heat sink is connected to SOURCE for low EMI                                                                                              August 2012

                  This Product is Covered by Patents and/or Pending Patent Applications.

Output Power Table

                          PCB Copper Area1                                                                        Metal Heat Sink1

                    230 VAC 15%4  85-265 VAC                        230 VAC 15% 4                                       85-265 VAC

Product5      Adapter2     Open    Adapter2   Open         Product5  Adapter2                                      Open   Adapter2   Open
                          Frame3             Frame3  TOP264EG/VG                                                  Frame3            Frame3
TOP264VG            21 W  34 W     12 W      22.5 W  TOP266EG/VG     30 W                                         62 W    20 W      43 W
TOP264KG            30 W  49 W     16 W      30 W    TOP268EG/VG
TOP265VG      22.5 W      36 W     15 W      25 W    TOP270EG/VG     40 W                                         81 W    26 W      57 W
TOP265KG            33 W  53 W     20 W      34 W

TOP266VG            24 W  39 W     17 W      28.5 W                  60 W                                         119 W   40 W      86 W

TOP266KG            36 W  58 W     23 W      39 W

TOP267VG      27.5 W      44 W     19 W      32 W                    85 W                                         137 W   55 W      103 W

TOP267KG            40 W  65 W     26 W      45 W

TOP268VG            30 W  48 W     21.5 W    36 W                    105 W                                        148 W   70 W      112 W

TOP268KG            46 W  73 W     30 W      50 W

TOP269VG            32 W  51 W     22.5 W    37.5 W                  128 W                                        162 W   80 W      120 W

TOP269KG            50 W  81 W     33 W      55 W

TOP270VG            34 W  55 W     24.5 W    41 W                    147 W                                        190 W   93 W      140 W

TOP270KG            56 W  91 W     36 W      60 W

TOP271VG            36 W  59 W     26 W      43 W                    177 W                                        244 W   118 W     177 W

TOP271KG            63 W  102 W    40 W      66 W

Table 1. Output Power Table.
1. See Key Application Considerations section for more details.
2. Maximum continuous power in a typical non-ventilated enclosed adapter measured at +50 C ambient temperature.
3. Maximum continuous power in an open frame design at +50 C ambient temperature.
4. 230 VAC or 110/115 VAC with doubler.
5. Packages: E: eSIP-7C, V: eDIP-12, K: eSOP-12. See Part Ordering Information section.


Rev. E 08/12

                                  VC                                                                   0                                                                 DRAIN (D)

CONTROL (C)                                                                                                    INTERNAL    KPS(UPPER)

                     ZC                                                                                1       SUPPLY      KPS(LOWER)

                     SHUNT REGULATOR/                            +                                                         CURRENT LIMIT      +
                      ERROR AMPLIFIER                                                                                       COMPARATOR        -
                                                     5.8 V                           SOFT START
                                                     4.8 V                                                                                       SOURCE (S)
                                                                 -                                                          CONTROLLED

                            -                                                                                                  TURN-ON
                                                                                                                            GATE DRIVER
                            +         5.8 V          INTERNAL UV                                                                              -
                                                                      COMPARATOR                                                                       EDGE+
                                                     VI (LIMIT)



                         ADJUST                                                                   16                                         +
                                             ON/OFF                                                                                           -

EXTERNAL CURRENT              VBG + VT                                                            SHUTDOWN/
          LIMIT (X)                                                                              AUTO-RESTART

      VOLTAGE                                        STOP LOGIC                                  HYSTERETIC
    MONITOR (V)                1V                                                                  THERMAL
FREQUENCY (F)            V        OVP OV/
                            LINE         UV                         STOP SOFT                                          R
                         SENSE DCMAX                 DCMAX
                                                                    WITH JITTER         DMAX

                                                                 F REDUCTION

                                                                 F REDUCTION

                                                     SOFT START

                                                     IFB            PWM              OFF
                                         KPS(UPPER)  IPS(LOWER)

                                                                                                                                              PI-4511-012810 SOURCE (S)

Figure 3. Functional Block Diagram.                                                           NO CONNECTION (NC) Pin:
                                                                                              Internally not connected, floating potential pin.
Pin Functional Description
                                                                                                  E Package                Exposed Pad           Exposed Pad Internally
DRAIN (D) Pin:                                                                                    (eSIP-7C)                (Hidden)              Connected to SOURCE Pin
High-voltage power MOSFET DRAIN pin. The internal start-up                                                                 Internally            V Package
bias current is drawn from this pin through a switched high-                                     12345 7                   Connected to          (eDIP-12B)
voltage current source. Internal current limit sense point for                                   VXCFS D                   SOURCE Pin
drain current.                                                                                                                                                          1V
                                                                                                                                        S 12
CONTROL (C) Pin:                                                                                                                        S 11                            2X
Error amplifier and feedback current input pin for duty cycle                                                                           S 10                            3C
control. Internal shunt regulator connection to provide internal                                                                                                        4F
bias current during normal operation. It is also used as the                                                                             S9
connection point for the supply bypass and auto-restart/                                                                                 S8                                         6D
compensation capacitor.                                                                                                                  S7

EXTERNAL CURRENT LIMIT (X) Pin:                                                                        Exposed Pad (On Bottom)                   K Package
Input pin for external current limit adjustment remote-ON/OFF                                          Internally Connected to                   (eSOP-12B)
and device reset. A connection to SOURCE pin disables all                                              SOURCE Pin
functions on this pin. This pin should not be left floating.                                                                                                                        12 S
                                                                                                                                    V1                                              11 S
VOLTAGE MONITOR (V) Pin:                                                                                                            X2                                              10 S
Input for OV, UV, line feed-forward with DCMAX reduction, output                                                                    C3                                              9S
overvoltage protection (OVP), remote-ON/OFF. A connection to                                                                         F4                                             8S
the SOURCE pin disables all functions on this pin. This pin should                                                                                                                  7S
not be left floating.                                                                                                      D6

FREQUENCY (F) Pin:                                                                                                                                           PI-5568-061011
Input pin for selecting switching frequency 132 kHz if connected
to SOURCE pin and 66 kHz if connected to CONTROL pin. This                                    Figure 4. Pin Configuration (Top View).
pin should not be left floating.

Output MOSFET source connection for high-voltage power return.
Primary-side control circuit common and reference point.                                                                                                                                                                        3

                                                                                                                                                                                    Rev. E 08/12

  +                             VUV = IUV RLS + VV (IV = IUV)     PI-5579-111210                                    Auto-Restart
                                VOV = IOV RLS + VV (IV = IOV)                                     78
   DC                                                                          Duty Cycle (%)
Input           RLS         4 M For RLS = 4 M                                                                                                Slope = PWM Gain
Voltage                                   VUV = 102.8 VDC
   -                                 VOV = 451 VDC                                                                                                                                 Current

              D              V  DCMAX@100 VDC = 76%                                                100

                                DCMAX@375 VDC = 41%


              S           X          For RIL = 12 k
                                        ILIMIT = 61%

                          RIL        See Figure 37 for
                          12 k       other resistor values
                                     (RIL) to select different
                                     ILIMIT values.

Figure 5. Package Line-Sense and Externally Set Current Limit.      Drain Peak Current
                                                                       To Current Limit Ratio (%)
TOP264-271 Functional Description                                                                  55

Like TOPSwitch-HX, TOP264-271 is an integrated switched                                            25
mode power supply chip that converts a current at the control
input to a duty cycle at the open drain output of a high-voltage                                                                              CONTROL
power MOSFET. During normal operation the duty cycle of the                                                                                     Current
power MOSFET decreases linearly with increasing CONTROL
pin current as shown in Figure 6.                                                                       Full Frequency Mode

In addition to the three terminal TOPSwitch features, such as                                      132                                               Low
the high-voltage start-up, the cycle-by-cycle current limiting,
loop compensation circuitry, auto-restart and thermal shut-         Frequency (kHz)                                           Variable        Frequency
down, the TOP264-271 incorporates many additional functions                                                                  Frequency           Mode
that reduce system cost, increase power supply performance
and design flexibility. A patented high-voltage CMOS technology                                    66                        Mode
allows both the high-voltage power MOSFET and all the low
voltage control circuitry to be cost effectively integrated onto a                                               Jitter                       Multi-Cycle
single monolithic chip.                                                                                                                       Modulation

Three terminals, FREQUENCY, VOLTAGE-MONITOR, and                                                   30
EXTERNAL CURRENT LIMIT have been used to implement
some of the new functions. These terminals can be connected                                             ICD1 IB  IC01        IC02       IC03  ICOFF  CONTROL
to the SOURCE pin to operate the TOP264-271 in a TOPSwitch-                                                                                           Current
like three terminal mode. However, even in this three terminal
mode, the TOP264-271 offers many transparent features that do                                                                                 PI-5665-110609
not require any external components:
                                                                    Figure 6. Control Pin Characteristics (Multi-Mode Operation).
1. A fully integrated 17 ms soft-start significantly reduces or
    eliminates output overshoot in most applications by sweeping    6. Hysteretic over-temperature shutdown ensures thermal fault
    both current limit and frequency from low to high to limit the      protection.
    peak currents and voltages during start-up.
                                                                    7. Packages with omitted pins and lead forming provide large
2. A maximum duty cycle (DCMAX) of 78% allows smaller input             drain creepage distance.
    storage capacitor, lower input voltage requirement and/or
    higher power capability.                                        8. Reduction of the auto-restart duty cycle and frequency to
                                                                        improve the protection of the power supply and load during
3. Multi-mode operation optimizes and improves the power                open-loop fault, short-circuit, or loss of regulation.
    supply efficiency over the entire load range while maintaining
    good cross regulation in multi-output supplies.                 9. Tighter tolerances on I2f power coefficient, current limit
                                                                        reduction, PWM gain and thermal shutdown threshold.
4. Switching frequency of 132 kHz reduces the transformer size
    with no noticeable impact on EMI.                               The VOLTAGE-MONITOR (V) pin is usually used for line sensing

5. Frequency jittering reduces EMI in the full frequency mode at    by connecting a 4 MW resistor from this pin to the rectified DC
    high-load condition.
                                                                    high-voltage bus to implement line overvoltage (OV), under-

                                                                    voltage (UV) and dual-slope line feed-forward with DCMAX
                                                                    reduction. In this mode, the value of the resistor determines the

                                                                    OV/UV thresholds and the DCMAX is reduced linearly with a dual
                                                                    slope to improve line ripple rejection. In addition, it also

                                                                    provides another threshold to implement the latched and


Rev. E 08/12

hysteretic output overvoltage protection (OVP). The pin can          MOSFET off and puts the control circuitry in a low current
also be used as a remote-ON/OFF using the IUV threshold.             standby mode. The high-voltage current source turns on and
                                                                     charges the external capacitance again. A hysteretic internal
The EXTERNAL CURRENT LIMIT (X) pin can be used to reduce             supply undervoltage comparator keeps VC within a window of
the current limit externally to a value close to the operating peak  typically 4.8 V to 5.8 V by turning the high-voltage current
current, by connecting the pin to SOURCE through a resistor.         source on and off as shown in Figure 8. The auto-restart circuit
This pin can also be used as a remote-ON/OFF input.                  has a divide-by-sixteen counter, which prevents the output
                                                                     MOSFET from turning on again until sixteen discharge/charge
The FREQUENCY (F) pin sets the switching frequency in the full       cycles have elapsed. This is accomplished by enabling the
frequency PWM mode to the default value of 132 kHz when              output MOSFET only when the divide-by-sixteen counter
connected to SOURCE pin. A half frequency option of 66 kHz           reaches the full count (S15). The counter effectively limits
can be chosen by connecting this pin to the CONTROL pin              TOP264-271 power dissipation by reducing the auto-restart
instead. Leaving this pin open is not recommended.                   duty cycle to typically 2%. Auto-restart mode continues until
                                                                     output voltage regulation is again achieved through closure of
CONTROL (C) Pin Operation                                            the feedback loop.
The CONTROL pin is a low impedance node that is capable of
receiving a combined supply and feedback current. During             Oscillator and Switching Frequency
normal operation, a shunt regulator is used to separate the          The internal oscillator linearly charges and discharges an
feedback signal from the supply current. CONTROL pin voltage         internal capacitance between two voltage levels to create a
VC is the supply voltage for the control circuitry including the     triangular waveform for the timing of the pulse width modulator.
MOSFET gate driver. An external bypass capacitor closely             This oscillator sets the pulse width modulator/current limit latch
connected between the CONTROL and SOURCE pins is                     at the beginning of each cycle.
required to supply the instantaneous gate drive current. The
total amount of capacitance connected to this pin also sets the      The nominal full switching frequency of 132 kHz was chosen to
auto-restart timing as well as control loop compensation.            minimize transformer size while keeping the fundamental EMI
When rectified DC high-voltage is applied to the DRAIN pin           frequency below 150 kHz. The FREQUENCY pin, when shorted
during start-up, the MOSFET is initially off, and the CONTROL        to the CONTROL pin, lowers the full switching frequency to
pin capacitor is charged through a switched high-voltage             66 kHz (half frequency), which may be preferable in some cases
current source connected internally between the DRAIN and            such as noise sensitive video applications or a high efficiency
CONTROL pins. When the CONTROL pin voltage VC reaches                standby mode. Otherwise, the FREQUENCY pin should be
approximately 5.8 V, the control circuitry is activated and the      connected to the SOURCE pin for the default 132 kHz.
soft-start begins. The soft-start circuit gradually increases the
drain peak current and switching frequency from a low starting       To further reduce the EMI level, the switching frequency in the
value to the maximum drain peak current at the full frequency        full frequency PWM mode is jittered (frequency modulated) by
over approximately 17 ms. If no external feedback/supply             approximately 2.5 kHz for 66 kHz operation or 5 kHz for
current is fed into the CONTROL pin by the end of the soft-start,    132 kHz operation at a 250 Hz (typical) rate as shown in Figure 7.
the high-voltage current source is turned off and the CONTROL        The jitter is turned off gradually as the system is entering the
pin will start discharging in response to the supply current         variable frequency mode with a fixed peak drain current.
drawn by the control circuitry. If the power supply is designed
properly, and no fault condition such as open-loop or shorted        Pulse Width Modulator
output exists, the feedback loop will close, providing external      The pulse width modulator implements multi-mode control by
CONTROL pin current, before the CONTROL pin voltage has              driving the output MOSFET with a duty cycle inversely
had a chance to discharge to the lower threshold voltage of          proportional to the current into the CONTROL pin that is in
approximately 4.8 V (internal supply undervoltage lockout            excess of the internal supply current of the chip (see Figure 6).
threshold). When the externally fed current charges the CONTROL      The feedback error signal, in the form of the excess current, is
pin to the shunt regulator voltage of 5.8 V, current in excess of    filtered by an RC network with a typical corner frequency of
the consumption of the chip is shunted to SOURCE through an          7 kHz to reduce the effect of switching noise in the chip supply
NMOS current mirror as shown in Figure 3. The output current         current generated by the MOSFET gate driver.
of that NMOS current mirror controls the duty cycle of the
power MOSFET to provide closed loop regulation. The shunt            To optimize power supply efficiency, four different control
regulator has a finite low output impedance ZC that sets the gain    modes are implemented. At maximum load, the modulator
of the error amplifier when used in a primary feedback               operates in full frequency PWM mode; as load decreases, the
configuration. The dynamic impedance ZC of the CONTROL pin           modulator automatically transitions, first to variable frequency
together with the external CONTROL pin capacitance sets the          PWM mode, then to low frequency PWM mode. At light load,
dominant pole for the control loop.                                  the control operation switches from PWM control to multi-cycle-
                                                                     modulation control, and the modulator operates in multi-cycle-
When a fault condition such as an open-loop or shorted output        modulation mode. Although different modes operate differently
prevents the flow of an external current into the CONTROL pin,       to make transitions between modes smooth, the simple
the capacitor on the CONTROL pin discharges towards 4.8 V.           relationship between duty cycle and excess CONTROL pin
At 4.8 V, auto-restart is activated, which turns the output          current shown in Figure 6 is maintained through all three PWM                                                                     5

                                                                                 Rev. E 08/12

Switching      fOSC +                 PI-4530-041107                         Maximum Duty Cycle
Frequency     fOSC -                                                         The maximum duty cycle, DCMAX, is set at a default maximum
                                                                             value of 78% (typical). However, by connecting the VOLTAGE-
                          4 ms                                               MONITOR to the rectified DC high-voltage bus through a resistor
                                                                             with appropriate value (4 MW typical), the maximum duty cycle
VDRAIN                                                                       can be made to decrease from 78% to 40% (typical) when input
                                                                             line voltage increases from 88 V to 380 V, with dual gain slopes.
                                                                             Error Amplifier
Figure 7. Switching Frequency Jitter (Idealized VDRAIN Waveforms).          The shunt regulator can also perform the function of an error
                                                                             amplifier in primary-side feedback applications. The shunt
modes. Please see the following sections for the details of the              regulator voltage is accurately derived from a temperature-
operation of each mode and the transitions between modes.                    compensated bandgap reference. The CONTROL pin dynamic
                                                                             impedance ZC sets the gain of the error amplifier. The CONTROL
Full Frequency PWM mode: The PWM modulator enters full                       pin clamps external circuit signals to the VC voltage level. The
frequency PWM mode when the CONTROL pin current (IC)                         CONTROL pin current in excess of the supply current is
reaches IB. In this mode, the average switching frequency is                 separated by the shunt regulator and becomes the feedback
kept constant at fOSC (pin selectable 132 kHz or 66 kHz). Duty               current IFB for the pulse width modulator.
cycle is reduced from DCMAX through the reduction of the on-time
when IC is increased beyond IB. This operation is identical to the           On-Chip Current Limit with External Programmability
PWM control of all other TOPSwitch families. TOP264-271 only                 The cycle-by-cycle peak drain current limit circuit uses the
operates in this mode if the cycle-by-cycle peak drain current               output MOSFET ON-resistance as a sense resistor. A current
stays above kPS(UPPER) ILIMIT(set), where kPS(UPPER) is 55% (typical)      limit comparator compares the output MOSFET ON-state drain
and ILIMIT(set) is the current limit externally set via the EXTERNAL         to source voltage VDS(ON) with a threshold voltage. High drain
CURRENT LIMIT (X) pin.                                                       current causes VDS(ON) to exceed the threshold voltage and turns
                                                                             the output MOSFET off until the start of the next clock cycle.
Variable Frequency PWM mode: When peak drain current is                      The current limit comparator threshold voltage is temperature
lowered to kPS(UPPER) ILIMIT(set) as a result of power supply load         compensated to minimize the variation of the current limit due
reduction, the PWM modulator initiates the transition to variable            to temperature related changes in RDS(ON) of the output MOSFET.
frequency PWM mode, and gradually turns off frequency jitter.                The default current limit of TOP264-271 is preset internally.
In this mode, peak drain current is held constant at kPS(UPPER)             However, with a resistor connected between EXTERNAL
ILIMIT(set) while switching frequency drops from the initial full            CURRENT LIMIT (X) pin and SOURCE pin, current limit can be
frequency of fOSC (132 kHz or 66 kHz) towards the minimum                    programmed externally to a lower level between 30% and 100%
frequency of fMCM(MIN) (30 kHz typical). Duty cycle reduction is             of the default current limit. By setting current limit low, a larger
accomplished by extending the off-time.                                      TOP264-271 than necessary for the power required can be used
                                                                             to take advantage of the lower RDS(ON) for higher efficiency/
Low Frequency PWM mode: When switching frequency                             smaller heat sinking requirements. With a second resistor
reaches fMCM(MIN) (30 kHz typical), the PWM modulator starts to              connected between the EXTERNAL CURRENT LIMIT (X) pin
transition to low frequency mode. In this mode, switching                    and the rectified DC high-voltage bus, the current limit is
frequency is held constant at fMCM(MIN) and duty cycle is reduced,           reduced with increasing line voltage, allowing a true power
similar to the full frequency PWM mode, through the reduction                limiting operation against line variation to be implemented. When
of the on-time. Peak drain current decreases from the initial                using an RCD clamp, this power limiting technique reduces
value of kPS(UPPER) ILIMIT(set) towards the minimum value of               maximum clamp voltage at high-line. This allows for higher
kPS(LOWER) ILIMIT(set), where kPS(LOWER) is 25% (typical) and ILIMIT(set)  reflected voltage designs as well as reducing clamp dissipation.
is the current limit externally set via the X pin.
                                                                             The leading edge blanking circuit inhibits the current limit
Multi-Cycle-Modulation mode: When peak drain current is                      comparator for a short time after the output MOSFET is turned
lowered to kPS(LOWER) ILIMIT(set), the modulator transitions to            on. The leading edge blanking time has been set so that, if a
multi-cycle-modulation mode. In this mode, at each turn-on,                  power supply is designed properly, current spikes caused by
the modulator enables output switching for a period of TMCM(MIN)             primary-side capacitances and secondary-side rectifier reverse
at the switching frequency of fMCM(MIN) (4 or 5 consecutive pulses           recovery time should not cause premature termination of the
at 30 kHz) with the peak drain current of kPS(LOWER) ILIMIT(set),          switching pulse. The current limit is lower for a short period
and stays off until the CONTROL pin current falls below IC(OFF).             after the leading edge blanking time. This is due to dynamic
This mode of operation not only keeps peak drain current low                 characteristics of the MOSFET. During start-up and fault
but also minimizes harmonic frequencies between 6 kHz and                    conditions the controller prevents excessive drain currents by
30 kHz. By avoiding transformer resonant frequency this way,                 reducing the switching frequency.
all potential transformer audible noises are greatly suppressed.
                                                                             Line Undervoltage Detection (UV)
                                                                             At power-up, UV keeps TOP264-271 off until the input line
                                                                             voltage reaches the undervoltage threshold. At power-down,


Rev. E 08/12

               VUV               ~~ ~~       ~~ ~~                                                          ~~
                       S15  S14  S13 S12  S0 S15 S14 S13 S12            S0 S15                         S14  S13 S12 S0 S15 S15  5.8 V
  0V                                                                                                        ~~
                                 ~~ ~~       ~~ ~~                                                                              4.8 V
  0V                                                                                                        ~~



VOUT                             ~~          ~~                                                             ~~

                    1       2             3                                                         2       4

Note: S0 through S15 are the output states of the auto-restart counter                                                          PI-4531-121206

Figure 8. Typical Waveforms for (1) Power-Up (2) Normal Operation (3) Auto-Restart (4) Power-Down.

UV prevents auto-restart attempts after the output goes out of          In order to reduce the no-load input power of TOP264-271
regulation. This eliminates power-down glitches caused by               designs, the V pin operates at very low currents. This requires
slow discharge of the large input storage capacitor present in          careful layout considerations when designing the PCB to avoid
applications such as standby supplies. A single resistor                noise coupling. Traces and components connected to the V pin
connected from the VOLTAGE-MONITOR pin to the rectified DC              should not be adjacent to any traces carrying switching currents.
high-voltage bus sets UV threshold during power-up. Once the            These include the drain, clamp network, bias winding return or
power supply is successfully turned on, the UV threshold is             power traces from other converters. If the line sensing features
lowered to 44% of the initial UV threshold to allow extended            are used, then the sense resistors must be placed within 10 mm
input voltage operating range (UV low threshold). If the UV low         of the V pin to minimize the V pin node area. The DC bus
threshold is reached during operation without the power supply          should then be routed to the line-sense resistors. Note that
losing regulation, the device will turn off and stay off until UV       external capacitance must not be connected to the V pin as this
(high threshold) has been reached again. If the power supply            may cause misoperation of the V pin related functions.
loses regulation before reaching the UV low threshold, the
device will enter auto-restart. At the end of each auto-restart         Hysteretic or Latching Output Overvoltage Protection (OVP)
cycle (S15), the UV comparator is enabled. If the UV high               The detection of the hysteretic or latching output overvoltage
threshold is not exceeded, the MOSFET will be disabled during           protection (OVP) is through the trigger of the line overvoltage
the next cycle (see Figure 8). The UV feature can be disabled           threshold. The V pin voltage will drop by 0.5 V, and the
independent of the OV feature.                                          controller measures the external attached impedance immediately
                                                                        after this voltage drops. If IV exceeds IOV(LS) (336 mA typical)
Line Overvoltage Shutdown (OV)                                          longer than 100 ms, TOP264-271 will latch into a permanent
The same resistor used for UV also sets an overvoltage                  off-state for the latching OVP. It only can be reset if IX exceeds
threshold, which, once exceeded, will force TOP264-271 to               IX(TH) = -27 mA (typ) or VC goes below the power-up reset
stop switching instantaneously (after completion of the current         threshold (VC(RESET)) and then back to normal. If IV does not
switching cycle). If this condition lasts for at least 100 ms, the      exceed IOV(LS) or exceeds no longer than 100 ms, TOP264-271
TOP264-271 output will be forced into off state. When the line          will initiate the line overvoltage and the hysteretic OVP. Their
voltage is back to normal with a small amount of hysteresis             behavior will be identical to the line overvoltage shutdown (OV)
provided on the OV threshold to prevent noise triggering, the           that has been described in detail in the previous section.
state machine sets to S13 and forces TOP264-271 to go                   During a fault condition resulting from loss of feedback, output
through the entire auto-restart sequence before attempting to           voltage will rapidly rise above the nominal voltage. The increase
switch again. The ratio of OV and UV thresholds is preset at            in output voltage will also result in an increase in the voltage at
4.5, as can be seen in Figure 9. When the MOSFET is off, the            the output of the bias winding. A voltage at the output of the
rectified DC high-voltage surge capability is increased to the          bias winding that exceeds of the sum of the voltage rating of the
voltage rating of the MOSFET (725 V), due to the absence of the         Zener diode connected from the bias winding output to the V
reflected voltage and leakage spikes on the drain. The OV               pin and V pin voltage, will cause a current in excess of IV to be
feature can be disabled independent of the UV feature.                  injected into the V pin, which will trigger the OVP feature.                                                                                                                           7

                                                                                                                                       Rev. E 08/12

If the power supply is operating under heavy load or low input         Remote-ON/OFF
line conditions when an open-loop occurs, the output voltage           TOP264-271 can be turned on or off by controlling the current into
may not rise significantly. Under these conditions, a latching         the VOLTAGE-MONITOR pin or out from the EXTERNAL CURRENT
shutdown will not occur until load or line conditions change.          LIMIT pin. In addition, the VOLTAGE-MONITOR pin has a 1 V
Nevertheless, the operation provides the desired protection by         threshold comparator connected at its input. This voltage
preventing significant rise in the output voltage when the line or     threshold can also be used to perform remote-ON/OFF control.
load conditions do change. Primary-side OVP protection with
the TOP264-271 in a typical application will prevent a nominal         When a signal is received at the VOLTAGE-MONITOR pin or the
12 V output from rising above approximately 20 V under open-           EXTERNAL CURRENT LIMIT pin to disable the output through
loop conditions. If greater accuracy is required, a secondary          any of the pin functions such as OV, UV and remote-ON/OFF,
sensed OVP circuit is recommended.                                     TOP264-271 always completes its current switching cycle before
                                                                       the output is forced off.
Line Feed-Forward with DCMAX Reduction
The same resistor used for UV and OV also implements line voltage      As seen above, the remote-ON/OFF feature can also be used
feed-forward, which minimizes output line ripple and reduces           as a standby or power switch to turn off the TOP264-271 and
power supply output sensitivity to line transients. Note that for the  keep it in a very low power consumption state for indefinitely long
same CONTROL pin current, higher line voltage results in smaller       periods. If the TOP264-271 is held in remote-off state for long
operating duty cycle. As an added feature, the maximum duty            enough time to allow the CONTROL pin to discharge to the
cycle DCMAX is also reduced from 78% (typical) at a voltage slightly   internal supply undervoltage threshold of 4.8 V (approximately
lower than the UV threshold to 36% (typical) at the OV threshold.      32 ms for a 47 F CONTROL pin capacitance), the CONTROL
DCMAX of 36% at high-line was chosen to ensure that the power          pin goes into the hysteretic mode of regulation. In this mode,
capability of the TOP264-271 is not restricted by this feature under   the CONTROL pin goes through alternate charge and discharge
normal operation. TOP264-271 provides a better fit to the ideal        cycles between 4.8 V and 5.8 V (see CONTROL pin operation
feed-forward by using two reduction slopes: -1% per mA for all bus     section above) and runs entirely off the high-voltage DC input,
voltage less than 195 V (typical for 4 MW line impedance) and          but with very low power consumption (<100 mW typical at
-0.25% per mA for all bus voltage more than 195 V.                     230 VAC with X pin open). When the TOP264-271 is remotely

Voltage Monitor and External Current Limit Pin Table*

Figure Number                        13 14 15 16 17 18 19 20 21 22 23 24

Three Terminal Operation             3

Line Undervoltage (UV)                  333                                                                                  33

Line Overvoltage (OV)                   33                             3                                                     33

Line Feed-Forward (DCMAX)               33                                                                                   33
Output Overvoltage Protection (OVP)              3

Overload Power Limiting (OPP)                                                               3

External Current Limit                                                    33                   3333

Remote-ON/OFF                                                                                  333

Device Reset                                                                                   333

Fast AC Reset                                                                                                                    3

AC Brown-Out                                                                                                                     3

*This table is only a partial list of many VOLTAGE MONITOR and EXTERNAL CURRENT LIMIT Pin Configurations that are possible.

Table 2. VOLTAGE MONITOR (V) Pin and EXTERNAL CURRENT LIMIT (X) Pin Configuration Options.


Rev. E 08/12

                                    X Pin                                         V Pin
                                                IREM(N)           IUV                                           IOV(LS)
                                                                                               (Non-Latching) (Latching)
Output           (Enabled)
MOSFET            (Disabled)                                                                                                I
                                                            Disabled when supply
                                                            output goes out of                                              I

                  ILIMIT (Default)


                  DCMAX (78%)

Duty Cycle

Pin Voltage

                  -250 -200 -150 -100 -50                0        25   50  75 100 125          336 I

                                                                   X and V Pins Current (A)

        Note: This figure provides idealized functional characteristics with typical performance values. Please refer to the parametric
                table and typical performance characteristics sections of the data sheet for measured data. For a detailed description of
                each functional pin operation refer to the Functional Description section of the data sheet.



turned on after entering this mode, it will initiate a normal          Soft-Start
start-up sequence with soft-start the next time the CONTROL            The 17 ms soft-start sweeps the peak drain current and switching
pin reaches 5.8 V. In the worst-case, the delay from remote-on         frequency linearly from minimum to maximum value by operating
to start-up can be equal to the full discharge/charge cycle time       through the low frequency PWM mode and the variable
of the CONTROL pin, which is approximately 125 ms for a                frequency mode before entering the full frequency mode. In
47 F CONTROL pin capacitor. This reduced consumption                  addition to start-up, soft-start is also activated at each restart
remote-off mode can eliminate expensive and unreliable in-line         attempt during auto-restart and when restarting after being in
mechanical switches. It also allows for microprocessor                 hysteretic regulation of CONTROL pin voltage (VC), due to
controlled turn-on and turn-off sequences that may be required         remote-off or thermal shutdown conditions. This effectively
in certain applications such as inkjet and laser printers.             minimizes current and voltage stresses on the output MOSFET,                                                                                               9

                                                                                                           Rev. E 08/12

the clamp circuit and the output rectifier during start-up. This    mode, and a 4.8 V to 5.8 V (typical) triangular waveform is
feature also helps minimize output overshoot and prevents           present on the CONTROL pin while in thermal shutdown.
saturation of the transformer during start-up.
                                                                    Bandgap Reference
Shutdown/Auto-Restart (for OCP, SCP, OPP)                           All critical TOP264-271 internal voltages are derived from a
To minimize TOP264-271 power dissipation under fault                temperature-compensated bandgap reference. This voltage
conditions such as over current (OC), short-circuit (SC) or over    reference is used to generate all other internal current references,
power (OP), the shutdown/auto-restart circuit turns the power       which are trimmed to accurately set the switching frequency,
supply on and off at an auto-restart duty cycle of typically 2% if  MOSFET gate drive current, current limit, and the line OV/UV/
an out of regulation condition persists. Loss of regulation         OVP thresholds. TOP264-271 has improved circuitry to
interrupts the external current into the CONTROL pin. VC            maintain all of the above critical parameters within very tight
regulation changes from shunt mode to the hysteretic auto-          absolute and temperature tolerances.
restart mode as described in CONTROL pin operation section.
When the fault condition is removed, the power supply output        High-Voltage Bias Current Source
becomes regulated, VC regulation returns to shunt mode, and         This high-voltage current source biases TOP264-271 from the
normal operation of the power supply resumes.                       DRAIN pin and charges the CONTROL pin external capacitance
                                                                    during start-up or hysteretic operation. Hysteretic operation
Hysteretic Over-Temperature Protection (OTP)                        occurs during auto-restart, remote-off and over-temperature
Temperature protection is provided by a precision analog circuit    shutdown. In this mode of operation, the current source is
that turns the output MOSFET off when the junction temperature      switched on and off, with an effective duty cycle of approxi-
exceeds the thermal shutdown temperature (142 C typical).          mately 35%. This duty cycle is determined by the ratio of
When the junction temperature cools to below the lower              CONTROL pin charge (IC) and discharge currents (ICD1 and ICD2).
hysteretic temperature point, normal operation resumes, thus        This current source is turned off during normal operation when
providing automatic recovery. A large hysteresis of 75 C           the output MOSFET is switching. The effect of the current
(typical) is provided to prevent overheating of the PC board due    source switching will be seen on the DRAIN voltage waveform
to a continuous fault condition. VC is regulated in hysteretic      as small disturbances and is normal.


Rev. E 08/12

                  CONTROL (C)

                               200 A

                                            (Negative Current Sense - ON/OFF,
                                      Current Limit Adjustment, OVP Latch Reset)
                               VBG + VT

EXTERNAL CURRENT LIMIT (X)                               (Voltage Sense, ON/OFF)
          VOLTAGE MONITOR (V)                1V

                                       VREF   (Positive Current Sense - Undervoltage,
                                               Overvoltage, ON/OFF, Maximum Duty

                                                    Cycle Reduction, Output Over-
                                                            voltage Protection)

                                       400 A


Figure 10. VOLTAGE MONITOR (V) and EXTERNAL CURRENT LIMIT (X) Pin Input Simplified Schematic.                                                                                              11

                                                                                                           Rev. E 08/12

Typical Uses of FREQUENCY (F) Pin

              +                                                   +

                 DC    D                                             DC    D
               Input          CONTROL                              Input          CONTROL
              Voltage                          C                  Voltage                          C

                 -     S  F                                          -     S  F

                                                  PI-2654-071700                                                 PI-2655-071700

Figure 11. Full Frequency Operation (132 kHz).                    Figure 12. Half Frequency Operation (66 kHz).


Rev. E 08/12


                                                 V Package (eDIP-12)

  +                          E Package S 12                            1V               +                                              VUV = IUV RLS + VV (IV = IUV)
                                                                                                                                       VOV = IOV RLS + VV (IV = IOV)
   DC                        (eSIP-7C) S 11                            2X                DC
Input                                                                                 Input
Voltage                                          S 10                  3C             Voltage

   -                                             S9                    4F                                                              For RLS = 4 M

                                                 S8                                                                           RLS 4 M             VUV = 102.8 VDC
                                                                                                                                                  VOV = 451 VDC
                             VXC FS D            S7                    6D

                                                         S                                                                             DCMAX@100 VDC = 76%
                                                                            DC                                                         DCMAX@375 VDC = 41%

                                                 K Package (eSOP-12)

                  D       V  C SD                1V                             S 12                     D                       V

                     CONTROL                     2X                             S 11                                          CONTROL
                                      C                                                                                                        C
                                                 3C                             S 10

                                                 4F                             S9


                  S     XF                       6D                             S7       -               S
                                                     CD                S
                                                               PI-6119-061011                                                                         PI-4717-120307

Figure 13. Three Terminal Operation (VOLTAGE MONITOR and EXTERNAL                     Figure 14. Line-Sensing for Undervoltage, Overvoltage and Line Feed-Forward.
               CURRENT LIMIT Features Disabled. FREQUENCY Pin Tied to
               SOURCE or CONTROL Pin.)

  +                                      VUV = IUV RLS + VV (IV = IUV)                +                                              VUV = RLS IUV + VV (IV = IUV)
                                         VOV = IOV RLS + VV (IV = IOV)
   DC                                                                                    DC                                              For Values Shown
Input                                   For RLS = 4 M                                 Input                                     4 M       VUV = 103.8 VDC
Voltage                                       VUV = 102.8 VDC                         Voltage
                                              VOV = 451 VDC                                                                            RLS
                                                                                               6.2 V
                          RLS 4 M                      Sense Output Voltage

                             VROVP               ROVP                                                                            40 k
                                                 DCMAX @ 100 VDC = 76%
                                                 DCMAX @ 375 VDC = 41%

                     D       V                                                                        D                       V

                          CONTROL                        ROVP >3k                                           CONTROL
                                           C                                                                                 C

         -           S                                                                -               S

                                                               PI-4719-120307                                                                     PI-4720-120307

Figure 15. Line-Sensing for Undervoltage, Overvoltage, Line Feed-Forward and          Figure 16. Line-Sensing for Undervoltage Only (Overvoltage Disabled).
               Hysteretic Output Overvoltage Protection.

  +                                      VOV = IOV RLS + VV (IV = IOV)                +                                                         For RIL = 12 k
                                4 M                                                                                                                  ILIMIT = 61%
   DC                                                                                    DC
Input               RLS               For Values Shown                                Input                                                      For RIL = 19 k
Voltage                                                                               Voltage                                                        ILIMIT = 37%
                                         VOV = 457.2 VDC

                                                                                                                                                  See Figure 37 for other

                                55 k                                                                  D                                           resistor values (RIL).

                     D       V                         1N4148                                                                 CONTROL

                             CONTROL                                                                  S                       X

         -           S                                                                                                     RIL


                                                               PI-4721-120307                                                                     PI-5580-111210

Figure 17. Line-Sensing for Overvoltage Only (Undervoltage Disabled). Maximum         Figure 18. External Set Current Limit.
               Duty Cycle Reduced at Low-Line and Further Reduction with
               Increasing Line Voltage.                                                                                                                                                      13

                                                                                                                                                                   Rev. E 08/12

Typical Uses of VOLTAGE MONITOR (V) and EXTERNAL CURRENT LIMIT (X) Pins (cont.)

              +                                        ILIMIT = 100% @ 100 VDC                    +                      QR can be an optocoupler
                                                                                                                         output or can be replaced by
                                                       ILIMIT = 53% @ 300 VDC                                            a manual switch.

                 RLS 2.5 M

                 DC         D                                                                        DC    D
               Input                                                                               Input
              Voltage              CONTROL                                                        Voltage         CONTROL
                                                    C                                                                              C
                            S       X                                                                      S       X

                                       RIL                                                                    QR                     ON/OFF
                                       6 k                                                                               47 K

                                                           PI-5465-061009                                                                    PI-5466-061009

Figure 19. Current Limit Reduction with Line Voltage.                                             Figure 20. Active-On (Fail Safe) Remote-ON/OFF, and Latch Reset.

                +                                      QR can be an optocoupler                     +                      VUV = IUV RLS + VV (IV = IUV)
                                                       output or can be replaced                                           VOV = IOV RLS + VV (IV = IoV)
                 DC                                    by a manual switch.                           DC
               Input                                                                               Input                   DCMAX@100 VDC = 76%
              Voltage                                                                             Voltage     RLS     4 M  DCMAX@375 VDC = 41%

                                                           For RIL = 12 k                            -                                QR can be an optocoupler
                                                              ILIMIT = 61%                                                            output or can be replaced
                            D                                                                              D          V               by a manual switch.
                                                           For RIL = 19 k
                                   CONTROL                    ILIMIT = 37%                                    CONTROL
                                                    C                                                                          C
                                                                                                                                      For RIL = 12 k

                                                                                                                                             ILIMIT = 61%

                            S       X                                                                      S       X

              -                           RIL QR                       ON/OFF                                            RIL QR                   ON/OFF
                                                           16 k                                                                       16 k

                                                           PI-5531-072309                                                                    PI-5467-061009

Figure 21. Active-On Remote-ON/OFF with Externally Set Current Limit,                             Figure 22. Active-On Remote-ON/OFF with Line-Sense and External
               and Latch Reset                                                                                   Current Limit, and Latch Reset.

                +                           VUV = IUV x RLS + VV (IV = IUV)       PI-5565-111210    +                 Typ. 65 VAC brownout threshold.
                                            VOV = IOV x RLS + VV (IV = IoV)                                           <3 s AC latch reset time.
                 DC                                                                                  DC               Higher gain QR allows increasing R1/
               Input           RLS     4 M For RLS = 4 M                                           Input              decreasing C1 for lower no-load input
              Voltage                                VUV = 102.8 VDC                              Voltage             power.
                                                       VOV = 451 VDC
                 -                                                                                   -     D
                            D          V    DCMAX @ 100 VDC = 76%
                                            DCMAX @ 375 VDC = 41%                                                 CONTROL

                               CONTROL                                                                     S       X

                            S       X                  For RIL = 12 k                                                    RIL QR        R1
                                                          ILIMIT = 61%                                                                4 M 1N4007

                                      RIL              See Figure 37 for                                                                R2                                   AC
                                    12 k               other resistor values                                                          39 k                           C1 Input
                                                       (RIL) to select different                                                                                    47 nF
                                                       ILIMIT values.

Figure 23. Line Sensing and Externally Set Current Limit.                                         Figure 24. Externally Set Current Limit, Fast AC Latch Reset and Brown-Out.


Rev. E 08/12

Application Example                                                                                     Line-Sense Resistor Values
                                                                                                         Increasing line-sensing resistance from 4 M to 10.2 M to
Low No-Load, High Efficiency, 65 W, Universal Input
Adapter Power Supply                                                                                       reduce no-load input power dissipation by 16 mW

The circuit shown in Figure 25 shows a 90 VAC to 265 VAC                                                Line-sensing is provided by resistors R3 and R4 and sets the
input, 19 V, 3.42 A output power supply, designed for operation                                         line undervoltage and overvoltage thresholds. The combined
inside a sealed adapter case type. The goals of the design were                                         value of these resistors was increased from the standard 4 M
highest full load efficiency, highest average efficiency (average of                                    to 10.2 M. This reduced the resistor dissipation, and therefore
25%, 50%, 75% and 100% load points), and very low no-load                                               contribution to no-load input power, from ~26 mW to ~10 mW. To
consumption. Additional requirements included latching output                                           compensate the resultant change in the UV (turn-on) threshold
overvoltage shutdown and compliance to safety agency limited                                            resistor R20 was added between the CONTROL and VOLTAGE-
power source (LPS) limits. Measured efficiency and no-load                                              MONITOR pins. This adds a DC current equal to ~16 A into the
performance is summarized in the table shown in the schematic                                           VOLTAGE MONITOR pin, requiring only 9 A to be provided via
which easily exceed current energy efficiency requirements.                                             R3 and R4 to reach the VOLTAGE MONITOR pin UV (turn-on)
                                                                                                        threshold current of 25 A and setting the UV threshold to 95 VDC.
In order to meet these design goals the following key design
decisions were made.                                                                                    This technique does effectively disable the line OV feature as
                                                                                                        the resultant OV threshold is raised from ~450 VDC to ~980 VDC.
PI Part Selection                                                                                       However in this design there was no impact as the value of
One device size larger selected than required for power                                               input capacitance (C2) was sufficient to allow the design to
                                                                                                        withstand differential line surges greater than 2 kV without the
   delivery to increase efficiency                                                                      peak drain voltage reaching the BVDSS rating of U1.

The current limit programming feature of TOPSwitch-JX allows                                            Specific guidelines and detailed calculations for the value of
the selection of a larger device than needed for power delivery.                                        R20 may be found in the TOPSwitch-JX Application Note (AN-47).
This gives higher full load, low-line efficiency by reducing the
MOSFET conduction losses (IRMS2 RDS(ON)) but maintains the                                            Clamp Configuration RZCD vs RCD
overload power, transformer and other components size as if a                                           An RZCD (Zener bleed) was selected over an RCD clamp to
smaller device had been used.
                                                                                                           give higher light load efficiency and lower no-load consumption
For this design one device size larger than required for power
delivery (as recommended by the power table) was selected.                                              The clamp network is formed by VR2, C4, R5, R6, R11, R28,
This typically gives the highest efficiency. Further increases in                                       R29 and D2. It limits the peak drain voltage spike caused by
device size often results in the same or lower efficiency due to                                        leakage inductance to below the BVDSS rating of the internal
the larger switching losses associated with a larger MOSFET.

Input Voltage (VAC)                  90 115 230                                                               C11              C12
                                                                                                             1 nF             1 nF R15
Full Power Ef ciency (%) 86.6 88.4 89.1                                                                    250 VAC            100 V 33

Average Ef ciency (%)                89.8 89.5

No-load Input Power (mW) 57.7 59.7 86.7                          VR2                                          T1                                   C13 C14
                                                             SMAJ250A                                   3 RM10 FL1                                470 F 470 F
                                                                                                                                                                                                                 19 V, 3.42 A
   D1                                                          R5                     C4                        FL2                 D5             25 V 25 V
GBU8J                                                        300                   1000 pF                                      V30100C                                                              C21
600 V                                                                                                                                                              R16                             10 nF
                                                                                    630 V                                          C10                            20 k                               50 V
                                                                                                                                  56 F
                                                                                   R6       R28                                    35 V                      U3A                                                      RTN
                                                      R11                          150  300                                                                                       R22
                                                     300                                                                                                    1-H-A               1.6 k
                                                                                                        1       5
                                     R3          R7                                                                  D4                                                          6.8 nF
                                                                                                                                                                                  50 V
                                     5.1 M 10 M        C5     R29                                                   BAV21WS-
                                                     2.2 nF  300                                                                                                                   R17
                                                      1 kV                          D2                          4 7-F                                                            147 k
           L3                                        R24                                         Q1                 R14   C15                                                    R27
         12 mH                                       2.2                                    MMBT4403                20   470 pF                                                 10 k

                  R1 R2              R4          R8                                                                      50 V
               2.2 M 2.2 M
                                     5.1 M 10 M                                                                                  R10
                        C1                                                                                                      100
                     330 nF    C2                                                             D3
                    275 VAC  120 F                                                      BAV19WS                      R12
                             400 V                                                                                   4.7 k
           L4                                                                                           C9
        200 H                                                                                       220 nF                        U3B
        F1                                                                                             25 V
        4A                                                                                    R20                                 1-H-A
L                                                                                           191 k
   90 - 265                                                                                   1%                          VR1
     VAC                                                                                                            ZMM5244B-7
N                                                                               D         V                                                                               C16
                                                                                   CONTROL                                                    Q2                         22 nF
                                                     TOPSwitch-JX                                                            R25 MMBT3904                                50 V
                                                             U1                                      C                      20
                                                                                                                            1/8 W
                                                       TOP269EG                        XF
                                                                                                          C6              R13                                                    R19
                                                                                S                       100 nF           6.8                                                    20 k
                                                                                                                         1/8 W
                                       R9                                                                50 V                                      C22
                                     11 k                                                                                  C7                     100 nF
                                                                                                                         47 F                                                  U2     R18
                                      1%                                                                                  16 V                     50 V                  LMV431AIMF   10 k

                                                                                                                                                                               1%      1%


Figure 25. Schematic of High Efficiency 19 V, 65 W, Universal Input Flyback Supply with Low No-load.                                                                                                                                                                                   15

                                                                                                                                                                                                Rev. E 08/12

TOPSwitch-JX MOSFET. This arrangement was selected over            To minimize the dissipation from the bias winding under no-load
a standard RCD clamp to improve light load efficiency and no-load  conditions the number of bias winding turns and value of C10
input power.                                                       was adjusted to give a minimum voltage across C10 of ~9 V.
                                                                   This is the minimum required to keep the optocoupler biased.
In a standard RCD clamp C4 would be discharged by a parallel       To minimize the dissipation of the secondary-side feedback
resistor rather than a resistor and series Zener. In an RCD clamp  circuit Q2 was added to form a Darlington connection with U3B.
the resistor value is selected to limit the peak drain voltage     This reduced the feedback current on the secondary to ~1 mA.
under full load and overload conditions. However under light or    The increased loop gain (due to the hFE of the transistor) was
no-load conditions this resistor value now causes the capacitor    compensated by increasing the value of R16 and the addition of
voltage to discharge significantly as both the leakage inductance  R25. A standard 2.5 V TL431 voltage reference was replaced
energy and switching frequency are lower. As the capacitor has     with the 1.24 V LMV431 to reduce the supply current requirement
to be recharged to above the reflected output voltage each         from 1 mA to 100 A.
switching cycle the lower capacitor voltage represents wasted
energy. It has the effect of making the clamp dissipation          Output Rectifier Choice
appear as a significant load just as if it were connected to the    Higher current rating, low VF Schottky rectifier diode selected
output of the power supply.
                                                                      for output rectifier.

The RZCD arrangement solves this problem by preventing the         A dual 15 A, 100 V Schottky rectifier diode with a VF of 0.455 V
voltage across the capacitor discharging below a minimum           at 5 A was selected for D5. This is a higher current rating than
value (defined by the voltage rating of VR2) and therefore         required to reduce resistive and forward voltage losses to improve
minimizing clamp dissipation under light and no-load conditions.   both full load and average efficiency. The use of a 100 V Schottky
                                                                   was possible due to the high transformer primary to secondary
Resistors R6 and R28 provide damping of high frequency             turns ratio (VOR = 110 V) which was in turn possible due to the
ringing to reduce EMI. Due to the resistance in series with VR2,   high-voltage rating of the TOPSwitch-JX internal MOSFET.
limiting the peak current, standard power Zeners vs a TVS type
may be used for lower cost (although a TVS type was selected       Increased Output Overvoltage Shutdown Sensitivity
due to availability of a SMD version). Diode D2 was selected to    Transistor Q1 and VR1 added to improve the output over-
have an 800 V vs the typical 600 V rating due to its longer
reverse recovery time of 500 ns. This allows some recovery of         voltage shutdown sensitivity.
the clamp energy during the reverse recovery time of the diode
improving efficiency. Multiple resistors were used in parallel to  During an open-loop condition the output and therefore bias
share dissipation as SMD components were used.                     winding voltage will rise. When this exceeds the voltage of VR1
                                                                   plus a VBE voltage drop Q1 turns on and current is fed into the
Feedback Configuration                                             VOLTAGE MONITOR pin. The addition of Q1 ensures that the
A Darlington connection formed together with optocoupler         current into the VOLTAGE MONITOR pin is sufficient to exceed
                                                                   the latching shutdown threshold even when the output is fully
   transistor to reduce secondary-side feedback current and        loaded while the supply is operating at low-line as under this
   therefore no-load input power.                                  condition the output voltage overshoot is relatively small
Low voltage, low current voltage reference IC used on
   secondary-side to reduce secondary-side feedback current        Output overload power limitation is provided via the current limit
   and therefore no-load input power.                              programming feature of the X pin and R7, R8 and R9. Resistors
Bias winding voltage tuned to ~9 V at no-load, high-line to      R8 and R9 reduce the device current limit as a function of
   reduce no-load input power.                                     increasing line voltage to provide a roughly flat overload power
                                                                   characteristic, below the 100 VA limited power source (LPS)
Typically the feedback current into the CONTROL pin at             requirement. In order to still meet this under a single fault
high-line is ~3 mA. This current is both sourced from the bias     condition (such as open circuit of R8) the rise in the bias voltage
winding (voltage across C10) and directly from the output. Both    that occurs during an overload condition is also used to trigger
of these represent a load on the output of the power supply.       a latching shutdown.


Rev. E 08/12

Very Low No-Load, High Efficiency, 30 W, Universal                                                                            The size of the magnetic core is a function of the switching
Input, Open Frame, Power Supply                                                                                               frequency. The choice of the higher switching frequency of
                                                                                                                              132 kHz allowed for the use of a smaller core size. The higher
The circuit shown in Figure 26 below shows an 85 VAC to                                                                       switching frequency does not negatively impact the efficiency in
265 VAC input, 12 V, 2.5 A output power supply. The goals of                                                                  TOPSwitch-JX designs due its small drain to source capacitance
the design were highest full load efficiency, average efficiency                                                              (COSS) as compared to that of discrete MOSFETs.
(average of 25%, 50%, 75% and 100% load points), very low no-
load consumption. Additional requirements included latching                                                                   Line-Sense Resistor Values
output overvoltage shutdown and compliance to safety agency                                                                   Increasing line-sensing resistance from 4 M to 10.2 M to
limited power source (LPS) limits. Actual efficiency and no-load
performance is summarized in the table shown in the schematic                                                                    reduce no-load input power dissipation by 16 mW.
which easily exceed current energy efficiency requirements.
                                                                                                                              Line-sensing is provided by resistors R1 and R2 and sets the
In order to meet these design goals the following key design                                                                  line undervoltage and overvoltage thresholds. The combined
decisions were made.                                                                                                          value of these resistors was increased from the standard 4 MW
                                                                                                                              to 10.2 MW. This reduces the current into the VOLTAGE
PI Part Selection                                                                                                             MONITOR pin, and therefore contribution to no-load input power,
Ambient of 40 C allowed one device size smaller than                                                                       from ~26 mW to ~10 mW. To compensate the resultant change in
                                                                                                                              the UV threshold resistor R12 was added between the CONTROL
   indicated by the power table                                                                                               and VOLTAGE-MONITOR pins. This adds a DC current equal to
                                                                                                                              ~16 mA into the VOLTAGE MONITOR pin, requiring only 9 mA to
The device selected for this design was based on the 85-265 VAC,                                                              be provided via R1 and R2 to reach the VOLTAGE MONITOR
Open Frame, PCB heat sinking column of power table (Table 1).                                                                 pin UV threshold current of 25 mA and setting the UV threshold
One device size smaller was selected (TOP266V vs TOP267V)                                                                     to approximately 95 VDC.
due to the ambient specification of 40 C (vs the 50C assumed
in the power table) and the optimum PCB area and layout for                                                                   This technique does effectively disable the line OV feature as
the device heat sink. The subsequent thermal and efficiency                                                                   the resultant OV threshold is raised from ~450 VDC to ~980 VDC.
data confirmed this choice. The maximum device temperature                                                                    However in this design there was no impact as the value of
was 107 C at full load, 40 C, 85 VAC, 47 Hz (worst-case                                                                     input capacitance (C3) was sufficient to allow the design to
conditions) and average efficiency exceeded 83% ENERGY                                                                        withstand differential line surges greater than 1 kV without the
STAR and EuP Tier 2 requirements.                                                                                             peak drain voltage reaching the BVDSS rating of U1.

Transformer Core Selection                                                                                                    Specific guidelines and detailed calculations for the value of R12
132 kHz switching frequency allowed the selection of smaller                                                                may be found in the TOPSwitch-JX Application Note.

   core for lower cost.

             Input Voltage (VAC)     85 115 230

             Full Load Efficiency (%) 81.25 83.94 86.21                                                                          C11          C12
                                                                                                                                 1 nF        1 nF R17
             Average Efficiency (%)      84.97 85.13                                                                          250 VAC        200 V 22

No-load Input Power (mW) 60.8 61.98 74.74                                   VR1                                                                                 C14 C15         L2             C16
                                                                                                                                                               680 F 680 F  3.3 H          100 F
                                                                     P6KE180A                         6                                7,8                                                                    12 V, 2.5 A
                                                                                                                                                                25 V 25 V                      25 V               RTN

                                                                                                                  C4                                 D8,9
                                                                                                                4.7 nF                              SB560
                                                                                                                 1 kV
                                                                       R5                                                             11,12
                                                                     10 k                                                  4
                                     D1  D2                          1/2 W                                                                          C7
                                     1N4007 1N4007                                                    FR107                                  47 F
                                                                                                                                                    25 V

                                                         R1  R3                                                               NC NC            D7
                                                         5.1 M 10 M                                                                   2 7-F

                                                                                                                               T1             R9                 R18
                                                                                                                              EF25           10                110

                                           C3            R2  R4                                                                     VR3                         C18            R19
                                         82 F                                                                                ZMM5245B-7                       47 nF          470
                                         400 V           5.1 M 10 M                                                                                            50 V
                                                                                                                                                         U2B                       D10
                                                                                                           D6                                         LTV817D                    LL4148                 R21
                                                                                                      BAV19WS                                                                                         86.6 k
                                                                                                           R12                                                                  LTV817D                  1%
                                                                                                        191 k
14 mH                                                                                                      1%

                                     D3  D4

                                     1N4007 1N4007

      F1         C1                                                                                D         V                                R16
    3.15 A    100 nF                                                                                  CONTROL                                6.8
             275 VAC                                                  TOPSwitch-JX                                                           1/8 W
L                                                                              U1                                       C
                                                                                                                                C9             C10                                      C20
   85 - 264                                                              TOP266VG                         XF                  100 nF         47 F                                     33 nF
     VAC                                                                                                                                      25 V                                      50 V
                                                                                                   S                           50 V
N                                                                                                                                                                                 U3
                                                           R15                                                                                                                LMV431A              R23
                                                         14.3 k                                                                                                                                   10 k
                                                            1%                                                                                                                                      1%

Figure 26. Schematic of High Efficiency 12 V, 30 W, Universal Input Flyback Supply with Very Low No-load.                                                                                                                                                                                                 17

                                                                                                                                                                                                              Rev. E 08/12

Clamp Configuration RZCD vs RCD                                   1.24 V LMV431 to reduce the supply current requirement of this
An RZCD (Zener bleed) was selected over RCD to give higher        component from 1 mA to 100 mA.

   light load efficiency and lower no-load consumption.             Output Rectifier Choice
                                                                     Use of high VOR allows the use of a 60 V Schottky diode for
The clamp network is formed by VR1, C4, R5 and D5. It limits
the peak drain voltage spike caused by leakage inductance to           high efficiency and lower cost.
below the BVDSS rating of the internal TOPSwitch-JX MOSFET.
This arrangement was selected over a standard RCD clamp to          The higher BVDSS rating of the TOPSwitch-JX of 725 V
improve light load efficiency and no-load input power.              (compared to 600 V or 650 V rating of typical power MOSFETs)
                                                                    allowed a higher transformer primary to secondary turns ratio
In a standard RCD clamp C4 would be discharged by a parallel        (reflected output voltage or VOR). This reduced the output diode
resistor rather than a resistor and series Zener. In an RCD         voltage stress and allowed the use of cheaper and more efficient
clamp the resistor value of R5 is selected to limit the peak drain  60 V (vs 80 V or 100 V) Schottky diodes. The efficiency
voltage under full load and overload conditions. However under      improvement occurs due the lower forward voltage drop of the
light or no-load conditions this resistor value now causes the      lower voltage diodes. Two parallel connected axial 5 A, 60 V
capacitor voltage to discharge significantly as both the leakage    Schottky rectifier diodes were selected for both low-cost and
inductance energy and switching frequency are lower. As the         high efficiency. This allowed PCB heat sinking of the diode for
capacitor has to be recharged to above the reflected output         low cost while maintaining efficiency compared to a single
voltage each switching cycle the lower capacitor voltage            higher current TO-220 packaged diode mounted on a heat sink.
represents wasted energy. It has the effect of making the           For this configuration the recommendation is that each diode is
clamp dissipation appear as a significant load just as if it were   rated at twice the output current and that the diodes share a
connected to the output of the power supply.                        common cathode PCB area for heat sinking so that their
                                                                    temperatures track. In practice the diodes current share quite
The RZCD arrangement solves this problem by preventing the          effectively as can be demonstrated by monitoring their
voltage across the capacitor discharging below a minimum            individual temperatures.
value (defined by the voltage rating of VR1) and therefore
minimizing clamp dissipation under light and no-load conditions.    Output Inductor Post Filter Soft-Finish
Zener VR1 is shown as a high peak dissipation capable TVS            Inductor L2 used to provide an output soft-finish and eliminate
however a standard lower cost Zener may also be used due to
the low peak current that component experiences.                       a capacitor.

In many designs a resistor value of less than 50 W may be used      To prevent output overshoot during start-up the voltage
in series with C4 to damp out high frequency ringing and            appearing across L2 is used to provide a soft-finish function.
improve EMI but this was not necessary in this case.                When the voltage across L2 exceeds the forward drop of U2A
                                                                    and D10 current flows though the optocoupler LED and
Feedback Configuration                                              provides feedback to the primary. This arrangement acts to
A high CTR optocoupler was used to reduce secondary bias          limit the rate of rise of the output voltage until it reaches
                                                                    regulation and eliminates the capacitor that is typically placed
   currents and no-load input power.                                across U3 to provide the same function.
Low voltage, low current voltage reference IC used on
                                                                    Key Application Considerations
   secondary-side to reduce secondary-side feedback current
   and no-load input power.                                         TOPSwitch-JX vs. TOPSwitch-HX
Bias winding voltage tuned to ~9 V at no-load, high-line to
   reduce no-load input power.                                      Table 3 compares the features and performance differences
                                                                    between TOPSwitch-JX and TOPSwitch-HX. Many of the new
Typically the feedback current into the CONTROL pin at              features eliminate the need for additional discrete components.
high-line is ~3 mA. This current is both sourced from the bias      Other features increase the robustness of design, allowing cost
winding (voltage across C10) and directly from the output. Both     savings in the transformer and other power components.
of these represent a load on the output of the power supply.
                                                                    TOP264-271 Design Considerations
To minimize the dissipation from the bias winding under no-load
conditions the number of bias winding turns and value of C7         Power Table
was adjusted to give a minimum voltage across C7 of ~9 V.           The data sheet power table (Table 1) represents the maximum
This is the minimum required to keep the optocoupler biased         practical continuous output power based on the following
and the output in regulation.                                       conditions:
                                                                    1. 12 V output.
To minimize the dissipation of the secondary-side feedback          2. Schottky or high efficiency output diode.
circuit a high CTR (CTR of 300 600%) optocoupler type was         3. 135 V reflected voltage (VOR) and efficiency estimates.
used. This reduces the secondary-side opto-led current from         4. A 100 VDC minimum DC bus for 85-265 VAC and 250 VDC
~3 mA to <~1 mA and therefore the effective load on the output.
A standard 2.5 V TL431 voltage reference was replaced with the          minimum for 230 VAC.
                                                                    5. Sufficient heat sinking to keep device temperature 110 C.


Rev. E 08/12

TOPSwitch-HX vs. TOPSwitch-JX

Function                    TOPSwitch-HX                    TOPSwitch-JX                  TOPSwitch-JX Advantages

CONTROL current IC(OFF) at  IC(OFF) = IB + 3.4 mA           IC(OFF) = IB + 1.6 mA          Reduced CONTROL current
0% duty cycle               (TOP256-258)                    (TOP266-268)                   Better no-load performance (<0.1 W)
                            IB = External bias current      Available                      Better standby performance
eDIP-12 / eSOP-12
packages                    Not available                   Min. 725 V at TJ = 25 C       66/132 kHz frequency option for DIP style heat sink
                                                                                             less designs
Breakdown voltage BVDSS     Min. 700 V at TJ = 25 C
                                                                                           Better thermal performance for increased power
                                                                                             capability over DIP-8 / SMD-8 packages

                                                                                           Simplifies meeting customer derating requirements
                                                                                             (e.g. 80%)

                                                                                           Extended line surge withstand

Fast AC reset               3 external transistor circuits 1 external transistor circuit   Saves 5 components

                            using the V pin                 using the X pin

Table 3. Comparison Between TOPSwitch-HX and TOPSwitch-JX.

6. Power levels shown in the power table for the V package          dissipation can be minimized by reducing the external current
    device assume 6.45 cm2 of 610 g/m2 copper heat sink area        limit as a function of input line voltage (see Figure 19). The RCD
    in an enclosed adapter, or 19.4 cm2 in an open frame.           clamp is more cost effective than the Zener clamp but requires
                                                                    more careful design (see Quick Design Checklist).
The provided peak power depends on the current limit for the
respective device.                                                  Output Diode
                                                                    The output diode is selected for peak inverse voltage, output
TOP264-271 Selection                                                current, and thermal conditions in the application (including heat
Selecting the optimum TOP264-271 depends upon required              sinking, air circulation, etc.). The higher DCMAX of TOP264-271,
maximum output power, efficiency, heat sinking constraints,         along with an appropriate transformer turns ratio, can allow the
system requirements and cost goals. With the option to              use of a 80 V Schottky diode for higher efficiency on output
externally reduce current limit, TOP264-271 may be used for         voltages as high as 15 V.
lower power applications where higher efficiency is needed or
minimal heat sinking is available.                                  Bias Winding Capacitor
                                                                    Due to the low frequency operation at no-load, a bias winding
Input Capacitor                                                     capacitance of 10 mF minimum is recommended. Ensure a
The input capacitor must be chosen to provide the minimum           minimum bias winding voltage of >9 V at zero load for correct
DC voltage required for the TOP264-271 converter to maintain        operation and output voltage regulation.
regulation at the lowest specified input voltage and maximum
output power. Since TOP264-271 has a high DCMAX limit and an        Soft-Start
optimized dual slope line feed forward for ripple rejection, it is  Generally, a power supply experiences maximum stress at
possible to use a smaller input capacitor. For TOP264-271, a        start-up before the feedback loop achieves regulation. For a
capacitance of 2 mF per watt is possible for universal input with   period of 17 ms, the on-chip soft-start linearly increases the
an appropriately designed transformer.                              drain peak current and switching frequency from their low
                                                                    starting values to their respective maximum values. This
Primary Clamp and Output Reflected Voltage VOR                      causes the output voltage to rise in an orderly manner, allowing
A primary clamp is necessary to limit the peak TOP264-271 drain     time for the feedback loop to take control of the duty cycle.
to source voltage. A Zener clamp requires few parts and takes       This reduces the stress on the TOP264-271 MOSFET, clamp
up little board space. For good efficiency, the clamp Zener         circuit and output diode(s), and helps prevent transformer
should be selected to be at least 1.5 times the output reflected    saturation during start-up. Also, soft-start limits the amount of
voltage VOR, as this keeps the leakage spike conduction time        output voltage overshoot and, in many applications, eliminates
short. When using a Zener clamp in a universal input application,   the need for a soft-finish capacitor. Note that as soon as the
a VOR of less than 135 V is recommended to allow for the absolute   loop closes the soft-start function ceases even if this is prior to
tolerances and temperature variations of the Zener. This will       the end of the 17 ms soft-start period.
ensure efficient operation of the clamp circuit and will also keep
the maximum drain voltage below the rated breakdown voltage         EMI
of the TOP264-271 MOSFET. A high VOR is required to take full       The frequency jitter feature modulates the switching frequency
advantage of the wider DCMAX of TOP264-271. An RCD (or              over a narrow band as a means to reduce conducted EMI peaks
RCDZ) clamp provides tighter clamp voltage tolerance than a         associated with the harmonics of the fundamental switching
Zener clamp and allows a VOR as high as 150 V. RCD clamp            frequency. This is particularly beneficial for average detection                                                                                                      19

                                                                                                                   Rev. E 08/12

mode. As can be seen in Figures 27 and 28, the benefits of jitter       closely between their respective pin and SOURCE. Once again,
increase with the order of the switching harmonic due to an             the SOURCE connection trace of these components should not
increase in frequency deviation. The FREQUENCY pin offers a             be shared by the main MOSFET switching currents. It is very
switching frequency option of 132 kHz or 66 kHz. In applications        critical that SOURCE pin switching currents are returned to the
that require heavy snubber on the drain node for reducing high          input capacitor negative terminal through a separate trace that is
frequency radiated noise (for example, video noise sensitive            not shared by the components connected to CONTROL,
applications such as VCRs, DVDs, monitors, TVs, etc.), operating        VOLTAGE MONITOR or EXTERNAL CURRENT LIMIT pins. This
at 66 kHz will reduce snubber loss, resulting in better efficiency.     is because the SOURCE pin is also the controller ground
Also, in applications where transformer size is not a concern, use      reference pin. Any traces to the VOLTAGE MONITOR,
of the 66 kHz option will provide lower EMI and higher efficiency.      EXTERNAL CURRENT LIMIT or CONTROL pins should be kept
Note that the second harmonic of 66 kHz is still below 150 kHz,         as short as possible and away from the DRAIN trace to prevent
above which the conducted EMI specifications get much tighter.          noise coupling. Voltage monitor resistors (RLS in Figures 14, 15,
For 10 W or below, it is possible to use a simple inductor in place     19, 22, 23, 26, 30) and primary-side OVP circuit components
of a more costly AC input common mode choke to meet                     VZOV/ROV in Figures (29, 30) should be located close to the
worldwide conducted EMI limits.                                         VOLTAGE MONITOR pin to minimize the trace length on the
                                                                        VOLTAGE MONITOR pin side. Resistors connected to the
Transformer Design                                                      VOLTAGE MONITOR or EXTERNAL CURRENT LIMIT pin should
It is recommended that the transformer be designed for                  be connected as close to the bulk capacitor positive terminal as
maximum operating flux density of 3000 Gauss and a peak flux            possible while routing these connections away from the power
density of 4200 Gauss at maximum current limit. The turns ratio         switching circuitry. In addition to the 47 F CONTROL pin
should be chosen for a reflected voltage (VOR) no greater than
135 V when using a Zener clamp or 150 V (max) when using an                               80                                                    PI-2576-010600
RCD clamp with current limit reduction with line voltage (overload
protection). For designs where operating current is significantly                         70
lower than the default current limit, it is recommended to use an
externally set current limit close to the operating peak current to                       60
reduce peak flux density and peak power (see Figure 18).
                                                                        Amplitude (dBV)  50
Standby Consumption
Frequency reduction can significantly reduce power loss at light                          40
or no-load, especially when a Zener clamp is used. For very
low secondary power consumption, use a TL431 regulator for                                30
feedback control. A typical TOP264-271 circuit automatically
enters MCM mode at no-load and the low frequency mode at                                  20
light load, which results in extremely low losses under no-load
or standby conditions.                                                                    -10

High Power Designs                                                                        0
The TOP264-271 family contains parts that can deliver up to
162 W. High power designs need special considerations.                                    -10                                 EN55022B (QP)
Guidance for high power designs can be found in the Design                                                                    EN55022B (AV)
Guide for TOP264-271 (AN-47).
TOP264-271 Layout Considerations
                                                                                          0.15  1                             10                30
The TOP264-271 has multiple pins and may operate at high
power levels. The following guidelines should be carefully                                      Frequency (MHz)
                                                                        Figure 27. Fixed Frequency Operation without Jitter.
Primary Side Connections
Use a single point (Kelvin) connection at the negative terminal of                        80                                                    PI-5583-090309
the input filter capacitor for the SOURCE pin and bias winding
return. This improves surge capabilities by returning surge                               70    TOPSwitch-JX (with jitter)
currents from the bias winding directly to the input filter capacitor.
The CONTROL pin bypass capacitor should be located as                   Amplitude (dBV)  60
close as possible to the SOURCE and CONTROL pins, and its
SOURCE connection trace should not be shared by the main                                  50
MOSFET switching currents. All SOURCE pin referenced
components connected to the VOLTAGE MONITOR (V) pin or                                    40
EXTERNAL CURRENT LIMIT (X) pin should also be located




                                                                                          -10                                 EN55022B (QP)
                                                                                                                              EN55022B (AV)


                                                                                          0.15  1                             10                30

                                                                                                Frequency (MHz)

                                                                        Figure 28. TOPSwitch-JX Full Range EMI Scan (132 kHz with Jitter) with
                                                                                       Identical Circuitry and Conditions.


Rev. E 08/12

capacitor, a high frequency bypass capacitor (CBP) in parallel       power traces from other converters. If the line-sensing features
should be used for better noise immunity. The feedback               are used, then the sense resistors must be placed within 10 mm
optocoupler output should also be located close to the               of the VOLTAGE MONITOR pin to minimize the VOLTAGE
CONTROL and SOURCE pins of TOP264-271 and away from the              MONITOR pin node area. The DC bus should then be routed to
drain and clamp component traces. The primary-side clamp             the line-sense resistors. Note that external capacitance must
circuit should be positioned such that the loop area from the        not be connected to the VOLTAGE MONITOR pin as this may
transformer end (shared with DRAIN) and the clamp capacitor is       cause misoperation of the VOLTAGE MONITOR pin related
minimized. The bias winding return node should be connected          functions. As with any power supply design, all TOP264-271
via a dedicated trace directly to the bulk capacitor and not to      designs should be verified on the bench to make sure that
the SOURCE pins. This ensures that surge currents are routed         components specifications are not exceeded under worst-case
away from the SOURCE pins of the TOPSwitch-JX.                       conditions. The following minimum set of tests is strongly
Y Capacitor
The Y capacitor should be connected close to the secondary           1. Maximum drain voltage Verify that peak VDS does not
output return pin(s) and the positive primary DC input pin of the        exceed 675 V at highest input voltage and maximum
transformer. If the Y capacitor is returned to the negative end of       overload output power. Maximum overload output power
the input bulk capacitor (rather than the positive end) a dedicated      occurs when the output is overloaded to a level just before
trace must be used to make this connection. This is to "steer"           the power supply goes into auto-restart (loss of regulation).
leakage currents away from the SOURCE pins in case of a
common-mode surge event.                                             2. Maximum drain current At maximum ambient temperature,
                                                                         maximum input voltage and maximum output load, verify
Heat Sinking                                                             drain current waveforms at start-up for any signs of trans-
The exposed pad of the E package (eSIP-7C), K package                    former saturation and excessive leading edge current spikes.
(eSOP-12) and the V package (eDIP-12) are internally electrically        TOP264-271 has a leading edge blanking time of 220 ns to
tied to the SOURCE pin. To avoid circulating currents, a heat            prevent premature termination of the ON-cycle. Verify that
sink attached to the exposed pad should not be electrically tied         the leading edge current spike is below the allowed current
to any primary ground/source nodes on the PC board. On                   limit envelope (see Figure 34) for the drain current waveform
double sided boards, top side and bottom side areas connected            at the end of the 220 ns blanking period.
with vias can be used to increase the effective heat sinking
area. The K package exposed pad may be directly soldered to          3. Thermal check At maximum output power, both minimum
a copper area for optimum thermal transfer. In addition,                 and maximum voltage and ambient temperature; verify that
sufficient copper area should be provided at the anode and               temperature specifications are not exceeded for TOP264-
cathode leads of the output diode(s) for heat sinking. In Figure         271, transformer, output diodes and output capacitors.
29, a narrow trace is shown between the output rectifier and             Enough thermal margin should be allowed for the part-to-
output filter capacitor. This trace acts as a thermal relief             part variation of the RDS(ON) of TOP264-271, as specified in
between the rectifier and filter capacitor to prevent excessive          the data sheet. The margin required can either be calculated
heating of the capacitor.                                                from the values in the parameter table or it can be accounted
                                                                         for by connecting an external resistance in series with the
Quick Design Checklist                                                   DRAIN pin and attached to the same heat sink, having a
                                                                         resistance value that is equal to the difference between the
In order to reduce the no-load input power of TOP264-271                 measured RDS(ON) of the device under test and the worst-case
designs, the VOLTAGE MONITOR pin operates at very low                    maximum specification.
current. This requires careful layout considerations when
designing the PCB to avoid noise coupling. Traces and                Design Tools
components connected to the VOLTAGE MONITOR pin should
not be adjacent to any traces carrying switching currents.           Up-to-date information on design tools can be found at the
These include the drain, clamp network, bias winding return or       Power Integrations website:                                                                    21

                                                                                 Rev. E 08/12

  Maximize Copper Area                                                                                                                      DC   +
for Optimum Heat Sinking                                                                                                                   OUT

                                                                                             CB       U2
                                                                             ROV                                               U3

                                               RPL2                          DB                            T1                                                  HF LC
                                                     RLS2                                                                                                    Post-Filter
                                                                                                            Output Filter                              C16
                                                                        VZOV                                 Capacitors                           C18
                          U1                                                                          Transformer
                                   RIL                                      R16
                                   CBP                                                                         Output
                                                                        C10                                                                              L2
              DC                                                             D5     R5
              +                                                              C3                  VR1                 Y-
                                           C4                                                                   Capacitor
                           Input Filter
                           Capacitor                                         Clamp Circuit


Figure 29. Layout Considerations for TOPSwitch-JX using V Package and Operating at 132 kHz.

  Maximize Copper Area                                                                                                                      DC    +
for Optimum Heat Sinking                                                                                                                   OUT

                                                        RLS1                                                                       J2
                                                                                        CB+           U2
                                             U1             RPL2               ROV                                         U3
                                                                  RLS2          DB
                                                         RIL              VZOV                            T1                                                   HF LC
                                                         CBP                 R12                                                                             Post-Filter
                                                                        CBP R16                                                                       C16
                                                                                                          Output Filter

                 J1                                                                                   Transformer                                        L2
                                                                                                             Recti ers                               D8


              DC                                                             D5     R5
              +                                                              C3                                              Y-
                                           C4                                                                           Capacitor

                           Input Filter                                                          VR1 C11
                                                                             Clamp Circuit

Figure 30. Layout Considerations for TOPSwitch-JX using K Package and Operating at 132 kHz.                                                                    PI-6173-081412

Rev. E 08/12

                               Clamp                                  Isolation Barrier

      Input Filter                                C6 R7                    Y-
       Capacitor                                                      Capacitor

             J1                                           T1                                                     C16  R12
HV                             HS1      R6
   -                                          D5

                    C4                                                                                     D8

                                                                                                                                    HS2  Output


                                        U1        VR1                 Transformer                                                        Output Filter
                                     D                                                                                                    Capacitors
                        CBP    S            C9                                                                   C17
                                     F               RIL                                                                        L3           HF LC
                               C     X                                                                                                     Post-Filter
                    RLS2          V

                    RLS1                                  CB                                                     C18
                    RPL1                          DB

                          ROV                 R8       R10                                       U4
                                        RPL2                                                                C21


                                                          R9                                 U2       R17                      J2

                                                                                                 R15             R21

                                                                                                                      -ODUCT+            PI-5793-030910

Figure 31. Layout Considerations for TOPSwitch-JX using E Package and Operating at 132 kHz.                                                                                                                            23

                                                                                                                                         Rev. E 08/12

Absolute Maximum Ratings(2)                                                                FREQUENCY Pin Voltage ......................................-0.3 V to 9 V
                                                                                           Storage Temperature .......................................-65 C to 150 C
DRAIN Pin Peak Voltage...................................... -0.3 V to 725 V               Operating Junction Temperature.......................-40 C to 150 C
DRAIN Pin Peak Current: TOP264.................................... 2.08 A                  Lead Temperature(1).........................................................260 C
DRAIN Pin Peak Current: TOP265.................................... 2.72 A
DRAIN Pin Peak Current: TOP266.................................... 4.08 A                  Notes:
DRAIN Pin Peak Current: TOP267.................................... 5.44 A                  1. 1/16 in. from case for 5 seconds.
DRAIN Pin Peak Current: TOP268.................................... 6.88 A                  2. Maximum ratings specified may be applied one at a time
DRAIN Pin Peak Current: TOP269.................................... 7.73 A
DRAIN Pin Peak Current: TOP270.................................... 9.00 A                      without causing permanent damage to the product. Expo
DRAIN Pin Peak Current: TOP271.................................. 11.10 A                       sure to Absolute Maximum Rating conditions for extended
CONTROL Pin Voltage............................................. -0.3 V to 9 V                 periods of time may affect product reliability.
CONTROL Pin Current................................................... 100 mA
VOLTAGE MONITOR Pin Voltage............................ -0.3 V to 9 V
CURRENT LIMIT Pin Voltage............................... -0.3 V to 4.5 V

Thermal Resistance

Thermal Resistance: E Package                                                              Notes:
                           (qJA)........................................... 105 C/W(1)    1. Free standing with no heat sink.
                           (qJC)............................................... 2 C/W(2)  2. Measured at the back surface of tab.
                           V Package                                                       3. Soldered (including exposed pad for K package) to typical
                           (qJA)............................68 C/W(3), 58 C/W(4)
                           (qJC)............................................... 2 C/W(2)      application PCB with a heat sinking area of 0.36 sq. in. (232mm2),
                           K Package                                                           2 oz. (610 g/m2) copper clad.
                           (qJA) ...........................45 C/W(3), 38 C/W(4)         4. Soldered (including exposed pad for K package) to typical
                           (qJC)............................................... 2 C/W(2)      application PCB with a heat sinking area of 1 sq. in. (645 mm2),
                                                                                               2 oz. (610 g/m2) copper clad.

Parameter              Symbol                  Conditions                                               Min   Typ    Max Units

                                 SOURCE = 0 V; TJ = -40 to 125 C                                       119   132
                                              See Figure 35                                             59.4   66
                                     (Unless Otherwise Specified)                                        75   2.5
                                                                                                         30   250
Control Functions
                                                                                                        -62    78
Switching Frequency                                   FREQUENCY Pin                                     -54          145
                                                 Connected to SOURCE                                    -50    17                   kHz
in Full Frequency         fOSC   TJ = 25 C                                                             -61    -50
                                                      FREQUENCY Pin                                     -60    -44   72.6
Mode (average)                                   Connected to CONTROL                                   -57    -40
                                                                                                               -51                  kHz
Frequency Jitter          Df                         132 kHz Operation                                  0.8    -50
Deviation                                                                                               0.9    -48                   Hz
                                                     66 kHz Operation                                   1.0   -0.01
                                                                                                               1.4    83
Frequency Jitter          fM                                                                                   1.5                   %
Modulation Rate                                                                                                1.6

Maximum Duty Cycle     DCMAX     IC = ICD1                                                  IV  IV(DC)
                                                                                            VV = 0 V

                                                                                           IV = 95 mA

Soft-Start Time           tSOFT                  TJ = 25 C                                                                         ms
                                 TJ = 25 C                                                TOP264-265                -34
                                 IB < IC < IC01                                            TOP266-268                -30
                                 See Note C                                                TOP269-271
PWM Gain               DCREG                                                               TOP264-265                -41
                                                                                           TOP266-268                -40
                                 TJ = 25 C                                                TOP269-271                -38
                                   IC  IC01

                                 See Note A

PWM Gain                                     See Note B                                                                   %/mA/C
Temperature Drift

                                                                                           TOP264-265                2.0
External Bias Current     IB     66 kHz Operation                                          TOP269-271                2.1  mA



Rev. E 08/12

Parameter                  Symbol                    Conditions                Min   Typ   Max Units
                                       SOURCE = 0 V; TJ = -40 to 125 C

                                           (Unless Otherwise Specified)

Control Functions (cont.)

                                                           TOP264-265          0.9   1.5   2.1

External Bias Current      IB          132 kHz Operation   TOP266-268          1.2   1.8   2.4   mA

                                                           TOP269-271          1.5   2.1   2.8

                                                           TOP264-265                2.9   3.9

                                       66 kHz Operation    TOP266-268                3.1   4.1

CONTROL Current at         IC(OFF)                         TOP269-271                3.3   4.3   mA
0% Duty Cycle
                                                           TOP264-265                3.1   4.1

                                       132 kHz Operation   TOP266-268                3.4   4.4

                                                           TOP269-271                3.8   4.8

Dynamic Impedance             ZC       IC = 2.5 mA; TJ = 25 C, See Figure 33  13    21    25    W

Dynamic Impedance          kPS(UPPER)                                                0.18        %/C
Temperature Drift          kPS(LOWER)
                                                                                     7           kHz
CONTROL Pin Internal
Filter Pole                                        TJ = 25 C                  50    55    60    %
                                                   See Note C
Upper Peak Current to                                                                25          %
Set Current Limit Ratio                            TJ = 25 C
                                                   See Note C
Lower Peak Current to
Set Current Limit Ratio

Multi-Cycle-               fMCM(MIN)               TJ = 25 C                        30          kHz
Modulation Switching

Minimum Multi-Cycle-       TMCM(MIN)               TJ = 25 C                        135         ms
Modulation On Period


CONTROL Pin                IC(CH)      TJ = 25 C              VC = 0 V        -5.0  -3.5  -1.0  mA
Charging Current                                               VC = 5 V
                                                                               -3.0  -1.8  -0.6

Charging Current                                   See Note B                        0.5         %/C
Temperature Drift

Auto-Restart               VC(AR)U                                                   5.8         V
Upper Threshold

Auto-Restart Lower         VC(AR)L                                             4.5   4.8   5.1   V
Threshold Voltage

Voltage Monitor (V) and External Current Limit (X) Inputs

Auto-Restart               VC(AR)HYST                                          0.8   1.0         V
Hysteresis Voltage

Auto-Restart               DCAR                                                      2     4     %
Duty Cycle

Auto-Restart               fAR                                                       0.5         Hz

Line Undervoltage                                              Threshold       22    25    27    mA
Threshold Current and      IUV         TJ = 25 C

Hysteresis (V Pin)                                                                   14          mA

Line Overvoltage                                               Threshold       107   112   117   mA
Threshold Current and      IOV         TJ = 25 C

Hysteresis (V Pin)                                                                   4           mA                                                                                    25

                                                                                                 Rev. E 08/12

Parameter                 Symbol                  Conditions                 Min   Typ    Max   Units
                                    SOURCE = 0 V; TJ = -40 to 125 C
                                                                             269   336    403     mA
                                        (Unless Otherwise Specified)         0.8           1.6     V
                                                                             -35    1.0   -20     mA
Voltage Monitor (V) and External Current Limit (X) Inputs (cont.)            300    -27   500     mA
                                                                             -260    5    -140    mA
Output Overvoltage        IOV(LS)                   TJ = 25 C               -95   400    -55      V
Latching Shutdown                                                            2.83  -200   3.25     V
Threshold Current                                                            0.2    -75   1.37     V
                                                                             1.23   3.0   1.29    mA
V Pin Remote              VV(TH)                    TJ = 25 C               1.15   0.5   24.2  %/mA
ON/OFF Voltage                                                               18.9  1.30
                                                                                   1.22    1.0   mA
X Pin Remote-ON/OFF       IREM(N)   TJ = 25 C      Threshold                 10   22.0    1.6    ms
and Latch Reset                                     Hysteresis                                    ms
Negative Threshold                                                                 -1.0    90
Current and Hysteresis                                                             -0.25           V
                                                                                    0.6           mA
V Pin Short-Circuit       IV(SC)    TJ = 25 C                     VV = VC          1.0
Current                                                                             3.0
X Pin Short-Circuit                                 Normal Mode                     3.0
Current                                                                             1.5
                          IX(SC)    VX = 0 V        Auto-Restart Mode
V Pin Voltage             VV        IV = IOV        TOP264-TOP271                   55
(Positive Current)

V Pin Voltage Hysteresis  VV(HYST)                                 IV = IOV
(Positive Current)

X Pin Voltage             VX                                   IX = -50 mA
(Negative Current)                                            IX = -150 mA

Maximum Duty Cycle                            IC  IB, TJ = 25 C

Reduction Onset           IV(DC)

Threshold Current

Maximum Duty Cycle                  TJ = 25 C      IV(DC) < IV <48 mA
Reduction Slope                                         IV 48 mA

Remote-OFF DRAIN          ID(RMT)   VDRAIN = 150 V  X or V Pin Floating
Supply Current            tR(ON)
                          tR(OFF)                    V Pin Shorted to
Remote-ON Delay                                         CONTROL

Remote-OFF                          From Remote-ON to Drain        66 kHz
Set-up Time                                    Turn-On             132 kHz
Frequency Input
FREQUENCY Pin                                See Note C
Threshold Voltage
FREQUENCY Pin                       Minimum Time Before Drain      66 kHz
Input Current                        Turn-On to Disable Cycle      132 kHz
                                              See Note C

                          VF                    See Note B

                          IF        TJ = 25 C                     VF = VC


Rev. E 08/12

Parameter              Symbol                   Conditions          Min          Typ   Max Units
                                  SOURCE = 0 V; TJ = -40 to 125 C

                                      (Unless Otherwise Specified)

Circuit Protection

                                   TOP264      di/dt = 270 mA/ms     1.209       1.30  1.391
                                  TJ = 25 C   di/dt = 350 mA/ms                 1.70
                                               di/dt = 530 mA/ms     1.581       2.55  1.819
                                   TOP265      di/dt = 625 mA/ms                 3.01
                                  TJ = 25 C   di/dt = 675 mA/ms     2.371       3.25  2.728
                                               di/dt = 720 mA/ms                 3.48
Self Protection                    TOP266      di/dt = 870 mA/ms     2.800       4.20  3.222
                                  TJ = 25 C   di/dt = 1065 mA/ms                5.17                    A
Current Limit          ILIMIT                                        3.023
                                   TOP267                                         I2f  3.478
(See Note D)                      TJ = 25 C                         3.236        I2f
                                   TOP268                            3.906       100   3.723
                                  TJ = 25 C                         4.808       142
                                                                    0.70         75   4.494
                                   TOP269                           ILIMIT(MIN)  3.0
                                  TJ = 25 C                        0.9 I2f          5.532
                                                                    0.9 I2f
                                  TJ = 25 C
                                  TJ = 25 C

Initial Current Limit    IINIT    See Note C                                                         A
                       PCOEFF                                                                     A2kHz
Power Coefficient                 TJ = 25 C,  IX  - 165 mA                            1.2 I2f
                         tLEB     See Note E   IX  - 117 mA                            1.2 I2f    ns
Leading Edge             tIL(D)                                                                     ns
Blanking Time                     TJ = 25 C, See Figure 34                              150        C
Current Limit Delay    VC(RESET)
Thermal Shutdown                                                    135
Thermal Shutdown                                                                                  C
Power-Up Reset                    Figure 35 (S1 Open Condition)     1.75               4.25       V
Threshold Voltage                                                                                     27

                                                                                                  Rev. E 08/12

Parameter             Symbol                     Conditions              Min  Typ   Max Units
                                   SOURCE = 0 V; TJ = -40 to 125 C

                                       (Unless Otherwise Specified)


                                     TOP264             TJ = 25 C            5.4   6.25
                                   ID = 150 mA          TJ = 100 C
                                                                              8.35  9.70

                                     TOP265             TJ = 25 C            4.1   4.70
                                   ID = 200 mA          TJ = 100 C
                                                                              6.3   7.30

                                     TOP266             TJ = 25 C            2.8   3.20
                                   ID = 300 mA          TJ = 100 C
                                                                              4.1   4.75

                                     TOP267             TJ = 25 C            2.0   2.30
                                   ID = 400 mA          TJ = 100 C
ON-State                  RDS(ON)                       TJ = 25 C            3.1   3.60  W
Resistance                           TOP268             TJ = 100 C
                                   ID = 500 mA                                1.7   1.95

                                                                              2.5   2.90

                                     TOP269             TJ = 25 C            1.45  1.70
                                   ID = 600 mA          TJ = 100 C
                                                                              2.25  2.60

                                     TOP270             TJ = 25 C            1.20  1.40
                                   ID = 700 mA          TJ = 100 C
                                                                              1.80  2.10

                                     TOP271             TJ = 25 C            1.05  1.20
                                   ID = 800 mA          TJ = 100 C
                                                                              1.55  1.80


DRAIN Supply Voltage                         TJ  85 C, See Note F                        V


OFF-State Drain           IDSS     VV = Floating, Device Not Switching,             470   mA
Leakage Current                           VDS = 580 V, TJ = 125 C

Breakdown                 BVDSS    VV = Floating, Device Not Switching,  725              V
Voltage                                    TJ = 25 C, See Note G

Rise Time                 tR       Measured in a Typical Flyback              100         ns
                                        Converter Application
Fall Time                 tF                                                  50          ns

Supply Voltage Characteristics

                                                        TOP264-265       0.6  1.2   2.0

                                   Output     66 kHz    TOP266-268       0.9  1.4   2.3
                                                        TOP269-271       1.1  1.6   2.5
                          ICD1     Enabled
Control Supply/                                         TOP264-265       0.8  1.4   2.1
Discharge Current                  VX, VV =  132 kHz    TOP266-268       1.2  1.7   2.4   mA
                                      0V     Operation

                                                        TOP269-271       1.5  2.1   2.9

                          ICD2     Output MOSFET Disabled                0.3  0.5   1.2
                                            VX, VV = 0 V


Rev. E 08/12

A. Derived during test from the parameters DCMAX, IB and IC(OFF) at 132 kHz.
B. For specifications with negative values, a negative temperature coefficient corresponds to an increase in magnitude with increasing

    temperature, and a positive temperature coefficient corresponds to a decrease in magnitude with increasing temperature.

C. Guaranteed by characterization. Not tested in production.

D. For externally adjusted current limit values, please refer to Figures 36 and 37 (Current Limit vs. External Current Limit Resistance)
    in the Typical Performance Characteristics section. The tolerance specified is only valid at full current limit.

E.  I2f  calculation  is  based  on  typical  values  of  ILIMIT  and  fOSC,  i.e.  I2             fOSC,  where  fOSC  =  66  kHz  or  132  kHz  depending  on  FREQUENCY


    pin connection. See fOSC specification for detail.

F. The device will start up at 18 VDC drain voltage. The capacitance of electrolytic capacitors drops significantly at temperatures below
    0 C. For reliable start-up at 18 V in sub-zero temperatures, designers must ensure that circuit capacitors meet recommended

    capacitance values.

G. Breakdown voltage may be checked against minimum BVDSS specification by ramping the DRAIN pin voltage up to but not exceeding
    minimum BVDSS.                                                                                                                                                    29

                                                                                                                                                                 Rev. E 08/12



                                                             HV  90%                                       90%

                                                 DRAIN                                            D=   t1
                                               VOLTAGE                                                 t2




                                                  Figure 32. Duty Cycle Measurement.

              CONTROL Pin Current (mA)                                                            1.3      tLEB (Blanking Time)


                                                                                                   DRAIN Current (normalized)1001.1

              80                                                                                  0.9


              60                                                                                  0.7           IINIT(MIN)


              40                                                                                  0.5

                               Dynamic                          1                                 0.4
                              Impedance                      Slope
                                                          =                                       0.3

              20                                                                                  0.2


              0       6          7                           8         9                          0
                   5                                                                                   0 1 23 45 678

                      CONTROL Pin Voltage (V)                                                                          Time (s)

              Figure 33. CONTROL Pin I-V Characteristic.                                       Figure 34. Drain Current Operating Envelope.

                                                                              (X and V Pins)

                          S1                                     470

                                                                 5W                   0-300 k

                                                                              5-50 V

                      40 V                                                                                             V                                                          D
                         0-15 V
                                               470                                                                     CONTROL
                                                                                                                C                C

                                                                                                           S4               F XS

                                                                       47 F          0.1 F                           S3

                                                                                                                0-60 k

                      NOTES: 1. This test circuit is not applicable for current limit or output characteristic measurements.

Figure 35. TOPSwitch-JX General Test Circuit.


Rev. E 08/12

Typical Performance Characteristics

                          1.1                                                                                                                                             PI-5581-090309

                          1                                                                                                                                                                    1.1
                          0.9                                                                                     Maximum                                                                      0.9
                                                                                                                                             Typical                                           0.8
Normalized Current Limit  0.8                                                                                                                                                                  0.7
                          0.7                                                                                                                                                                  0.5  Normalized di/dt
                                                                                                                                                                                               0.4 t
                          0.6                                                                                                                                                                  0.3
                          0.5                                                                                                                                                                  0.1
                                                                                         Minimum                                                                                               0

                        N0o.r3malized Current Limit

                          0.2     1. Maximum and Minimum levels are
                                      based on characterization.

                          0.1     2. T J = 0 OC to 125 OC.

                          0                              -150                                                     -100                                -50

                                                                                                                  IX ( A )

                               Figure 36. Normalized Current Limit vs. X Pin Current.


                          1.1                                                                                                                                                             1.1


                          1                                                                                                  1. Maximum and Minimum levels are                            1

                                                                                                                                 based on characterization.

                          0.9                                                                                                2. T J = 0 OC to 125 OC.                                     0.9

                                                                                                                             3. Includes the variation of X pin voltage.

Normalized Current Limit  0.8                                                                                                                                                             0.8
                                                                                                Maximum                                                                                             s)

                          0.7                                                                                                                                                             0.7
                                                                                                                                                                                               Normalized di/dt
                          0.6                                                                            Typical                                                                          0.6

                          0.5                                                                                                                                                             0.5

                          0.4                                  Minimum                                                                                                                    0.4
                        N0o.r3malized Current Limit (A)                                                                                                                                   0.3 Normalized di
                          0.2                                                                                                                                                             0.1

                          0                                                                                                                                                               0

                               0  5                  10        15                                        20                  25      30                35       40        45

                                                                                                                  RIL ( k )

                               Figure 37. Normalized Current Limit vs. External Current Limit Resistance.                                                                                                                                                                             31

                                                                                                                                                                                          Rev. E 08/12
           TOP264-271Breakdown Voltage                       PI-176B-033001                                         1.2                                                                       PI-4759-061407
   (Normalized to 25 C)                                                                                            1.0
Typical Performance Characteristics (cont.)                                         Output Frequency                0.8
                                                                                       (Normalized to 25 C)        0.6
                 1.1                                                                                                0.4
Current Limit                                                PI-4760-061407                                         0.2                                                                       PI-4739-061507
                 1.0(Normalized to 25 C)                                                                            0
                                                                                    Current Limit
                 0.9                                                                   (Normalized to 25 C)              -50 -25 0 25 50 75 100 125 150
                      -50 -25 0 25 50 75 100 125 150                                                                             Junction Temperature (C)
                           Junction Temperature (C)Overvoltage ThresholdPI-4761-061407                                                                                                       PI-4762-100610
   (Normalized to 25 C)                                                                                    Figure 39. Frequency vs. Temperature.
           Figure 38. Breakdown Voltage vs. Temperature.                           Undervoltage Threshold
                                                                                      (Normalized to 25 C)          1.2
                 1.2                                                                                                 1.0
                 1.0                                                                                                 0.8
                 0.8                                                                                                 0.6
                 0.6                                                                                                 0.4
                 0.4                                                                                                 0.2
                   0                                                                                                   0
                                                                                                                         -50 -25 0 25 50 75 100 125 150
                      -50 -25 0 25 50 75 100 125 150                                                                             Junction Temperature (C)
                           Junction Temperature (C)
                                                                                                             Figure 41. External Current Limit vs. Temperature with RIL = 10.5 kW.
           Figure 40. Internal Current Limit vs. Temperature.
                   1.2                                                                                              1.0
                   1.0                                                                                              0.8
                   0.8                                                                                              0.6
                   0.6                                                                                              0.4
                   0.4                                                                                              0.2
                   0.2                                                                                                0
                                                                                                                         -50 -25 0 25 50 75 100 125 150
                       -50 -25 0 25 50 75 100 125 150                                                                            Junction Temperature (C)
                             Junction Temperature (C)
                                                                                                             Figure 43. Undervoltage Threshold vs. Temperature.
            Figure 42. Overvoltage Threshold vs. Temperature.

Rev. E 08/12

Typical Performance Characteristics (cont.)

VOLTAGE MONITOR Pin Voltage (V)    6                                PI-4740-060607                                    1.6                                                  PI-4741-110907
                                                                                            EXTERNAL CURRENT LIMIT            VX = 1.354 - 1147.5 IX + 1.759 106
                                   5                                                           Pin Voltage (V)
                                                                                                                      1.4 (IX)2 with -180 A < IX < -25 A
                                 4.5                                                                                  1.2

                                   4                                                                                  1.0

                                   3                                                                                  0.4
                                 2.5                                                                                  0.2

                                 2                                                                                          0

                                      0  100 200 300 400 500                                                               -200 -150 -100             -50               0

                                 VOLTAGE-MONITOR Pin Current (A)                                                   EXTERNAL CURRENT LIMIT Pin Current (A)

Figure 44. VOLTAGE-MONITOR Pin vs. Current.                         Figure 45. EXTERNAL CURRENT LIMIT Pin Voltage vs. Current.

          1.2CONTROL Current                                        PI-4763-072208                                    1.2                                                  PI-4764-061407
   (Normalized to 25 C)                                                                                              1.0
          1.0                                                                            Onset Threshold Current      0.8
                                                                                            (Normalized to 25 C)     0.6
          0.8                                                                                                         0.4
          0.4                                                                                                                 -50 -25 0 25 50 75 100 125 150
                                                                                                                                     Junction Temperature (C)
                                                                                                                    Figure 47. Maximum Duty Cycle Reduction Onset Threshold
            0                                                                                                                      Current vs. Temperature.
               -50 -25 0 25 50 75 100 125 150
                     Junction Temperature (C)                                                                               1
                                                                                                                                      VC = 5 V
Figure 46. Control Current Out at 0% Duty Cycle vs. Temperature.
                                 5                                  PI-5569-110409                                                                                         PI-4744-072208
DRAIN Current (A)                4                                                          CONTROL Pin Current (mA)

                                 3                                                                                    -0.5

                                         Scaling Factors:

                                         TOP271 1.62

                                 2       TOP270 1.42                                                                    -1
                                         TOP269 1.17                                                                  -1.5

                                         TOP268 1.00                                                                    -2

                                         TOP267 0.85

                                 1       TOP266 0.61

                                         TOP265 0.42

                                         TCASE = 25 C TOP264 0.32
                                         TCASE = 100 C

                                 0                                                                                    -2.5
                                      0 2 4 6 8 10 12 14 16 18 20                                                              20 40 60 80 100

                                         Drain Voltage (V)                                                                     Drain Pin Voltage (V)

Figure 48. Output Characteristics.                                                                                  Figure 49. IC vs. DRAIN Voltage.                                                                                                                                                              33

                                                                                                                                                                           Rev. E 08/12

Typical Performance Characteristics (cont.)

                                    10000                     PI-5570-090309                       500                                                                                                    PI-5571-090309
                                       100  Scaling Factors:                           Power (mW)       Scaling Factors:

                                            TOP271 1.62                                                 TOP271 1.62
                                            TOP270 1.42
              DRAIN Capacitance (pF)        TOP269 1.17                                            400  TOP270 1.42
                                            TOP268 1.00                                                 TOP269 1.17
                                            TOP267 0.85
                                            TOP266 0.61                                                 TOP268 1.00                                                                      132 kHz
                                            TOP265 0.42                                                                                                                                           66 kHz
                                                                                                        TOP267 0.85
                                            TOP264 0.32
                                                                                                   300  TOP266 0.61
                                                                                                        TOP265 0.42

                                                                                                        TOP264 0.32



                    10                                               0
                        0 100 200 300 400 500 600                       0 100 200 300 400 500 600 700
                                                                                 Drain Pin Voltage (V)
                                 Drain Pin Voltage (V)
                                                              Figure 51. DRAIN Capacitance Power.
              Figure 50. COSS vs. DRAIN Voltage.

                                            Remote OFF DRAIN Supply Current
                                               (Normalized to 25 C)





                                                        -50 -25 0 25 50 75 100 125 150

                                                              Junction Temperature (C)

                                            Figure 52. Remote-OFF DRAIN Supply Current vs. Temperature.


Rev. E 08/12

                                                        eSIP-7C (E Package)

    A                      2                                       C                                                   0.264 (6.70)
B                                                                                                                           Ref.
                  0.403 (10.24)                                     0.081 (2.06)
                  0.397 (10.08)                                     0.077 (1.96)

   2                                                 Detail A

0.325 (8.25)                                                       0.290 (7.37)                                                      0.198 (5.04) Ref.
0.320 (8.13)                                                            Ref.

                                                                                 0.519 (13.18)

Pin #1                                        0.140 (3.56)                   0.016 (0.41)                0.207 (5.26)
  I.D.                                        0.120 (3.05)                         Ref.                  0.187 (4.75)
                                                                                  0.047 (1.19)
                                 0.070 (1.78) Ref.                                                                                   34
                                                                           0.118 (3.00)
0.050 (1.27)                                  0.016  (0.41)                                              0.100 (2.54)                0.033  (0.84)  6
               FRONT VIEW                     0.011  (0.28)        SIDE VIEW                                                         0.028  (0.71)
                                           3                 6

                                                                                                                                     0.010 M 0.25 M C A B

                                              0.020 M 0.51 M C

                                                                                                                       BACK VIEW

                    10 Ref.                                                                             0.100 (2.54)
                  All Around

                                 0.021 (0.53) 0.060 (1.52)         0.020 (0.50)                                                      0.050 (1.27)
                                                                                  PIN 1                                              0.050 (1.27)
                                 0.019 (0.48)           Ref.                                    0.059 (1.50)
                                                                                                                                      0.155 (3.93)
                                 0.048 (1.22)
                  0.378 (9.60)   0.046 (1.17)
                                     0.019 (0.48) Ref.

                                 END VIEW                                                  0.023 (0.58)                                                    PIN 7
                                                                                   0.027 (0.70)
Notes:                                                                                                                                               0.059 (1.50)
1. Dimensioning and tolerancing per ASME Y14.5M-1994.              DETAIL A
                                                                                                           0.100 (2.54) 0.100 (2.54)
2. Dimensions noted are determined at the outermost                                                      MOUNTING HOLE PATTERN
    extremes of the plastic body exclusive of mold flash,
    tie bar burrs, gate burrs, and interlead flash, but including                                                   (not to scale)
    any mismatch between the top and bottom of the plastic
    body. Maximum mold protrusion is 0.007 [0.18] per side.

3. Dimensions noted are inclusive of plating thickness.

4. Does not include inter-lead flash or protrusions.

5. Controlling dimensions in inches (mm).

                                                                                                                                     PI-4917-061510                                                                                                                                       35

                                                                                                                                                    Rev. E 08/12

                                                                   eDIP-12B (V Package)

                                                                                                         0.004 [0.10] C A

   Pin #1 I.D.                      0.325 [8.26]                     Seating Plane C            0.016 [0.41]  11                              2
(Laser Marked)                           Max.                      0.010 [0.25] Ref.            0.011 [0.28]                  0.400 [10.16]

            2X                        10             0.120 [3.05]                                                                                     A
0.004 [0.10] C B               1 234                Ref.
                                                  6                                                                        6                      1    0.059 [1.50]
                                                                                                                                                         Ref, typ.

                             2                                     0.412 [10.46]                              7
              0.350 [8.89]
                                                     0.225 [5.72]  Ref.                         0.400 [10.16]      8
                                                         Max. 10             0.306 [7.77]
                                                                                  Ref.                   0.436 [11.08]                                0.059 [1.50]
                                                                                                         0.406 [10.32]                                  Ref, typ.

              B                 12 11 10 9 8 7                                                                             7                      12     3  4
                                                                     Detail A                   5 4                       0.023 [0.58]
                                TOP VIEW                           0.104 [2.65] Ref.                                          0.018 [0.46]

                                                                                                                              0.010 [0.25] M C A B

                                                                                  END VIEW                                    BOTTOM VIEW

  0.019 [0.48]                  0.356 [9.04]                             0.092 [2.34]
       Ref.                          Ref.                                0.086 [2.18]
                                                                   0.022 [0.56]
          H                                          0.049 [1.23]       Ref.
                                                     0.046 [1.16]
0.031 [0.80]
0.028 [0.72]                                         0.192 [4.87]
      0.07 [1.78]
                                       0.070 [1.78]                0.020 [0.51]
                                SIDE VIEW                               Ref.
                                 0.03 [0.76]
                                                                                                0.028 [0.71]

                                                                                  DETAIL A (Scale = 9X)       Notes:
                                                                                                              1. Dimensioning and tolerancing per
                                                     Hole Pattern                                                  ASME Y14.5M-1994.
                                                     Dimensions                                               2. Dimensions noted are determined at the outer-

                                                     0.400 [10.16]                                                 most extremes of the plastic body exclusive of
                                                                                                                   mold flash, tie bar burrs, gate burrs, and interlead
                                                                      Drill Hole 0.03 [0.76]                       flash, but including any mismatch between the
                                                                      Round Pad 0.05 [1.27]                        top and bottom of the plastic body. Maximum
                                                                      Solder Mask 0.056 [1.42]                     mold protrusion is 0.007 [0.18] per side.
                                                                                                              3. Dimensions noted are inclusive of plating
                                                                                                              4. Does not include inter-lead flash or protrusions.
                                                                                                              5. Controlling dimensions in inches [mm].
                                                                                                              6. Datums A and B to be determined at Datum H.
                                                                                                              7. Measured with the leads constrained to be
                                                                                                                   perpendicular to Datum C.
                                                                                                              8. Measured with the leads unconstrained.
                                                                                                              9. Lead numbering per JEDEC SPP-012.

                                                                                                              10. Exposed pad is nominally located at the center-
                                                                                                                   line of Datums A and B. "Max" dimensions
                                                                                                                   noted include both size and positional tolerances.



Rev. E 08/12

                                                              eSOP-12B (K Package)

                                                                                         0.356 [9.04]                0.055 [1.40] Ref.           0.010 [0.25]
                                                                                              Ref.                          0.010 [0.25]              Ref.

                                        2           0.004 [0.10] C A 2X                  0.325 [8.26]
                     0.400 [10.16]                                                           Max. 7
   Pin #1 I.D.                                                                                                   12                                               H
(Laser Marked)
                                                                    2X                7
      0.460 [11.68]
                                                                    0.004 [0.10] C B                                                                           Gauge Plane

                                                    0.059 [1.50]                                                                                 Seating Plane

                                                    Ref, Typ             2                                                         0- 8        0.034 [0.85]     C

                                                                    0.350 [8.89]                                     0.225 [5.72]                0.026 [0.65]
                                                                                                                         Max. 7
                                                    0.059 [1.50]

                                                          Ref, Typ

                                                                                                                                           DETAIL A (Scale = 9X)

0.008 [0.20] C 1 2 3 4                      6                       B                 6                1                                                           0.049 [1.23]
                                                                                                                                                                   0.046 [1.16]
2X, 5/6 Lead Tips                    0.023  [0.58]     3  4         0.120 [3.05] Ref                                  0.028 [0.71]
                                     0.018  [0.46]  11                                                                    Ref.                                0.019 [0.48]
                                     0.010 (0.25) M C A B                             0.070 [1.78]                                 0.020 [0.51]
                                                                                                                                        Ref.     0.022 [0.56]
                     TOP VIEW                                                            BOTTOM VIEW                                                  Ref.
     0.098 [2.49]                                   0.032 [0.80]                    0.092 [2.34]                     0.016 [0.41]
     0.086 [2.18]                                   0.029 [0.72]                    0.086 [2.18]                     0.011 [0.28]

0.006 [0.15]                                                      Seating                                                 11
0.000 [0.00]                                                      Plane
Seating plane to                     0.004 [0.10] C                                      0.306 [7.77]
package bottom                                               C                                Ref.
                                                                          Detail A        END VIEW

                     SIDE VIEW

                       0.067 [1.70]         0.217 [5.51]            Land Pattern                       Notes:
                                                                    Dimensions                         1. Dimensioning and tolerancing per ASME Y14.5M-1994.
0.028 [0.71]                                                          12                               2. Dimensions noted are determined at the outermost
                                                                                                           extremes of the plastic body exclusive of mold flash,
                              2                                       11                                   tie bar burrs, gate burrs, and interlead flash, but
                                                                                                           including any mismatch between the top and bottom of
                              3                                       10                                   the plastic body. Maximum mold protrusion is 0.007
                                                                          0.321 [8.15]                     [0.18] per side.
                                                                       9                               3. Dimensions noted are inclusive of plating thickness.
                                          0.429 [10.90]                8                               4. Does not include interlead flash or protrusions.

                                                                       7                               5. Controlling dimensions in inches [mm].

                                                                                                       6. Datums A and B to be determined at Datum H.

                                                                                                       7. Exposed pad is nominally located at the centerline of
                                                                                                           Datums A and B. "Max" dimensions noted include both
                                                                                                           size and positional tolerances.

                                                                                                                                                                                     PI-5748a-100311                                                                                                                                                     37

                                                                                                                                                                  Rev. E 08/12

Part Ordering Information             TOPSwitch Product Family

                    TOP 264 E G - TL   JX Series Number
                                       Package Identifier
Rev. E 08/12
                                      E  Plastic eSIP-7C

                                      V  Plastic eDIP-12

                                      K  Plastic eSOP-12

                                       Pin Finish

                                      G  Halogen Free and RoHS Compliant

                                       Tape & Reel and Other Options

                                      Blank Standard Configurations

Revision  Notes                                                                        TOP264-271
      A   Release data sheet.
      B   Added eDIP parts.                                                                                             Date
      B   Page 4 "latching" changed to "hysteretic". Table 3 updated.                                                   01/10
      B   Sentence in `Line-Sense Resistor Values' section updated.                                                     01/10
      C   Added K package parts.                                                                                        03/10
      D   Updated K and V package drawings.                                                                             07/10
       E  Added eDIP-12B and eSOP-12B packages. Removed eDIP-12 and eSOP-12 packages.                                   11/10
       E  Updated Figure 2 and K package layout.                                                                        06/11
                                                                                                                        08/12                                                                          39

                                                                                       Rev. E 08/12
For the latest updates, visit our website:
Power Integrations reserves the right to make changes to its products at any time to improve reliability or manufacturability. Power
Integrations does not assume any liability arising from the use of any device or circuit described herein. POWER INTEGRATIONS MAKES

Patent Information
The products and applications illustrated herein (including transformer construction and circuits external to the products) may be covered
by one or more U.S. and foreign patents, or potentially by pending U.S. and foreign patent applications assigned to Power Integrations.
A complete list of Power Integrations patents may be found at Power Integrations grants its customers a license under
certain patent rights as set forth at

Life Support Policy

1. A Life support device or system is one which, (i) is intended for surgical implant into the body, or (ii) supports or sustains life, and (iii)
    whose failure to perform, when properly used in accordance with instructions for use, can be reasonably expected to result in significant
    injury or death to the user.

2. A critical component is any component of a life support device or system whose failure to perform can be reasonably expected to cause
    the failure of the life support device or system, or to affect its safety or effectiveness.

The PI logo, TOPSwitch, TinySwitch, LinkSwitch, LYTSwitch, DPA-Switch, PeakSwitch, CAPZero, SENZero, LinkZero, HiperPFS, HiperTFS,
HiperLCS, Qspeed, EcoSmart, Clampless, E-Shield, Filterfuse, StakFET, PI Expert and PI FACTS are trademarks of Power Integrations, Inc.
Other trademarks are property of their respective companies. 2014, Power Integrations, Inc.

Power Integrations Worldwide Sales Support Locations

World Headquarters                 Germany                          Japan                     Taiwan
5245 Hellyer Avenue                Lindwurmstrasse 114
San Jose, CA 95138, USA.           80337 Munich                     Kosei Dai-3 Bldg.         5F, No. 318, Nei Hu Rd., Sec. 1
Main: +1-408-414-9200              Germany
Customer Service:                  Phone: +49-895-527-39110         2-12-11, Shin-Yokomana,   Nei Hu Dist.
Phone: +1-408-414-9665             Fax: +49-895-527-39200
Fax: +1-408-414-9765               e-mail:   Kohoku-ku                 Taipei, Taiwan 114, R.O.C.
                                   India                            Yokohama-shi Kanagwan     Phone: +886-2-2659-4570
China (Shanghai)                   #1, 14th Main Road
Rm 1601/1610, Tower 1,             Vasanthanagar                    222-0033 Japan            Fax: +886-2-2659-4550
Kerry Everbright City              Bangalore-560052 India
No. 218 Tianmu Road West,          Phone: +91-80-4113-8020          Phone: +81-45-471-1021    e-mail:
Shanghai, P.R.C. 200070            Fax: +91-80-4113-8023
Phone: +86-21-6354-6323            e-mail:  Fax: +81-45-471-3717
Fax: +86-21-6354-6325
e-mail:    Italy                            e-mail: UK
                                   Via Milanese 20, 3rd. Fl.
China (Shenzhen)                   20099 Sesto San Giovanni (MI)                              First Floor, Unit 15, Meadway
17/F, Hivac Building, No. 2, Keji  Italy
Nan 8th Road, Nanshan District,    Phone: +39-024-550-8701          Korea                     Court, Rutherford Close,
Shenzhen, China, 518057            Fax: +39-028-928-6009
Phone: +86-755-8672-8689           e-mail:   RM 602, 6FL               Stevenage, Herts. SG1 2EF
Fax: +86-755-8672-8690
e-mail:                                     Korea City Air Terminal B/D, 159-6 United Kingdom

                                                                    Samsung-Dong, Kangnam-Gu, Phone: +44 (0) 1252-730-141

                                                                    Seoul, 135-728, Korea     Fax: +44 (0) 1252-727-689

                                                                    Phone: +82-2-2016-6610    e-mail:

                                                                    Fax: +82-2-2016-6630

                                                                    e-mail: Applications Hotline

                                                                                              World Wide +1-408-414-9660


                                                                    51 Newton Road            Applications Fax

                                                                    #15-08/10 Goldhill Plaza  World Wide +1-408-414-9760

                                                                    Singapore, 308900

                                                                    Phone: +65-6358-2160

                                                                    Fax: +65-6358-2015

This datasheet has been downloaded from:

                 Free Download
           Daily Updated Database
      100% Free Datasheet Search Site
  100% Free IC Replacement Search Site
     Convenient Electronic Dictionary

               Fast Search System

                                                 All Datasheets Cannot Be Modified Without Permission
                                                                Copyright Each Manufacturing Company



数量 单价(人民币) mouser购买
1 ¥28.24 购买
10 ¥25.17 购买
25 ¥22.69 购买
100 ¥20.66 购买
250 ¥18.63 购买
500 ¥16.74 购买
1000 ¥14.12 购买
2000 ¥13.40 购买
5000 ¥12.95 购买

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2017, Inc. All rights reserved