厂商名称:Power Integrations




TOP224Y功能数量 1
TOP224Y端子数量 3
TOP224Y最大工作温度 125 Cel
TOP224Y最小工作温度 -40 Cel
TOP224Y加工封装描述 TO-220, 3 PIN
TOP224Y最大输出电流 3.3 A
TOP224Y交换机配置 BOOST
TOP224Y最大开关频率 110 kHz





TOPSwitch-II Family

Three-terminal Off-line PWM Switch

             Product Highlights                                  AC
Lowest cost, lowest component count switcher solution
Cost competitive with linears above 5W                                             D
Very low AC/DC losses up to 90% efficiency
Built-in Auto-restart and Current limiting                         TOPSwitch          CONTROL
Latching Thermal shutdown for system level protection                                                  C
Implements Flyback, Forward, Boost or Buck topology
Works with primary or opto feedback                                                S
Stable in discontinuous or continuous conduction mode
Source connected tab for low EMI                                                                                    PI-1951-091996
Circuit simplicity and Design Tools reduce time to market
                                                                 Figure 1. Typical Flyback Application.
                                                                 easier. The standard 8L PDIP package option reduces cost in
The second generation TOPSwitch-II family is more cost           lower power, high efficiency applications. The internal lead
effective and provides several enhancements over the first       frame of this package uses six of its pins to transfer heat from
generation TOPSwitch family. The TOPSwitch-II family extends     the chip directly to the board, eliminating the cost of a heat sink.
the power range from 100W to 150W for 100/115/230 VAC            TOPSwitch incorporates all functions necessary for a switched
input and from 50W to 90W for 85-265 VAC universal input.        mode control system into a three terminal monolithic IC: power
This brings TOPSwitch technology advantages to many new          MOSFET, PWM controller, high voltage start up circuit, loop
applications, i.e. TV, Monitor, Audio amplifiers, etc. Many      compensation and fault protection circuitry.
significant circuit enhancements that reduce the sensitivity to
board layout and line transients now make the design even

                              OUTPUT POWER TABLE

         TO-220 (Y) Package1                                         8L PDIP (P) or 8L SMD (G) Package2

PART Single Voltage Input3  Wide Range Input                       PART   Single Voltage. Input3                      Wide Range Input
ORDER 100/115/230 VAC 15%    85 to 265 VAC                       ORDER  100/115/230 VAC 15%                           85 to 265 VAC
         P 4,6                     P 4,6                         NUMBER
NUMBER      MAX                                                                               P 5,6                               P 5,6
                                            MAX                                                                  MAX                          MAX

TOP221Y  12 W                 7W                                 TOP221P or TOP221G     9W                            6W

TOP222Y  25 W                 15 W                               TOP222P or TOP222G     15 W                          10 W
TOP223Y  50 W                 30 W                               TOP223P or TOP223G     25 W                          15 W

TOP224Y  75 W                 45 W                               TOP224P or TOP224G     30 W                          20 W

TOP225Y  100 W                60 W
TOP226Y  125 W                75 W

TOP227Y  150 W                90 W

Notes: 1. Package outline: TO-220/3 2. Package Outline: DIP-8 or SMD-8 3. 100/115 VAC with doubler input 4. Assumes appropriate
heat sinking to keep the maximum TOPSwitch junction temperature below 100 C. 5. Soldered to 1 sq. in.( 6.45 cm2), 2 oz. copper clad
(610 gm/m2) 6. P is the maximum practical continuous power output level for conditions shown. The continuous power capability


in a given application depends on thermal environment, transformer design, efficiency required, minimum specified input voltage, input

storage capacitance, etc. 7. Refer to key application considerations section when using TOPSwitch-II in an existing TOPSwitch design.

                                                                                                                      July 2001

CONTROL               VC                                                                      0                                                                       DRAIN
         SHUNT REGULATOR/                             5.7 V                                   1  INTERNAL
                                                      4.7 V                                      SUPPLY
           ERROR AMPLIFIER                                     SHUTDOWN/
                                                             AUTO-RESTART                           8
                                               5.7 V

          IFB                                          THERMAL                                   S  Q
                                                      SHUTDOWN                                                                    CONTROLLED
               OSCILLATOR                                                                                                            TURN-ON
                             DMAX                                 POWER-UP                       R  Q                                   GATE
                                                                     RESET                                                            DRIVER
                               SAW                            -                                            S  Q

         RE                                                   +                                            R  Q           LEADING
                                                      COMPARATOR                                                         BLANKING




Figure 2. Functional Block Diagram.

Pin Functional Description

DRAIN Pin:                                                                                                          Tab Internally
Output MOSFET drain connection. Provides internal bias                                                     Connected to SOURCE Pin
current during start-up operation via an internal switched high-
voltage current source. Internal current sense point.                                                                                                            DRAIN
CONTROL Pin:                                                                                                                                                     CONTROL
Error amplifier and feedback current input pin for duty cycle
control. Internal shunt regulator connection to provide internal                                                 Y Package (TO-220/3)
bias current during normal operation. It is also used as the
connection point for the supply bypass and auto-restart/                                                      SOURCE 1             8 SOURCE (HV RTN)
compensation capacitor.
                                                                                                              SOURCE 2             7 SOURCE (HV RTN)
SOURCE Pin:                                                                                                   SOURCE 3             6 SOURCE (HV RTN)
Y package Output MOSFET source connection for high
                                                                                                              CONTROL 4            5 DRAIN
                voltage power return. Primary side circuit
                common and reference point.                                                                       P Package (DIP-8)                                   PI-2084-040401
                                                                                                                 G Package (SMD-8)
P and G package Primary side control circuit common and
                reference point.                                                                    Figure 3. Pin Configuration.

SOURCE (HV RTN) Pin: (P and G package only)
Output MOSFET source connection for high voltage power return.

2  D

TOPSwitch-II Family Functional Description

TOPSwitch is a self biased and protected linear control current-                   Auto-restart
to-duty cycle converter with an open drain output. High                                                       IB
efficiency is achieved through the use of CMOS and integration
of the maximum number of functions possible. CMOS process                    DMAX
significantly reduces bias currents as compared to bipolar or
discrete solutions. Integration eliminates external power                                                              Slope = PWM Gain
resistors used for current sensing and/or supplying initial start-
up bias current.                                                             Duty Cycle (%)

During normal operation, the duty cycle of the internal output               DMIN
MOSFET decreases linearly with increasing CONTROL pin
current as shown in Figure 4. To implement all the required                                  ICD1 2.0                                  6.0
control, bias, and protection functions, the DRAIN and                                                                 IC (mA)
CONTROL pins each perform several functions as described                                                                                    PI-2040-050197
below. Refer to Figure 2 for a block diagram and to Figure 6 for
timing and voltage waveforms of the TOPSwitch integrated            Figure 4. Relationship of Duty Cycle to CONTROL Pin Current.

     5.7 V                IC
     4.7 V         Charging CT


       VIN         Off





                          IC                                              ICD1                               ICD2
                   Charging CT                                      Discharging CT                     Discharging CT

     5.7 V                                                                   8 Cycles
VC 4.7 V                                                                     95%

           0                                                                                     5%

DRAIN VIN          Off                                              Off                                           Off

                                Switching                                                    Switching


                   CT is the total external capacitance
                     connected to the CONTROL pin


Figure 5. Start-up Waveforms for (a) Normal Operation and (b) Auto-restart.

                                                                                                                                             3 D


TOPSwitch-II Family Functional Description (cont.)

Control Voltage Supply                                                                                                     Oscillator
CONTROL pin voltage VC is the supply or bias voltage for the                                                               The internal oscillator linearly charges and discharges the
controller and driver circuitry. An external bypass capacitor                                                              internal capacitance between two voltage levels to create a
closely connected between the CONTROL and SOURCE pins                                                                      sawtooth waveform for the pulse width modulator. The oscillator
is required to supply the gate drive current. The total amount                                                             sets the pulse width modulator/current limit latch at the beginning
of capacitance connected to this pin (CT) also sets the auto-                                                              of each cycle. The nominal frequency of 100 kHz was chosen
restart timing as well as control loop compensation. V is                                                                  to minimize EMI and maximize efficiency in power supply
                                                                                                                           applications. Trimming of the current reference improves the
                                                                                                                        C  frequency accuracy.

regulated in either of two modes of operation. Hysteretic                                                                  Pulse Width Modulator
regulation is used for initial start-up and overload operation.                                                            The pulse width modulator implements a voltage-mode control
Shunt regulation is used to separate the duty cycle error signal                                                           loop by driving the output MOSFET with a duty cycle inversely
from the control circuit supply current. During start-up,                                                                  proportional to the current into the CONTROL pin which
CONTROL pin current is supplied from a high-voltage switched                                                               generates a voltage error signal across RE. The error signal
current source connected internally between the DRAIN and                                                                  across RE is filtered by an RC network with a typical corner
CONTROL pins. The current source provides sufficient current                                                               frequency of 7 kHz to reduce the effect of switching noise. The
to supply the control circuitry as well as charge the total                                                                filtered error signal is compared with the internal oscillator
external capacitance (CT).                                                                                                 sawtooth waveform to generate the duty cycle waveform. As
                                                                                                                           the control current increases, the duty cycle decreases. A clock
The first time VC reaches the upper threshold, the high-voltage                                                            signal from the oscillator sets a latch which turns on the output
current source is turned off and the PWM modulator and output                                                              MOSFET. The pulse width modulator resets the latch, turning
transistor are activated, as shown in Figure 5(a). During normal                                                           off the output MOSFET. The maximum duty cycle is set by the
operation (when the output voltage is regulated) feedback                                                                  symmetry of the internal oscillator. The modulator has a
control current supplies the VC supply current. The shunt                                                                  minimum ON-time to keep the current consumption of the
regulator keeps VC at typically 5.7 V by shunting CONTROL                                                                  TOPSwitch independent of the error signal. Note that a minimum
pin feedback current exceeding the required DC supply current                                                              current must be driven into the CONTROL pin before the duty
through the PWM error signal sense resistor R . The low                                                                    cycle begins to change.

                                                                                                      E                    Gate Driver
                                                                                                                           The gate driver is designed to turn the output MOSFET on at a
dynamic impedance of this pin (ZC) sets the gain of the error                                                              controlled rate to minimize common-mode EMI. The gate drive
amplifier when used in a primary feedback configuration. The                                                               current is trimmed for improved accuracy.
dynamic impedance of the CONTROL pin together with the
external resistance and capacitance determines the control loop                                                            Error Amplifier
compensation of the power system.                                                                                          The shunt regulator can also perform the function of an error
                                                                                                                           amplifier in primary feedback applications. The shunt regulator
If the CONTROL pin total external capacitance (CT) should                                                                  voltage is accurately derived from the temperature compensated
discharge to the lower threshold, the output MOSFET is turned                                                              bandgap reference. The gain of the error amplifier is set by the
off and the control circuit is placed in a low-current standby                                                             CONTROL pin dynamic impedance. The CONTROL pin
mode. The high-voltage current source turns on and charges the                                                             clamps external circuit signals to the V voltage level. The
external capacitance again. Charging current is shown with a
negative polarity and discharging current is shown with a                                                                                                                                                      C
positive polarity in Figure 6. The hysteretic auto-restart
comparator keeps VC within a window of typically 4.7 to 5.7 V                                                              CONTROL pin current in excess of the supply current is
by turning the high-voltage current source on and off as shown                                                             separated by the shunt regulator and flows through RE as a
in Figure 5(b). The auto-restart circuit has a divide-by-8                                                                 voltage error signal.
counter which prevents the output MOSFET from turning on
again until eight discharge-charge cycles have elapsed. The                                                                Cycle-By-Cycle Current Limit
counter effectively limits TOPSwitch power dissipation by                                                                  The cycle by cycle peak drain current limit circuit uses the
reducing the auto-restart duty cycle to typically 5%. Auto-                                                                output MOSFET ON-resistance as a sense resistor. A current
restart continues to cycle until output voltage regulation is                                                              limit comparator compares the output MOSFET ON-state drain-
again achieved.                                                                                                            source voltage, VDS(ON) with a threshold voltage. High drain
                                                                                                                           current causes VDS(ON) to exceed the threshold voltage and turns
Bandgap Reference                                                                                                          the output MOSFET off until the start of the next clock cycle.
All critical TOPSwitch internal voltages are derived from a                                                                The current limit comparator threshold voltage is temperature
temperature-compensated bandgap reference. This reference
is also used to generate a temperature-compensated current
source which is trimmed to accurately set the oscillator frequency
and MOSFET gate drive current.

4  D







IOUT                   12       812                                               81


   VC                                                                                                 VC(reset)


                       12       812                                               81

IC 0                                                                      

                    1           2                                                     1            3  1


Figure 6. Typical Waveforms for (1) Normal Operation, (2) Auto-restart, and (3) Power Down Reset.

compensated to minimize variation of the effective peak current              becomes regulated, VC regulation returns to shunt mode, and
limit due to temperature related changes in output MOSFET                    normal operation of the power supply resumes.
                                                                             Overtemperature Protection
The leading edge blanking circuit inhibits the current limit                 Temperature protection is provided by a precision analog
comparator for a short time after the output MOSFET is turned                circuit that turns the output MOSFET off when the junction
on. The leading edge blanking time has been set so that current              temperature exceeds the thermal shutdown temperature
spikes caused by primary-side capacitances and secondary-side                (typically 135 C). Activating the power-up reset circuit by
rectifier reverse recovery time will not cause premature                     removing and restoring input power or momentarily pulling the
termination of the switching pulse.                                          CONTROL pin below the power-up reset threshold resets the
                                                                             latch and allows TOPSwitch to resume normal power supply
The current limit can be lower for a short period after the leading          operation. V is regulated in hysteretic mode and a 4.7 V to
edge blanking time as shown in Figure 12. This is due to
dynamic characteristics of the MOSFET. To avoid triggering                                              C
the current limit in normal operation, the drain current waveform
should stay within the envelope shown.                                       5.7 V (typical) sawtooth waveform is present on the CONTROL
                                                                             pin when the power supply is latched off.
To minimize TOPSwitch power dissipation, the shutdown/                       High-voltage Bias Current Source
auto-restart circuit turns the power supply on and off at an auto-           This current source biases TOPSwitch from the DRAIN pin and
restart duty cycle of typically 5% if an out of regulation                   charges the CONTROL pin external capacitance (CT) during
condition persists. Loss of regulation interrupts the external               start-up or hysteretic operation. Hysteretic operation occurs
current into the CONTROL pin. V regulation changes from                      during auto-restart and overtemperature latched shutdown.
                                                                             The current source is switched on and off with an effective duty
                                                                          C  cycle of approximately 35%. This duty cycle is determined by
                                                                             the ratio of CONTROL pin charge (I ) and discharge currents
shunt mode to the hysteretic auto-restart mode described above.
When the fault condition is removed, the power supply output                                                                                             C

                                                                             (ICD1 and ICD2). This current source is turned off during normal
                                                                             operation when the output MOSFET is switching.

                                                                                                       5 D


                                                                         D2             L1
                                                                      UF5401          3.3 H

         +                                                            C2                C3              +5 V
                                                                                      100 F            RTN
                R3             C1                                     330 F  VR1
             47 k            2.2 nF                                    10 V            10 V          +
                              1 kV
                                                                                                     12 V Non-Isolated
                        D1                                                                       R2
                     UF4005                                                                    100   -

         Wide-Range                                     T1               D3                                                              PI-2115-040401
           DC Input           U1                                      1N4148 R1
                     D TOP221P
                -                                                                   10
                                                                        C4       U2
                            CONTROL                                   100 F  PC817A
                                                                       16 V
                                                                       47 F
                                                                        10 V

Figure 7. Schematic Diagram of a 4 W TOPSwitch-II Standby Power Supply using an 8 lead PDIP.

Application Examples                                                  vary from 100 V to 380 V DC which corresponds to the full
                                                                      universal AC input range. The TOP221 is packaged in an 8 pin
Following are just two of the many possible TOPSwitch                 power DIP package.
implementations. Refer to the Data Book and Design Guide
for additional examples.                                              The output voltage (5 V) is directly sensed by the Zener diode
                                                                      (VR1) and the optocoupler (U2). The output voltage is determined
4 W Standby Supply using 8 Lead PDIP                                  by the sum of the Zener voltage and the voltage drop across the
                                                                      LED of the optocoupler (the voltage drop across R1 is negligible).
Figure 7 shows a 4 W standby supply. This supply is used in           The output transistor of the optocoupler drives the CONTROL
appliances where certain standby functions (e.g. real time            pin of the TOP221. C5 bypasses the CONTROL pin and provides
clock, remote control port) must be kept active even while the        control loop compensation and sets the auto-restart frequency.
main power supply is turned off.
                                                                      The transformer's leakage inductance voltage spikes are snubbed
The 5 V secondary is used to supply the standby function and          by R3 and C1 through diode D1. The bias winding is rectified
the 12 V non-isolated output is used to supply power for the          and filtered by D3 and C4 providing a non-isolated 12 V output
PWM controller of the main power supply and other primary             which is also used to bias the collector of the optocoupler's
side functions.                                                       output transistor. The isolated 5 V output winding is rectified by
                                                                      D2 and filtered by C2, L1 and C3.
For this application the input rectifiers and input filter are sized
for the main supply and are not shown. The input DC rail may

6  D

                                                                        VR1      D2                      L1             +12 V
                                                                    P6KE200  MUR420                    3.3 H           RTN

                                                                       D1        C2                       C3
                                                                    BYV26C    330 F                   220 F

                                                                                35 V                     35 V

         L2      BR1                                                                       D3
      22 mH     400 V                                                                   1N4148

    C6                   C1                                                                  C4                  R1
0.1 F                47 F                                                               0.1 F              100
250 VAC                400 V                                                 T1
                              D TOP224P                                                                        220

                                               TOPSwitch-II                                               U2

                              S                                     R3

            F1                                                      6.8                                C7         VR2
J1 3.15 A                                                                                             1 nF     1N5241B
L                                 C5                                                               250 VAC
                                 47 F                                                                 Y1         11 V


Figure 8. Schematic Diagram of a 20 W Universal Input TOPSwitch-II Power Supply using an 8 lead PDIP.

20 W Universal Supply using 8 Lead PDIP                                   leading-edge voltage spikes caused by transformer leakage
                                                                          inductance. The power secondary winding is rectified and
Figure 8 shows a 12 V, 20 W secondary regulated flyback power             filtered by D2, C2, L1, and C3 to create the 12 V output voltage.
supply using the TOP224P in an eight lead PDIP package and                R2 and VR2 provide a slight pre-load on the 12 V output to
operating from universal 85 to 265 VAC input voltage. This                improve load regulation at light loads. The bias winding is
example demonstrates the advantage of the higher power 8 pin              rectified and filtered by D3 and C4 to create a TOPSwitch bias
leadframe used with the TOPSwitch-II family. This low cost                voltage. L2 and Y1-safety capacitor C7 attenuate common
package transfers heat directly to the board through six source           mode emission currents caused by high voltage switching
pins, eliminating the heatsink and the associated cost. Efficiency        waveforms on the DRAIN side of the primary winding and the
is typically 80% at low line input. Output voltage is directly            primary to secondary capacitance. Leakage inductance of L2
sensed by optocoupler U2 and Zener diode VR2. The output                  with C1 and C6 attenuates differential-mode emission currents
voltage is determined by the Zener diode (VR2) voltage and the            caused by the fundamental and harmonics of the trapezoidal or
voltage drops across the optocoupler (U2) LED and resistor R1.            triangular primary current waveform. C5 filters internal
Other output voltages are possible by adjusting the transformer           MOSFET gate drive charge current spikes on the CONTROL
turns ratio and value of Zener diode VR2.                                 pin, determines the auto-restart frequency, and together with
                                                                          R1 and R3, compensates the control loop.
AC power is rectified and filtered by BR1 and C1 to create the
high voltage DC bus applied to the primary winding of T1. The
other side of the transformer primary is driven by the integrated
TOPSwitch-II high-voltage MOSFET. D1 and VR1 clamp

                                                                                                                         7 D

  TOP221-227                                                                                                                      Short interruptions of AC power may cause TOPSwitch to
                                                                                                                                    enter the 8-count auto-restart cycle before starting again.
Key Application Considerations                                                                                                      This is because the input energy storage capacitors are not
                                                                                                                                    completely discharged and the CONTROL pin capacitance
General Guidelines                                                                                                                  has not discharged below the internal power-up reset
    Keep the SOURCE pin length very short. Use a Kelvin
     connection to the SOURCE pin for the CONTROL pin                                                                              In some cases, minimum loading may be necessary to keep
     bypass capacitor. Use single point grounding techniques at                                                                     a lightly loaded or unloaded output voltage within the
     the SOURCE pin as shown in Figure 9.                                                                                           desired range due to the minimum ON-time.

    Minimize peak voltage and ringing on the DRAIN voltage                                                                    ReplacingTOPSwitch with TOPSwitch-II
     at turn-off. Use a Zener or TVS Zener diode to clamp the
     drain voltage below the breakdown voltage rating of                                                                       There is no external latching shutdown function in
     TOPSwitch under all conditions, including start-up and                                                                    TOPSwitch-II. Otherwise, the functionality of the
     overload. The maximum recommended clamp Zener                                                                             TOPSwitch-II devices is same as that of the TOPSwitch family.
     voltage for the TOP2XX series is 200 V and the                                                                            However, before considering TOPSwitch-II as a 'drop in'
     corresponding maximum reflected output voltage on the                                                                     replacement in an existing TOPSwitch design, the design
     primary is 135 V. Please see Step 4: AN-16 in the 1996-97                                                                 should be verified as described below.
     Data Book and Design Guide or on our Web site.
                                                                                                                               The new TOPSwitch-II family offers more power capability
    The transformer should be designed such that the rate of                                                                  than the original TOPSwitch family for the same MOSFET
     change of drain current due to transformer saturation is                                                                  RDS(ON). Therefore, the original TOPSwitch design must be
     within the absolute maximum specification (ID in 100 ns                                                                   reviewed to make sure that the selected TOPSwitch-II
     before turn off as shown in Figure 13). As a guideline, for                                                               replacement device and other primary components are not over
     most common transformer cores, this can be achieved by                                                                    stressed under abnormal conditions.
     maintaining the Peak Flux Density (at maximum I
                                                                                                                               The following verification steps are recommended:
                                                                                                                                  Check the transformer design to make sure that it meets the
     current) below 4200 Gauss (420 mT). The transformer                                                                            ID specification as outlined in the General Guidelines
     spreadsheets Rev. 2.1 (or later) for continuous and Rev.1.0                                                                    section above.
     (or later) for discontinuous conduction mode provide the
     necessary information.                                                                                                       Thermal: Higher power capability of the TOPSwitch-II
                                                                                                                                    would in many instances allow use of a smaller MOSFET
    Do not plug TOPSwitch into a "hot" IC socket during test.                                                                      device (higher RDS(ON)) for reduced cost. This may affect
     External CONTROL pin capacitance may be charged to                                                                             TOPSwitch power dissipation and power supply efficiency.
     excessive voltage and cause TOPSwitch damage.                                                                                  Therefore thermal performance of the power supply must
                                                                                                                                    be verified with the selected TOPSwitch-II device.
    While performing TOPSwitch device tests, do not exceed
     maximum CONTROL pin voltage of 9 V or maximum                                                                                 Clamp Voltage: Reflected and Clamp voltages should be
     CONTROL pin current of 100 mA.                                                                                                 verified not to exceed recommended maximums for the
                                                                                                                                    TOP2XX Series: 135 V Reflected/200 V Clamp. Please
    Under some conditions, externally provided bias or supply                                                                      see Step 4: AN-16 in the Data Book and Design Guide and
     current driven into the CONTROL pin can hold the                                                                               readme.txt file attached to the transformer design
     TOPSwitch in one of the 8 auto-restart cycles indefinitely                                                                     spreadsheets.
     and prevent starting. To avoid this problem when doing
     bench evaluations, it is recommended that the VC power                                                                        Agency Approval: Migrating to TOPSwitch-II may require
     supply be turned on before the DRAIN voltage is applied.                                                                       agency re-approval.
     TOPSwitch can also be reset by shorting the CONTROL
     pin to the SOURCE pin momentarily.

    CONTROL pin currents during auto-restart operation are
     much lower at low input voltages (< 36 V) which increases
     the auto-restart cycle time (see the IC vs. DRAIN Voltage
     Characteristic curve).

8  D

                                                  TO-220 PACKAGE

Bias/Feedback      High Voltage                             Kelvin-connected                           Do not bend SOURCE pin.
     Return            Return                     auto-restart/bypass capacitor C5                     Keep it short.

               CS  D                                and/or compensation network                                 Bend DRAIN pin
                                                                                                                forward if needed
                                                                                 C5             DRAIN           for creepage.
                                                  PC Board                                SOURCE
                                                                                     CONTROL              High-voltage Return





                              capacitor C5
               C5 and/or compensation Bias/Feedback Input

                                         network  Bias/Feedback Return

               TOP VIEW

                                                  DIP-8/SMD-8 PACKAGE

                   Bias/Feedback                                                     SOURCE
                                                                                     High Voltage
                            SOURCE                                                       Return


                                         CONTROL                DRAIN


                   Bias/Feedback                  auto-restart/bypass capacitor C5
                          Input                     and/or compensation network

                                                  TOP VIEW                                             PI-2021-041798

Figure 9. Recommended TOPSwitch Layout.

Design Tools                                                    All data sheets, application literature and up-to-date versions of
                                                                the Transformer Design Spreadsheets can be downloaded from
The following tools available from Power Integrations greatly   our Web site at A diskette of the
simplify TOPSwitch based power supply design.                   Transformer Design Spreadsheets may also be obtained by
                                                                sending in the completed form provided at the end of this data
    Data Book and Design Guide includes extensive application  sheet.

    Excel Spreadsheets for Transformer Design - Use of this
     tool is strongly recommended for all TOPSwitch designs.

    Reference design boards Production viable designs that
     are assembled and tested.

                                                                                                        9 D


                                   ABSOLUTE MAXIMUM RATINGS(1)

DRAIN Voltage ............................................ -0.3 to 700 V                         Operating Junction Temperature(3) ................ -40 to 150 C
                                                                                                 Lead Temperature(4) ................................................ 260 C
DRAIN Current Increase (ID) in 100 ns except during                                              Thermal Impedance: Y Package (JA)(5) .................70 C/W

blanking time ......................................... 0.1 x I                             (2)                                          (JC)(6) ...................2 C/W
                                                                                                                           P/G Package:
                                                                                                                                 (JA) .........45 C/W(7); 35 C/W(8)
CONTROL Voltage ..................................... - 0.3 V to 9 V                                                             (JC)(6)...............................11 C/W
                                                                                                 5. Free standing with no heatsink.
CONTROL Current ............................................... 100 mA
                                                                                                 6. Measured at tab closest to plastic interface or SOURCE pin.
Storage Temperature ..................................... -65 to 150 C
                                                                                                 7. Soldered to 0.36 sq. inch (232 mm2), 2 oz. (610 gm/m2) copper clad.
                                                                                                 8. Soldered to 1 sq. inch (645 mm2), 2 oz. (610 gm/m2) copper clad.
1. All voltages referenced to SOURCE, T = 25 C.

2. Related to transformer saturation see Figure 13.

3. Normally limited by internal circuitry.

4. 1/16" from case for 5 seconds.

Parameter          Symbol                     Conditions                                                                 Min Typ Max        Units

                                       (Unless Otherwise Specified)
                                                 See Figure 14

                                   SOURCE = 0 V; TJ = -40 to 125 C


Output             fOSC                     IC = 4 mA, TJ = 25 C                                                        90    100 110      kHz

Maximum            DMAX                     I = I + 0.4 mA, See Figure 10                                                64    67     70    %
Duty Cycle                                  C CD1

Minimum            DMIN                     IC = 10 mA, See Figure 10                                                    0.7   1.7    2.7   %
Duty Cycle

PWM                                         I                    =  4                       mA,  T     =  25  C                            %/mA
Gain                                                                                                J
                                             C                                                                           -21 -16 -11

                                                                    See Figure 4

PWM Gain                                                                                    See Note A                         -0.05        %/mA/C
Temperature Drift

External           I                                                See Figure 4                                         0.8   2.0    3.3    mA
Bias Current                                                                                                                                 
                    B                                                                                                                       %/C

Dynamic                                     I                    =  4                       mA,  T     =  25  C
Impedance                                                                                           J
                   ZC                        C                                                                           10    15     22

                                                                 See Figure 11

Dynamic Impedance                                                                                                              0.18
Temperature Drift


CONTROL Pin        IC                       TJ = 25 C                                                            V =0V  -2.4  -1.9   -1.2   mA
Charging Current                                                                                                     C                      %/C

                                                                                                                  VC = 5 V -2  -1.5 -0.8

Charging Current                                                                            See Note A                         0.4
Temperature Drift

10 D


Parameter           Symbol      (Unless Otherwise Specified)  Min                Typ Max   Units
                                          See Figure 14
                            SOURCE = 0 V; TJ = -40 to 125 C                                   V
SHUTDOWN/AUTO-RESTART (cont.)                                                                 %
Auto-restart        VC(AR)               S1 open                                 5.7
Threshold Voltage                                                                              A

UV Lockout                               S1 open              4.4                4.7  5.0      A
Threshold Voltage                                                                             ns

Auto-restart                             S1 open              0.6                1.0
Hysteresis Voltage

Auto-restart                S1 open             TOP221-222    2                  5    9
Duty Cycle
                                                TOP223-227    2                  5    8
Frequency                                S1 open                                 1.2


                            di/dt = 40 mA/s,        TOP221Y  0.23 0.25 0.28

                            T     =  25  C     TOP221P or G

                            di/dt = 80 mA/s,        TOP222Y  0.45 0.50 0.55

                            TJ = 25 C          TOP222P or G

                            di/dt = 160 mA/s,       TOP223Y  0.90 1.00 1.10

                            TJ = 25 C          TOP223P or G

Self-protection     I       di/dt = 240 mA/s,       TOP224Y
Current Limit
                     LIMIT                                    1.35 1.50 1.65
Initial Current
Limit                       TJ = 25 C          TOP224P or G
Leading Edge
Blanking Time               di/dt = 320 mA/s,       TOP225Y  1.80 2.00 2.20
                                 TJ = 25 C

                            di/dt = 400 mA/s,       TOP226Y  2.25 2.50 2.75
                                 TJ = 25 C

                            di/dt = 480 mA/s,       TOP227Y  2.70 3.00 3.30

                            T     =  25  C

                                                 85 VAC       0.75 x

                    I       See Figure 12 (Rectified Line Input) ILIMIT(MIN)

                     INIT   TJ = 25 C                        0.6 x

                                                  265 VAC

                                             (Rectified Line Input) ILIMIT(MIN)

                    tLEB                 IC = 4 mA,                              180
                                         TJ = 25 C

                                                                                            11 D



Parameter          Symbol         (Unless Otherwise Specified)   Min  Typ Max    Units
                                            See Figure 14
                              SOURCE = 0 V; TJ = -40 to 125 C                      C
Current Limit      tILD       IC = 4 mA                               100
Delay                                                                               A
Thermal Shutdown              IC = 4 mA                          125  135           ns
Temperature                                                                         ns

Power-up Reset     VC(RESET)  S2 open                            2.0  3.3  4.3
Threshold Voltage


                               TOP221      TJ = 25 C                 31.2 36.0
                              ID = 25 mA   TJ = 100 C
                                                                      51.4 60.0

                              TOP222       T     =  25  C            15.6 18.0

                              ID = 50 mA   TJ = 100 C                25.7 30.0

                              TOP223       TJ = 25 C                 7.8  9.0

                              I = 100 mA   T     =  100      C       12.9 15.0

ON-State           R          TOP224       TJ = 25 C                 5.2  6.0
Resistance            DS(ON)

                              ID = 150 mA  TJ = 100 C                8.6 10.0

                              TOP225       TJ = 25 C                 3.9  4.5

                              ID = 200 mA  TJ = 100 C                6.4  7.5

                              TOP226       TJ = 25 C                 3.1  3.6

                              ID = 250 mA  TJ = 100 C                5.2  6.0

                              TOP227       TJ = 25 C                 2.6  3.0

                              ID = 300 mA  TJ = 100 C                4.3  5.0

OFF-State           IDSS      See Note B
Current            BV
                              VDS = 560 V, TA = 125 C                     250
Breakdown                DSS
Voltage                       See Note B
Rise                 tF       ID = 100 A, TA = 25 C            700
                              Measured in a Typical Flyback           100
Fall                            Converter Application.                50

12 D


Parameter          Symbol           (Unless Otherwise Specified)                 Min Typ Max    Units

                                            See Figure 14                                           V
                                    SOURCE  =  0  V;  T     =  -40  to  125  C                 ppm/C
                                                         J                                        mA

OUTPUT (cont.)

DRAIN Supply                                   See Note C                        36

Shunt Regulator    VC(SHUNT)                   IC = 4 mA                         5.5  5.7  6.0

Shunt Regulator                                                                       50
Temperature Drift

                              ICD1         Output              TOP221-224        0.6  1.2  1.6
CONTROL Supply/                     MOSFET Enabled             TOP225-227
Discharge Current                                                                0.7  1.4  1.8

                              ICD2  Output MOSFET Disabled                       0.5  0.8  1.1

A. For specifications with negative values, a negative temperature coefficient corresponds to an increase in

   magnitude with increasing temperature, and a positive temperature coefficient corresponds to a decrease in
   magnitude with increasing temperature.

B. The breakdown voltage and leakage current measurements can be accomplished as shown in Figure 15 by using
   the following sequence:

   i. The curve tracer should initially be set at 0 V. The base output should be adjusted through a voltage sequence
       of 0 V, 6.5 V, 4.3 V, and 6.5 V, as shown. The base current from the curve tracer should not exceed 100 mA. This
       CONTROL pin sequence interrupts the Auto-restart sequence and locks the TOPSwitch internal MOSFET in the
       OFF State.

   ii. The breakdown and the leakage measurements can now be taken with the curve tracer. The maximum
       voltage from the curve tracer must be limited to 700 V under all conditions.

C. It is possible to start up and operate TOPSwitch at DRAIN voltages well below 36 V. However, the CONTROL pin
   charging current is reduced, which affects start-up time, auto-restart frequency, and auto-restart duty cycle. Refer
   to the characteristic graph on CONTROL pin charge current (I ) vs. DRAIN voltage for low voltage operation



                                                                                                 13 D


                                                                                                                  120                                PI-1939-091996

                                                                                        CONTROL Pin Current (mA)  100

                                                          t2                                                      80


                            HV 90%                                      90%                                       60

  DRAIN                                                       D = t1                                              40
VOLTAGE                                                             t2
                                                                                                                           Dynamic   =     1
         0V                                                                                                               Impedance     Slope


                                                                                                                  0       2             4      6  8  10

                                                              PI-2039-040401                                              CONTROL Pin Voltage (V)

Figure 10. TOPSwitch Duty Cycle Measurement.                                            Figure 11. TOPSwitch CONTROL Pin I-V Characteristic.

                            1.3     tLEB (Blanking Time)                PI-2022-033001

DRAIN Current (normalized)  1.2

                            1.1                                                                                                                         100 ns
                            1.0                                                                                                     tLEB

                            0.9                                                                                                                                            ID

                            0.8     IINIT(MIN) @ 85 VAC                                        DRAIN
                            0.6     IINIT(MIN) @ 265 VAC
                                                                                        Figure 13. Example of ID on Drain Current Waveform with
                            0.4     ILIMIT(MAX) @ 25 C                                              Saturated Transformer.

                            0.3     ILIMIT(MIN) @ 25 C


                                 0 1 23 45 678

                                        Time (s)

Figure 12. Self-protection Current Limit Envelope.

14 D


                                                           5W                  S2


TOPSwitch        CONTROL                                                 470
                                  C                        S1

              S                                                        0-50 V             40 V

                                            0.1 F  47 F

NOTES: 1. This test circuit is not applicable for current limit or output characteristic measurements.

2. For P package, short all SOURCE and SOURCE (HV RTN) pins together.                     PI-1964-110696

Figure 14. TOPSwitch General Test Circuit.


                                                           CB E


TOPSwitch        CONTROL


                                                    6.5 V
                                                    4.3 V

                                                 NOTE: This CONTROL pin sequence interrupts the Auto-restart sequence and
                                                            locks the TOPSwitch internal MOSFET in the OFF State.


Figure 15. Breakdown Voltage and Leakage Current Measurement Test Circuit.

                                                                                                 15 D



The following precautions should be followed when testing          Auto-restart mode, there is only a 12.5% chance that the control
TOPSwitch by itself outside of a power supply. The schematic       pin oscillation will be in the correct state (DRAIN active state)
shown in Figure 14 is suggested for laboratory testing of          so that the continuous DRAIN voltage waveform may be
TOPSwitch.                                                         observed. It is recommended that the VC power supply be
                                                                   turned on first and the DRAIN power supply second if continuous
When the DRAIN supply is turned on, the part will be in the        drain voltage waveforms are to be observed. The 12.5% chance
Auto-restart mode. The CONTROL pin voltage will be                 of being in the correct state is due to the 8:1 counter. Temporarily
oscillating at a low frequency from 4.7 to 5.7 V and the DRAIN     shorting the CONTROL pin to the SOURCE pin will reset
is turned on every eighth cycle of the CONTROL pin oscillation.    TOPSwitch, which then will come up in the correct state.
If the CONTROL pin power supply is turned on while in this

Typical Performance CharacteristicsBreakdown Voltage (V)PI-176B-051391                              FREQUENCY vs. TEMPERATURE                                     PI-1123A-033001
  (Normalized to 25 C)
        BREAKDOWN vs. TEMPERATURE                                           Output Frequency          1.2
                                                                               (Normalized to 25 C)
              1.1                                                                                     1.0

              1.0                                                                                     0.8

              0.9                                                                                     0.6
                   -50 -25 0 25 50 75 100 125 150
                        Junction Temperature (C)                                                     0.4


                                                                                                           -50 -25 0 25 50 75 100 125 150
                                                                                                                  Junction Temperature (C)

Current Limit          CURRENT LIMIT vs. TEMPERATURE             PI-1125-033001                                            IC vs. DRAIN VOLTAGE   PI-1145-103194
  (Normalized to 25 C)
                            1.2                                                              CONTROL Pin                2
                                                                                                Charging Current (mA)           VC = 5 V
                                 -50 -25 0 25 50 75 100 125 150                                                             0  20 40 60 80 100
                                        Junction Temperature (C)
                                                                                                                               DRAIN Voltage (V)

16 D

Typical Performance Characteristics (cont.)

DRAIN Current (A)  OUTPUT CHARACTERISTICS                PI-1940-033001                                               COSS vs. DRAIN VOLTAGE                                                                  PI-1941-033001

                   3                                                                       DRAIN Capacitance (pF)  1000

                                         TCASE=25 C                                                                                                               Scaling Factors:
                                         TCASE=100 C
                                                                                                                                                                    TOP227 1.00
                   2                                                                                                                                                TOP226 0.83
                                                                                                                                                                    TOP225 0.67
                                                                                                                                                                    TOP224 0.50
                                                                                                                                                                    TOP223 0.33
                                                                                                                                                                    TOP222 0.17
                                                                                                                                                                    TOP221 0.09


                   1                Scaling Factors:

                   0                TOP227 1.00
                        0           TOP226 0.83
                                    TOP225 0.67
                                    TOP224 0.50
                                    TOP223 0.33
                                    TOP222 0.17
                                    TOP221 0.09

                           2  4  6               8       10                                                        10                                                                      200  400           600

                              DRAIN Voltage (V)                                                                                                                                            DRAIN Voltage (V)

                                                    DRAIN CAPACITANCE POWER

                                                 Power (mW)
                                                                                                                                                                           PI-1942-033001Scaling Factors:

                                                    400      TOP227 1.00

                                                             TOP226 0.83

                                                             TOP225 0.67

                                                             TOP224 0.50

                                                    300      TOP223 0.33

                                                             TOP222 0.17

                                                             TOP221 0.09



                                                    0        200               400                                 600

                                                             DRAIN Voltage (V)

                                                                                                                                                                                                               17 D



DIM                inches     mm

A                  .460-.480 11.68-12.19                                                                 J
B                  .400-.415 10.16-10.54                                   B
C                  .236-.260  5.99-6.60
D .240 - REF. 6.10 - REF.                                                                    P
                                                N                                                A
E                  .520-.560 13.21-14.22                                                                                Notes:
                                                      E                                                                 1. Package dimensions conform to

F                  .028-.038  .71-.97                                                                                   JEDEC specification TO-220 AB for

                                                                                                                        standard flange mounted, peripheral

G                  .045-.055  1.14-1.40                                                                                 lead package; .100 inch lead spacing

H                  .090-.110  2.29-2.79                                                                                 (Plastic) 3 leads (issue J, March 1987)

                                                                                                                        2. Controlling dimensions are inches.

J                  .165-.185  4.19-4.70                                                                                 3. Pin numbers start with Pin 1, and

                                                                                                                        continue from left to right when

K                  .045-.055  1.14-1.40                                                                                 viewed from the top.

                              2.41-2.92                                                                                 4. Dimensions shown do not include

L                  .095-.115                                                                                L           mold flash or other protrusions. Mold
                                                                                                                        flash or protrusions shall not exceed
M                  .015-.020  .38-.51
                                                                                                                        .006 (.15 mm) on any side.

N                  .705-.715 17.91-18.16                                                                                5. Position of terminals to be

                                                                                                                        measured at a position .25 (6.35 mm)

O                  .146-.156  3.71-3.96                                                                                 from the body.

P                  .103-.113  2.62-2.87                                                                                 6. All terminals are solder plated.

                                                   F                                                M


                                                                              H                                                                 Y03A



DIM inches                    mm                      D S .004 (.10)

                                                8                                5

   A 0.370-0.385 9.40-9.78                                                                   -E-

   B 0.245-0.255 6.22-6.48                                                                      B

   C 0.125-0.135 3.18-3.43                      1                                         4

   G 0.015-0.040 0.38-1.02                            A                                             -D-

   H 0.120-0.135 3.05-3.43                         M     J1                                                                     N

  J1 0.060 (NOM) 1.52 (NOM)                                                                     C

  J2 0.014-0.022 0.36-0.56                                                                          -F-

   K 0.010-0.012 0.25-0.30                   G                                               H           K

   L 0.090-0.110 2.29-2.79                                                            J2                                        Q
   M 0.030 (MIN) 0.76 (MIN)                                                                                                     P                       P08A

   N 0.300-0.320 7.62-8.13

   P 0.300-0.390 7.62-9.91

   Q 0.300 BSC 7.62 BSC

1. Package dimensions conform to JEDEC
specification MS-001-AB for standard dual
in-line (DIP) package .300 inch row spacing
(PLASTIC) 8 leads (issue B, 7/85)..
2. Controlling dimensions are inches.
3. Dimensions shown do not include mold
flash or other protrusions. Mold flash or
protrusions shall not exceed .006 (.15) on
any side.
4. D, E and F are reference datums on the
molded body.


18 D


            D S .004 (.10)                                   Heat Sink is 2 oz. Copper                            DIM inches       mm
                                                                 As Big As Possible

-E-   8                     5

                                                                                                                  A 0.370-0.385 9.40-9.78

                                                                                                                  B 0.245-0.255 6.22-6.48

                                      E S .010 (.25)                                                              C 0.125-0.135 3.18-3.43

                                                                                                                  G 0.004-0.012 0.10-0.30

B                                  P                                                                        .420  H 0.036-0.044 0.91-1.12

                                                                       .046 .060 .060 .046                        J1 0.060 (NOM) 1.52 (NOM)

                                                                                                     .080         J2 0.048-0.053 1.22-1.35
                                                             Pin 1
                                                                                                                  J3 0.032-0.037 0.81-0.94
                                                                             .186                                 J4 0.007-0.011 0.18-0.28
      1                     4                                                                                     K 0.010-0.012 0.25-0.30
                                                              Solder Pad Dimensions
         L                                                                                                        L 0.100 BSC 2.54 BSC

                                                                                                                  M 0.030 (MIN) 0.76 (MIN)

            A                                         -D-                                                         P 0.372-0.388 9.45-9.86

         M     J1                                                                                                            0-8  0-8


                                                                                                                  1. Package dimensions conform to JEDEC

                               C                                                                                  specification MS-001-AB (issue B, 7/85)

                                                                                             K                    except for lead shape and size.
                                                                .004 (.10)
                                                                                                                  2. Controlling dimensions are inches.
                                                      -F-                                                         3. Dimensions shown do not include mold

                                                                                                                  flash or other protrusions. Mold flash or

J3                            J4                            G                                                    protrusions shall not exceed .006 (.15) on

G08A                                                                                                              any side.

                            J2 .010 (.25) M A S                                                                   4. D, E and F are reference datums on the

                                                                                                                  molded body.     PI-2077-042601

                                                                                                                                    19 D

  TOP221-227                                                                                                                       Date
Revision Notes                                                                                                                     7/01
             1) Updated package references.
             2) Corrected Spelling.
             3) Corrected Storage Temperature JC and updated nomenclature in parameter table.
             4) Added G package references to Self-Protection Current Limit parameter.
             5) Corrected font sizes in figures.

For the latest updates, visit our Web site:
Power Integrations reserves the right to make changes to its products at any time to improve reliability or manufacturability.
Power Integrations does not assume any liability arising from the use of any device or circuit described herein, nor does it
convey any license under its patent rights or the rights of others.

The PI Logo, TOPSwitch, TinySwitch and EcoSmart are registered trademarks of Power Integrations, Inc.
Copyright 2001, Power Integrations, Inc.

WORLD HEADQUARTERS               EUROPE & AFRICA                   TAIWAN                            CHINA

AMERICAS                         Power Integrations (Europe) Ltd.  Power Integrations                Power Integrations

Power Integrations, Inc.         Centennial Court                  International Holdings, Inc.      International Holdings, Inc.

5245 Hellyer Avenue              Easthampstead Road                17F-3, No. 510                    Rm# 1705, Bao Hua Bldg.

San Jose, CA 95138 USA           Bracknell                         Chung Hsiao E. Rd.,               1016 Hua Qiang Bei Lu

Main: +1 408-414-9200            Berkshire, RG12 1YQ               Sec. 5,                           Shenzhen, Guangdong 518031

Customer Service:                United Kingdom                    Taipei, Taiwan 110, R.O.C.        China

Phone: +1 408-414-9665           Phone: +44-1344-462-300           Phone: +886-2-2727-1221           Phone: +86-755-367-5143

Fax:   +1 408-414-9765           Fax:       +44-1344-311-732       Fax:        +886-2-2727-1223      Fax:   +86-755-377-9610

e-mail:    e-mail:    e-mail:  e-mail:

KOREA                            JAPAN                             INDIA (Technical Support)         APPLICATIONS HOTLINE
                                                                                                     World Wide +1-408-414-9660
Power Integrations               Power Integrations, K.K.          Innovatech
                                                                                                     APPLICATIONS FAX
International Holdings, Inc.     Keihin-Tatemono 1st Bldg.         #1, 8th Main Road                 World Wide +1-408-414-9760

Rm# 402, Handuk Building         12-20 Shin-Yokohama 2-Chome       Vasanthnagar

649-4 Yeoksam-Dong,              Kohoku-ku, Yokohama-shi           Bangalore, India 560052

Kangnam-Gu,                      Kanagawa 222-0033, Japan          Phone: +91-80-226-6023

Seoul, Korea                     Phone: +81-45-471-1021            Fax:     +91-80-228-9727

Phone: +82-2-568-7520            Fax:       +81-45-471-3717        e-mail:

Fax:   +82-2-568-7474            e-mail:


20 D
This datasheet has been downloaded from:

                 Free Download
           Daily Updated Database
      100% Free Datasheet Search Site
  100% Free IC Replacement Search Site
     Convenient Electronic Dictionary

               Fast Search System

                                                 All Datasheets Cannot Be Modified Without Permission
                                                                Copyright Each Manufacturing Company



About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2017, Inc. All rights reserved