电子工程世界电子工程世界电子工程世界

型号

产品描述

搜索
 

TLE6240GP

器件型号:TLE6240GP
器件类别:接口
文件大小:814.87KB,共0页
厂商名称:INFINEON [Infineon Technologies AG]
厂商官网:http://www.infineon.com/
下载文档

TLE6240GP在线购买

供应商 器件名称 价格 最低购买 库存  
TLE6240GP ¥69 1 点击查看 点击购买

器件描述

4.5 A 2 CHANNEL, BUF OR INV BASED PRPHL DRVR,

4.5 A 2 通道, 缓冲或反向PRPHL驱动,

参数

TLE6240GP功能数量 2
TLE6240GP端子数量 36
TLE6240GP最大供电电压1 5.5 V
TLE6240GP最小供电电压1 4.5 V
TLE6240GP额定供电电压1 5 V
TLE6240GP导通时间 12 us
TLE6240GP关断时间 12 us
TLE6240GP加工封装描述 PLASTIC, SO-36
TLE6240GP状态 ACTIVE
TLE6240GP包装形状 RECTANGULAR
TLE6240GP包装尺寸 SMALL OUTLINE, HEAT SINK/SLUG, SHRINK PITCH
TLE6240GP表面贴装 Yes
TLE6240GP端子形式 GULL WING
TLE6240GP端子间距 0.6500 mm
TLE6240GP端子涂层 NOT SPECIFIED
TLE6240GP端子位置 DUAL
TLE6240GP包装材料 PLASTIC/EPOXY
TLE6240GP接口类型 BUF OR INV BASED PRPHL DRVR
TLE6240GP内置保护 TRANSIENT; OVER CURRENT; OVER VOLTAGE; THERMAL
TLE6240GP输出电流流动方向 SINK
TLE6240GP额定输出峰值电流限制 4.5 A

文档预览

TLE6240GP器件文档内容

                                                             Data Sheet TLE 6240 GP

Smart 16-fold Low-Side Switch

Features                                   Product Summary

Short Circuit Protection

Overtemperature Protection               Supply voltage                   VS               4.5 5.5V

Overvoltage Protection                   Drain source clamping voltage    VDS(AZ)max       60  V
16 bit Serial Data Input and Diagnostic  On resistance                    RON 1-8
                                                                            RON 10,11,14,15  1.0
   Output (2 bit/chan. acc. SPI Protocol)                                   RON 9,12,13,16
Direct Parallel Control of Eight chan-                                                     0.35

   nels for PWM Applications                                                                 0.3

Parallel Inputs High or Low Active Pro-  Output current (Channel 1-8) ID(NOM)              0.5 A
   grammable                                                   (Channel 9-16) ID(NOM)
                                                                                             1   A
General Fault Flag

Low Quiescent Current

Compatible with 3V Microcontrollers

Electostatic discharge (ESD) Protection

Application

C Compatible Power Switch for 12 V and 24 V Applications

Switch for Automotive and Industrial System

Solenoids, Relays and Resistive Loads                                     P-DSO 36-12

Robotic Controls                                                          Ordering Code:

                                                                            Q67007-A9470

General description

16-fold Low-Side Switch (8 x 1.3 , 4 x 0.4 , 4 x 0.35 ) in Smart Power Technology (SPT) with a
Serial Peripheral Interface (SPI) and 16 open drain DMOS output stages. The TLE 6240 GP is pro-

tected by embedded protection functions and designed for automotive and industrial applications. The

output stages are controlled via SPI Interface. Additionally 8 channels can be controlled direct in par-

allel for PWM applications. Therefore the TLE 6240 GP is particularly suitable for engine management

and powertrain systems, safety and body applications.

                  PRG  RESET VS        FAULT

      GND VS

IN1       as Ch. 1                                              Protection             VBB
IN2                                                             Functions
IN3       as Ch. 1              LOGIC                                                  OUT1
IN4       as Ch. 1                                         Output Stage                OUT16
IN9
IN10      as Ch. 1                                     16                                        26.Aug 2002
IN11
IN12      as Ch. 1

SCLK      as Ch. 1
SI
CS        as Ch. 1

SO                          16      1          8

                                16  Output Control
                                         Buffer
             Serial Interface
                    SPI

                                           GND

V3.1                                       Page 1
                                                             Data Sheet TLE 6240 GP

                                     Detailed Block Diagram

All 16 channels can be controlled via the serial interface (SPI). In addition to the serial control it is possible to con-

                                                                   VS

      PRG  GND VS                                              Normal function  OUT1
      IN1                                                      SCB/Overload     OUT4
                           AND or OR program-                  Open load        OUT9
      IN4                  mable via SPI ctrl. word            Short to ground  OUT12

                                  1                          Output Stage

                                  &

                                as channel 1

  IN9      as channel 1
  IN12     as channel 1
FAULT
RESET      8 bit                                               Normal function  OUT5
                                                               SCB/Overload     OUT8
  SO                 16 bit                                    Open load        OUT13
SI                  DIAG                                      Short to ground  OUT16
SCLK
  CS          SPI       8 bit                                Output Stage
           Interface
                      16 bit
             16 bit   DIAG

                                                                           GND

trol channel 1 to 4 and 9 to 12 direct in parallel with a separate input pin. The parallel input signal is either ORed or
ANDed with the respective SPI data bit. This boolean operation can be programmed via SPI control byte (see
chapter "Functional Description"). The SPI interface also performs a diagnostic information for each channel.

V3.1                                                 Page 2                     26.Aug 2002
                                                       Data Sheet TLE 6240 GP

Pin Description                                        Pin Configuration (Top view)

Pin      Symbol                   Function              GND 1               36 GND
                                                                             35 OUT16
      1  GND                       Ground              OUT9 2                34 OUT15
                       Power Output Channel 9          OUT10 3               33 OUT8
      2  OUT9          Power Output Channel 10         OUT1 4                32 OUT7
                       Power Output Channel 1          OUT2 5                31 IN12
      3  OUT10         Power Output Channel 2                                30 IN11
                                                         IN1 6               29 SI
      4  OUT1                Input Channel 1             IN2 7               28 SCLK
                             Input Channel 2             VS 8                27 SO
      5  OUT2                 Supply Voltage           RESET 9               26 FAULT
                                                          CS 10              25 IN10
      6  IN1                        Reset               PRG 11               24 IN9
                                Chip Select               IN3 12             23 OUT6
      7  IN2     Program (inputs high or low-active)      IN4 13             22 OUT5
                             Input Channel 3           OUT3 14               21 OUT14
      8  VS                  Input Channel 4           OUT4 15               20 OUT13
                       Power Output Channel 3          OUT11 16              19 GND
      9  RESET         Power Output Channel 4          OUT12 17
                       Power Output Channel 11          GND 18
10       CS            Power Output Channel 12
                                                                Power SO 36
11       PRG                       Ground
                                   Ground
12       IN3           Power Output Channel 13
                       Power Output Channel 14
13       IN4           Power Output Channel 5
                       Power Output Channel 6
14       OUT3                Input Channel 9
                            Input Channel 10
15       OUT4              General Fault Flag
                            Serial Data Output
16       OUT11                  Serial Clock
                             Serial Data Input
17       OUT12              Input Channel 11
                            Input Channel 12
18       GND           Power Output Channel 7
                       Power Output Channel 8
19       GND           Power Output Channel 15
                       Power Output Channel 16
20       OUT13                     Ground

21       OUT14

22       OUT5

23       OUT6

24       IN9

25       IN10

26       FAULT

27       SO

28       SCLK

29       SI

30       IN11

31       IN12

32       OUT7

33       OUT8

34       OUT15

35       OUT16

36       GND

Heat Slug internally connected to ground pins

V3.1                                           Page 3                        26.Aug 2002
                                                                                Data Sheet TLE 6240 GP

Maximum Ratings for Tj = 40C to 150C                     Symbol Values                               Unit
                                                                                                             V
Parameter                                                    VS                 -0.3 ... +7                  V
Supply Voltage                                                                                               V
Continuous Drain Source Voltage (OUT1...OUT16)               VDS                                    45       V
Input Voltage, All Inputs and Data Lines
Load Dump Protection VLoad Dump = UP+US; UP=13.5 V           VIN                - 0.3 ... + 7
RI1)=2 ; td=400ms; IN = low or high                          VLoad Dump2)
Channel 1-8 with Automotive Relay RL = 65
Channel 9-16 with Automotive Injector Valve RL = 14                                                 90
RI=2 ; td=400ms; IN = low or high                                                                   65
Channel 1-8 with Load RL = 24
Channel 9-16 with Load RL = 6.8                                                                     65
Output Current per Channel (see el. characteristics)                                                50
Output Current per Channel @ TA = 25C
(All 16 Channels ON; Mounted on PCB ) 3)                     ID(lim)            ID(lim) min                      A
Output Current                                               ID1-8
(Max. total current of all channels on; Heat Sink required)  ID9-16                                 0.3          A
Single Pulse Inductive Energy (internal clamping)             IDmax
TJ = 25C, ID1-8 = 0.5 A, ID9-16 = 1 A                                                              0.5
Power Dissipation (DC, mounted on PCB) @ TA = 25C
Electrostatic Discharge Voltage (Human Body Model)                                                  14           A
according to MIL STD 883D, method 3015.7 and EOS/ESD
assn. standard S5.1 - 1993                                                EAS                       50 mJ
DIN Humidity Category, DIN 40 040
IEC Climatic Category, DIN IEC 68-1                                       Ptot                      3.3 W
Thermal Resistance                                                        VESD
junction - case (die soldered on heat slug)                                                     2000             V
junction - ambient @ min. footprint
junction - ambient @ 6 cm2 cooling area with heat pipes      RthJC                         E
                                                             RthJA              40/150/56

                                                                                         1.5 K/W
                                                                                          50
                                                                                          38

    Minimum footprint  PCB with heat pipes,
                       back side 6 cm2 cooling area

1)  RI=internal resistance of the load dump test pulse generator LD200                          C  the  output  cur-
2)  VLoadDump is setup without DUT connected to the generator per ISO 7637-1 and DIN 40 839.
3)  Output current rating so long as maximum junction temperature is not exceeded. At TA = 125

    rent has to be calculated using RthJA according mounting conditions.

V3.1                   Page 4                                                                       26.Aug 2002
                                                                           Data Sheet TLE 6240 GP

Electrical Characteristics                                   Symbol Values                      Unit
                                                                               min typ  max
Parameter and Conditions
VS = 4.5 to 5.5 V ; Tj = - 40 C to + 150 C; Reset = H
(unless otherwise specified)

1. Power Supply, Reset                                       VS            4.5 --       5.5   V
Supply Voltage4                                              IS
Supply Current                                               IS(stdy)      --  5        10    mA
Supply Current in Standby Mode (RESET = L)                   tReset,min
Minimum Reset Duration                                                     --  10       50    A
(After a reset all parallel inputs are ORed with the SPI
data bits)                                                                 10 --        --    s

2. Power Outputs                    TJ = 25C RDS(ON)                      --  1        1.3   
ON Resistance VS = 5 V
Channel 1 ... 8                     TJ = 150C                             --  1.7      2.2
ON Resistance VS = 5 V
Channel 10, 11, 14, 15              TJ = 25C RDS(ON)                      --  0.35     0.40  
ON Resistance VS = 5 V
Channel 9, 12, 13, 16               TJ = 150C                             --  0.60     0.70
Output Clamping Voltage
Output OFF                          TJ = 25C RDS(ON)                      --  0.30     0.35  
Current Limit
                                    TJ = 150C                             --  0.50     0.60
Output Leakage Current
Turn-On Time                         Channel 1-8             VDS(AZ)       45 50        60    V
Turn-Off Time                       Channel 9-16                           45 52,5
                                                                                        60

                                     Channel 1...8           ID(lim)       1   1.5      2     A
                                    Channel 9...16
                                                                           3   4.5      6

                                                 VReset = L  ID(lkg)       --  --       10    A
                              ID = 0.5 A, resistive load     tON
                              ID = 0.5 A, resistive load     tOFF          --  6        12    s

                                                                           --  6        12    s

3. Digital Inputs

Input Low Voltage                                            VINL          - 0.3 --     1.0   V

Input High Voltage                                           VINH          2.0 --       --    V

Input Voltage Hysteresis                                     VINHys        50 100       200 mV

Input Pull Down/Up Current (IN1...4, IN9...12) VIN = 5 V IIN(1..4,9...12) 20   50       100   A

PRG, Reset Pull Up Current                                   IIN(PRG,Res) 20   50       100   A

Input Pull Down Current (SI, SCLK)                           IIN(SI,SCLK)  10  20       50    A

Input Pull Up Current ( CS )                                 IIN(CS)       10 20        50    A

4. Digital Outputs (SO, FAULT )               ISOH = 2 mA    VSOH          VS - 0.4 --  --    V
SO High State Output Voltage               ISOL = 2.5 mA     VSOL
SO Low State Output Voltage         CS = H, 0  VSO  VS       ISOlkg        --  --       0.4   V
Output Tri-state Leakage Current           IFAULT = 1.6 mA   VFAULTL
FAULT Output Low Voltage                                                   -10 0        10    A

                                                                           --  --       0.4   V

4 For VS < 4.5V the power stages are switched according the input signals and data bits or are definitely switched
  off. This undervoltage reset gets active at VS = 3V (typ. value) and is guaranteed by design.

V3.1                                Page 5                                                  26.Aug 2002
                                                                             Data Sheet TLE 6240 GP

Electrical Characteristics cont.                             Symbol Values                      Unit
                                                                               min typ  max
Parameter and Conditions
VS = 4.5 to 5.5 V ; Tj = - 40 C to + 150 C ; Reset = H
(unless otherwise specified)

5. Diagnostic Functions                                      VDS(OL)         VS -2.5 VS -2 VS -1.3  V
Open Load Detection Voltage
Output Pull Down Current                    VReset = H       IPD(OL)         50 90      150         A
Fault Delay Time
Short to Ground Detection Voltage                            td(fault)       50 100 200             s
Short to Ground Detection Current
Overload Detection Threshold                                 VDS(SHG) VS 3.3 VS -2.9 VS -2.5       V

Overtemperature Shutdown Threshold5         VReset = H ISHG                  -50 -100 -150 A
Hysteresis5
                                                             ID(lim) 1...8   1   1.3 2              A

                                                             ID(lim) 9...16  3   4      6

                                                             Tth(sd)         170 --     200         C

                                                             Thys            --  10 --              K

6. SPI-Timing

Serial Clock Frequency (depending on SO load)                fSCK            DC --      5           MHz
                                                                             200 --
Serial Clock Period (1/fclk)                                 tp(SCK)         50 --      --          ns
                                                             tSCKH           50 --
Serial Clock High Time                                       tSCKL           200 --     --          ns
                                                             tlead
Serial Clock Low Time                                                                   --          ns
                                                             tlag
Enable Lead Time (falling edge of CS to rising edge of       tSU                        --          ns
CLK)                                                         tH
                                                             tDIS
Enable Lag Time (falling edge of CLK to rising edge of CS )  tdt             200 ---    --          ns

Data Setup Time (required time SI to falling of CLK)         tvalid          20 --      --          ns

Data Hold Time (falling edge of CLK to SI)                                   20 --      --          ns

Disable Time @ CL = 50 pF5                                                   --  --     150 ns
Transfer Delay Time6
                                                                             200 --     --          ns

( CS high time between two accesses)

Data Valid Time                             CL = 50 pF5                      --  --     100 ns
                                            CL = 100 pF5                                120
                                            CL = 220 pF5                     --  --     150

                                                                             --  --

5 This parameter will not be tested but guaranteed by design
6 This time is necessary between two write accesses to control e.g. channel 1 to 8 during the first access and

  channel 9 to 16 during the second access. To get the correct diagnostic information, the transfer delay time has
  to be extended to the maximum fault delay time td(fault)max = 200s.

V3.1                                        Page 6                                          26.Aug 2002
              Data Sheet TLE 6240 GP

Functional Description

The TLE 6240 GP is an 16-fold low-side power switch which provides a serial peripheral in-
terface (SPI) to control the 16 power DMOS switches, and diagnostic feedback. The power
transistors are protected against short to VBB, overload, overtemperature and against over-
voltage by active zener clamp.
The diagnostic logic recognizes a fault condition which can be read out via the serial diagnos-
tic output (SO).

Circuit Description

Power Transistor Protection Functions7)

Each of the 16 output stages has its own zener clamp, which causes a voltage limitation at the
power transistor when solenoid loads are switched off. The outputs are provided with a current
limitation set to a minimum of 1 A for channels 1 to 8 and 3 A for channels 9 to16.
Each output is protected by embedded protection functions. In the event of an overload or
short to supply, the current is internally limited and the corresponding bit combination is set
(early warning). If this operation leads to an overtemperature condition, a second protection
level (about 170 C) will change the output into a low duty cycle PWM (selective thermal shut-
down with restart) to prevent critical chip temperatures.

SPI Signal Description

CS - Chip Select. The system microcontroller selects the TLE 6240 GP by means of the CS
pin. Whenever the pin is in a logic low state, data can be transferred from the C and vice
versa.

CS High to Low transition: - Diagnostic status information is transferred from the power
                                           outputs into the shift register.

                                        - Serial input data can be clocked in from then on.
                                         - SO changes from high impedance state to logic high or low

                                          state corresponding to the SO bits.

CS Low to High transition: - Transfer of SI bits from shift register into output buffers
                                        .

To avoid any false clocking the serial clock input pin SCLK should be logic low state during
high to low transition of CS . When CS is in a logic high state, any signals at the SCLK and SI
pins are ignored and SO is forced into a high impedance state.

SCLK - Serial Clock. The system clock pin clocks the internal shift register of the TLE
6240 GP. The serial input (SI) accepts data into the input shift register on the falling edge of
SCLK while the serial output (SO) shifts diagnostic information out of the shift register on the

7 ) The integrated protection functions prevent an IC destruction under fault conditions and may not be used in normal operation or perma-
nently

V3.1  Page 7  26.Aug 2002
                                                                         Data Sheet TLE 6240 GP

rising edge of serial clock. It is essential that the SCLK pin is in a logic low state whenever
chip select CS makes any transition.

SI - Serial Input. Serial data bits are shifted in at this pin, the most significant bit first. SI infor-
mation is read in on the falling edge of SCLK. Input data is latched in the shift register and
then transferred to the control buffer of the output stages.
The input data consist of 16 bit, made up of one control byte and one data byte. The control
byte is used to program the device, to operate it in a certain mode as well as providing diag-
nostic information (see page 14). The eight data bits contain the input information for the eight
channels, and are high active.

SO - Serial Output. Diagnostic data bits are shifted out serially at this pin, the most significant
bit first. SO is in a high impedance state until the CS pin goes to a logic low state. New diag-
nostic data will appear at the SO pin following the rising edge of SCLK.

RESET - Reset pin. If the reset pin is in a logic low state, it clears the SPI shift register and
switches all outputs OFF. An internal pull-up structure is provided on chip.

Output Stage Control

The 16 outputs of the TLE 6240 GP can be controlled via serial interface. Additionally eight of
these 16 channels can alternatively be controlled in parallel (Channel 1to 4 and 9 to 12) for
PWM applications.

Parallel Control

A Boolean operation (either AND or OR) is performed on each of the parallel inputs and re-
spective SPI data bits, in order to determine the states of the respective outputs. The type of
Boolean operation performed is programmed via the serial interface.
The parallel inputs are high or low active depending on the PRG pin. If the parallel input pins
are not connected (independent of high or low activity) it is guaranteed that the outputs 1 to 4
and 9 to 12 are switched off. The PRG pin itself is internally pulled up when it is not con-
nected.

PRG - Program pin.  PRG = High (VS): Parallel inputs Channel 1to 4 and 9 to 12 are
                                                high active

                    PRG = Low (GND): Parallel inputs Channel 1 to 4 and 9 to 12 are
                                                low active.

V3.1                Page 8  26.Aug 2002
                                                               Data Sheet TLE 6240 GP

Serial Control of the Outputs: SPI protocol

Each output is independently controlled by an output latch and a common reset line, which
disables all outputs. The Serial Input (SI) is read on the falling edge of the serial clock. A logic
high input 'data bit' turns the respective output channel ON, a logic low 'data bit' turns it OFF.
CS must be low whilst shifting all the serial data into the device. A low-to-high transition of
CS transfers the serial data input bits to the output control buffer.

The 16 channels of the TLE 6240 GP are divided up into two parts for the control of the out-
puts (ON, OFF) and the diagnosis information.

Channel 1 to 8:

Serial Input (SI) information consists of 16 bit. 8 bit contain the input driver information for
channel 1 to 8. The remaining 8 bits are used to program a certain operation mode.
Control Byte1: Operation mode and diagnosis select for channels 1 to 8
Data Byte1: ON/OFF information for channel 1 to 8

Serial Output (SO) data consists of 16 bit containing the diagnosis information for channels

1 to 8 with two bits per channel.

DIAG_1:           Diagnosis data for channels 1 to 8.

Channel 9 to 16:

Control Byte2: Operation mode and diagnosis select for channels 9 to 16

Data Byte2: ON/OFF information for channel 9 to 16

DIAG_2:           Diagnosis data for channels 9 to 16.

To drive all 16 channels and to get the complete diagnosis data of the TLE 6240 GP a two
step access has to be performed as follows:

First access:

      CS                                           CS

      SI Control Byte1 Data Byte1                          SI Control Byte1 Data Byte1

      SO          16 bit Diagnosis                         SO  DIAG_1 (Ch. 1 to 8)

      SI command: Control Byte 1 programs the              SI command: Control Byte 1 programs the
      operation mode of channels 1 to 8.                   operation mode of Channels 1 to 8.
      Data Byte 1 gives the input information (on          Data Byte 1 gives the input information (on
      or off) for Channel 1 to 8.                          or off) for Channel 1 to 8.
      SO diagnosis: Diagnosis information of               SO diagnosis: 16 bit diagnosis information
      channel 1 to 8 or 9 to 16, depending on the          (two bit per channel) of channels 1 to 8
      SI control word before.

V3.1                                               Page 9                                               26.Aug 2002
                                                                   Data Sheet TLE 6240 GP

Second access:                                     CS

           CS

      SI Control Byte2 Data Byte2                  SI Control Byte2 Data Byte2

      SO            16 bit Diagnosis               SO          DIAG_2 (Ch. 9 to 16)

      SI command: Control Byte 2 programs the      SI command: Control Byte 2 programs the
      operation mode of channels 9 to 16.          operation mode of Channels 9 to 16.
      Data Byte 2 gives the input information (on  Data Byte 2 gives the input information (on
      or off) for Channel 9 to 16.                 or off) for Channel 9 to 16.
      SO diagnosis: Diagnosis information of       SO diagnosis: 16 bit diagnosis information
      channel 1 to 8 or 9 to 16, depending on the  (two bit per channel) of channels 9 to 16
      SI control word before.

Detailed Description
As mentioned above, the serial input information consist of a control byte and a data byte. Via
the control byte, the specific mode of the device is programmable.

MSB                            LSB

CC"C"CC"CC"!C DD"D"DD"DD"!D : 16 bit serial input information
      Control Byte  Data Byte

Ten specific control words are recognised, having the following functions:

No. SI Contol and Data Byte                                 Function

1 LLLL LLLL XXXX XXXX 'Full Diagnosis' (two bits per channel) performed for

                                      channels 1 to 8. No change to output states.

2 HHLL LLLL XXXX XXXX State of the eight parallel inputs and '1-bit Diagnosis'

                                      for channel 1 to 8 is provided

3 HLHL LLLL XXXX XXXX Echo-function of SPI; SI direct connected to SO

4 LLHH LLLL DDDDDDDD IN1...4 and serial data bits 'OR'ed. 'Full Diagnosis' per-

                                      formed for channels 1 to 8.

5 HHHH LLLL DDDDDDDD IN1...4 and serial data bits 'AND'ed. 'Full Diagnosis'

                                      performed for channels 1 to 8.

6 LLLL HHHH XXXX XXXX 'Full Diagnosis' (two bits per channel) performed for

                                      channels 9 to 16. No change to output states.

7 HHLL HHHH XXXX XXXX State of the eight parallel inputs and '1-bit Diagnosis'

                                      for channel 9 to 16 is provided.

8 HLHL HHHH XXXX XXXX Echo-function of SPI; SI direct connected to SO

9 LLHH HHHH DDDDDDDD IN9...12 and serial data bits 'OR'ed. 'Full Diagnosis'
                                              performed for channels 9 to 16.

10 HHHH HHHH DDDDDDDD IN9...12 and serial data bits 'AND'ed. 'Full Diagnosis'
                                               performed for channels 9 to 16.

Note: Control Byte: Channel Selection via Bit 0 to 3

                    Bits 0 to 3 = L Channels 1 to 8 selected

                    Bits 0 to 3 = H Channels 9 to 16 selected

      Data byte: 'X' means 'don't care', because this data bits will be ignored

                    'D' represents the data bits, either being H (= ON) or L (= OFF)

V3.1                                               Page 10                                      26.Aug 2002
                                                                    Data Sheet TLE 6240 GP

In the following section the different control bytes will be descriped. X used within the control
byte means:

X = L: Command is valid for channels 1 to 8
X = H: Command is valid for channels 9 to 16

1/6. LLLL XXXX - Diagnosis only
By clocking in this control byte, it is possible to get pure diagnostic information (two bits per
channel) in accordance with Figure 1 (page 14). The data bits are ignored, so that the state of
the outputs are not influenced. This command is only active once unless the next control
command is again "Diagnosis only". Diagnostic information can be read out at any time with
no change of the switching conditions.

Example for two consecutive chip select cycles:

CS

SI    LLLL LLLL XXXX XXXX

SO H H H H H H H H H H H H H H H H

SI command: Diagnosis only for channels 1 to 8. No change of
the output states

SO diagnosis: No fault, normal function of channels 1 to 8 or 9 to
16 depending on previous SI command

                              CS

                              SI                                    LLLL HHHH XXXX XXXX

                              SO                                    DIAG_1

                              SI command: Diagnosis only for channels 9 to 16. No change of
                              the output states DIAG_2 provided during next chip select cycle
                              SO diagnosis: 2 bit diagnosis performed for channels 1 to 8

2/7. HHLL XXXX - Reading back of the eight inputs and `1-bit Diagnosis' provided
If the TLE 6240 GP is used as bare die in a hybrid application, it is necessary to know if proper
connections exist between the C-port and parallel inputs. By entering `HHLL' as the control
word, the first eight bits of the SO give the state of the parallel inputs, depending on the C
signals. By comparing the IN-bits with the corresponding C-port signal, the necessary con-
nection between the C and the TLE 6240 GP can be verified - i.e. `read back of the inputs'.
The second 8-bits fed out at the serial output contains `1-bit' fault information of the outputs (H
= no fault, L = fault ). In the expression given below for the output byte, `FX' is the fault bit for
channel X.

MSB                                                                 LSB

IN1"2"IN"1"1 "IN"1"0 "I"N9 "IN"4"IN"3"IN"2"I"N"1! FX"F"X"F"X"F"X"FX""FX"F"X"F"X"! : Serial Output byte
      Parallel Input Signals      Fault Bits Channels 1 to 8 or 9 to 16

V3.1                              Page 11                                   26.Aug 2002
                                                                    Data Sheet TLE 6240 GP

Example for two consecutive chip select cycles:

CS

SI      HHLL LLLL XXXX XXXX

SO H H H H H H H H H H H H H H H H

SI command: No change of the output states; reading back of
the 8 inputs and 1bit diagnosis for channels 1 to 8

SO diagnosis: No fault, normal function of channels 1 to 8 or 9 to
16 depending on previous SI command

        CS

        SI                                                          HHLL HHHH XXXX XXXX

        SO                                                          State of 8 par. inputs 1bit diagnosis Ch.1..8

        SI command: No change of the output states; reading back of
        the 8 inputs and 1bit diagnosis for channels 9 to 16 provided
        during next chip select cycle
        SO diagnosis: State of eight parallel inputs and 1 bit diagnosis
        performed for channels 1 to 8

3/8. HLHL XXXX - Echo-function of SPI
To check the proper function of the serial interface the TLE 6240 GP provides a "SPI Echo

Function". By entering HLHL as control word, SI and SO are connected during the next CS
period. By comparing the bits clocked in with the serial output bits, the proper function of the

SPI interface can be verified. This internal loop is only closed once (for one CS period). The

"Echo Function" does not cause any internal processing of data and after the next CS signal
the SO data is "0" (all registers reset).

CS                                                                   CS

    SI  HLHL LLLL XXXX XXXX                                         SI SI and SO int. connected SO

    SO H H H H H H H H H H H H H H H H                                       Echo-function of SPI, i.e. SI
                                                                             directly connected to SO.
SI command: No change of the output states; Echo function of                 SI information will not be
SPI                                                                          accepted during this cycle.
SO diagnosis: No fault, normal function of channels 1 to 8 or 9 to
16 depending on previous SI command

4/9. LLHH XXXX DDDDDDDD - OR operation, and `full diagnosis'
With LLHH LLLL as the control word, each of the input signals IN1...IN4 are 'OR'ed with the
corresponding SI data bits.
With LLHH HHHH as the control word, each of the input signals IN9...IN12 are 'OR'ed with the
corresponding SI data bits.

V3.1        Page 12                                                 26.Aug 2002
                                        Data Sheet TLE 6240 GP

IN 1...4/9...12        Output
                       Driver
                 1

      Serial Input,
      data bits 0...3

This OR operation enables the serial interface to switch the channel ON, even though the cor-
responding parallel input might be in the off state.

                                               SPI Priority for ON-State
Also parallel control of the outputs is possible without an SPI input.
The OR-function is the default Boolean operation if the device restarts after a Reset, or when
the supply voltage is switched on for the first time.
If the OR operation is programmed it is latched until it is overwritten by the AND operation.

5/10. HHHH XXXX DDDDDDDD - AND operation, and `full diagnosis'
With HHHH LLLL as the control word, each of the input signals IN1...IN4 are 'AND'ed with the
corresponding SI data bits.
With HHHH HHHH as the control word, each of the input signals IN9...IN12 are 'AND'ed with
the corresponding SI data bits.

IN 1...4/9...12        Output
                       Driver
                  &

     Serial Input,
     data bits 0...3

The AND operation implies that the output can be switched off by the SPI data bit input, even
if the corresponding parallel input is in the ON state.

                                               SPI Priority for OFF-state
This also implies that the serial input data bit can only switch the output channel ON if the cor-
responding parallel input is in the ON state.
If the AND operation is programmed it is latched until it is overwritten by the OR operation.

V3.1                           Page 13  26.Aug 2002
                                                      Data Sheet TLE 6240 GP

Control words beside No. 1- 10

Not specified Control words are not executed (cause no function) and the shift register (SO
Data) is reset after the CS signal (all "0").

Example for an access to channel 1 to 8:
LLHH LLLL HLLH LLLH: OR operation between parallel inputs and data bits, i.e channel 1, 5
and 8 will be switched on.
The next command is now: LHHH LLLL HHHH LLLL
LHHH LLLL as command word has no special meaning and will not be accepted. The output
states will not be changed and the shift register will be reset (at the next CS SO Data all "0").

Diagnostics

FAULT - Fault pin. There is a general fault pin (open drain) which shows a high to low transi-
tion as soon as an error occurs for any one of the sixteen channels. This fault indication can
be used to generate a C interrupt. Therefore a `diagnosis' interrupt routine need only be
called after this fault indication. This saves processor time compared to a cyclic reading of the
SO information.
As soon as a fault occurs, the fault information is latched into the diagnosis register. A new
error will over-write the old error report. Serial data out pin (SO) is in a high impedance state
when CS is high. If CS receives a LOW signal, all diagnosis bits can be shifted out serially.

For full diagnosis there are two diagnostic bits per channel configured as shown in Figure 1.

Normal function: The bit combination HH indicates that there is no fault condition, i.e. normal

     Diagnostic Serial Data OUT SO

               15 14 13 12 11 10 9 8 7 6- - - - -

          Ch.8 Ch.7 Ch.6 Ch.5
          Ch.16 Ch.15 Ch.14 Ch.13

      HH  Normal function
      HL  Overload, Shorted Load or Overtemperature
      LH  Open Load
      LL  Shorted to Ground

  Figure 1: Two bits per channel diagnostic feedback
function.

Overload, Short Circuit to Battery (SCB) or Overtemperature: HL is set when the current
limitation gets active, i.e. there is a overload, short to supply or overtemperature condition.
Open load: An open load condition is detected when the drain voltage decreases below 3 V
(typ.). LH bit combination is set.

V3.1                         Page 14                  26.Aug 2002
                                                          Data Sheet TLE 6240 GP

Short Circuit to GND: If a drain to ground short circuit exists and the drain to ground current
exceeds 100 A, short to ground is detected and the LL bit combination is set.

A definite distinction between open load and short to ground is guaranteed by design.

The standard way of obtaining diagnostic information is as follows:
Clock in serial information into SI pin and wait approximately 150 s to allow the outputs to
settle. Clock in the identical serial information once again - during this process the data com-
ing out at SO contains the bit combinations representing the diagnosis conditions as described
in figure 1.

Reset of the Diagnosis Register

The diagnosis register is reset after reading the diagnosis data (after the falling CS edge).
This is done for channels 1-8 and channels 9-16 separately depending on the previous com-
mand.

By means of the control byte it is possible either to:

     a) control the outputs according to the data byte, as well as being able to read the
        diagnostic information (two bits per channel)

or b) purely get diagnostic information without changing the state of the outputs
or c) read back the parallel inputs plus a simple diagnosis (one bit per channel)
or d) SPI "Echo Function" as a diagnosis of proper SPI function

a) Serial Control of Outputs

LL"H"HL"LL"!L LH"L"HH"LL"!L
      Control Byte  Data Byte

SI information: OR-operation valid for channels 1 to 8.

SO: 16 bit diagnosis for channels 1 to 8 performed during next chip select cycle.

LL"H"HH"HH"!H LH"L"HH"LL"!L
      Control Byte  Data Byte

SI information: OR-operation valid for channels 9 to 16

SO: 16 bit diagnosis for channels 9 to 16 performed during next chip select cycle.

HH"H"HL"LL"!L LH"L"HH"LL"!L
      Control Byte  Data Byte

SI information: AND-operation valid for channels 1 to 8

SO: 16 bit diagnosis for channels 1 to 8 performed during next chip select cycle.

HH"H"HH"HH"!H LH"L"HH"LL"!L
      Control Byte  Data Byte

SI information: AND-operation valid for channels 9 to 16

SO: 16 bit diagnosis for channels 9 to 16 performed during next chip select cycle.

b) Diagnosis Only

V3.1                           Page 15                    26.Aug 2002
                                                       Data Sheet TLE 6240 GP

LL"L"LLL"L"!L XX"X"XX"XX"!X
      Control Byte  Data Byte

SI information: Full diagnosis for channels 1 to 8. No change of output states.

SO: 16 bit diagnosis for channels 1 to 8 performed during next chip select cycle.

LL"L"LHH"H"!H XX"X"XX"XX"!X
      Control Byte  Data Byte

SI information: Full diagnosis for channels 9 to 16. No change of output states.

SO: 16 bit diagnosis for channels 9 to 16 performed during next chip select cycle.

c) Read back of parallel inputs plus simple diagnosis

HH"L"LL"LL"!L XX"X"XX"XX"!X :
      Control Byte  Data Byte

SI information: No change of the output states. Read back of parallel inputs and 1 bit diag

nosis for channels 1 to 8.

SO:State of eight inputs plus 1 bit diagnosis for channel 1 to 8 during next chip select cycle.

HH"L"LH"HH"!H XX"X"XX"XX"!X
      Control Byte  Data Byte

SI information: No change of the output states. Read back of parallel inputs and 1 bit diag-

nosis for channels 9 to 16.

SO: State of eight inputs plus 1 bit diagnosis for channel 9 to 16 during next chip select cy-

cle.

d) SPI Echo function

HL"H"LL"LL"!L XX"X"XX"XX"!X :
      Control Byte  Data Byte

SI information: Echo function of SPI interface. No change of the output states.

SO: During next chip select cycle the SI bits clocked in appear directly at SO because of an

internal connection for this cycle

HL"H"LHH"H"!H XX"X"XX"XX"!X
      Control Byte  Data Byte

SI information: Echo function of SPI interface. No change of the output states.

SO: During next chip select cycle the SI bits clocked in appear directly at SO because of an

internal connection for this cycle

V3.1                                Page 16                                       26.Aug 2002
                                                                                       Data Sheet TLE 6240 GP
                                                        Timing Diagrams

Serial Interface

CS
SCLK

SI        C    ON                       T  RO           L Byte 7        6  5  4  3  2  1                0

          MSB                                                                                           LSB

SO        15 14 13 12 11 10 9                                  8  7     6  5  4  3  2  10

Input Timing Diagram

      CS                        tSCKH                                               0.7VS
                                   tSU
           0.2 VS                                                                                  tdt
                         tlead                                                       tlag

      SCLK                                                                          0.7VS
                                                                                     0.2VS
      SI
                                                tSCKL   0.7VS
                                                    tH

                                                        0.2VS

SO Valid Time Waveforms                                           Enable and Disable Time Waveforms

                                        0.7 VS                    CS
                                                                          0.2 VS
    SCLK                                                                                                    tDis

               tvalid                                              SO

    SO                                     0.7 VS

                                0.2 VS

    SO

                                0.7 VS

                                           0.2 VS

V3.1                                                           Page 17                                  26.Aug 2002
Power Outputs                                         Data Sheet TLE 6240 GP

VIN                                                               t

VDS            tON                   tOFF

80%                                                                t

20%

Application Circuit

                                             VBB

             VS = 5V     10k

           C                 PRG VS
      e.g. C167
                              FAULT      OUT1
                MTSR          RESET      OUT2
                MRST
                              IN1
                   CLK
                   P xy       IN2

                              IN3 TLE
                              IN4
                              IN9   6240 GP

                              IN10    OUT16

                              IN11

                              IN12

                              SI

                              SO

                              CLK   GND
                              CS

V3.1                          Page 18             26.Aug 2002
                                                                                        Data Sheet TLE 6240 GP

Typical electrical Characteristics

Drain-Source on-resistance
RDS(ON) = f (Tj) ; Vs = 5V

                          Typical Drain-Source ON- Rresistance  Channel 1 - 8           Figure 2 :
                                                                                        Typical ON Resistance ver-
RDS(ON) [Ohm]  1,8                                                                      sus Junction-Temperature
               1,7
               1,6                                                                      Channel 1-8
               1,5
               1,4        -25  0     25  50       75       100  125 150 175
               1,3
               1,2
               1,1

                 1
               0,9
               0,8
               0,7
               0,6

                  -50

                                         Tj [C]

                    Typical Drain-Source ON- Rresistance        Channel 10, 11, 14, 15  Figure 3 :
                                                                                        Typical ON Resistance ver-
               0,65                                               125 150 175           sus Junction-Temperature

               0,6                                                                      Channel 10, 11, 14, 15

               0,55

RDS(ON) [Ohm]  0,5

               0,45

               0,4

               0,35

               0,3

               0,25

               0,2

                     -50  -25     0  25  50       75       100

                                         Tj [C]

                     Typical Drain-Source ON- Rresistance       Channel 9, 12, 13, 16 Figure 4 :
                                                                                       Typical ON Resistance ver-
               0,55                                                                    sus Junction-Temperature
                                                                                       Channel 9, 12, 13, 16
               0,5
                                                                125 150 175
RDS(ON) [Ohm]  0,45

               0,4

               0,35

               0,3

               0,25

               0,2

               0,15

                     -50  -25  0     25  50       75       100

                                         Tj [C]

V3.1                                                       Page 19                      26.Aug 2002
                                                                           Data Sheet TLE 6240 GP

Output Clamping Voltage
VDS(AZ) = f (Tj) ; Vs = 5V

                                           Typical Clamping Voltage             Channel 1-8

                        54

                        53

                        52

      V D S (A Z) [V ]  51

                        50

                        49

                        48

                        47

                        46

                            -50  -25  0  25  50       75              100  125  150           175

                                             Tj [C]

      Figure 5 : Typical Clamping Voltage versus Junction-Temperature
                         Channel 1-8

                                            Typical Clamping Voltage            Channel 9-16

                        56

                        55

                        54

      VD S (A Z) [V]    53

                        52

                        51

                        50

                        49

                        48

                            -50  -25  0  25  50       75              100  125  150           175

                                             Tj [C]

      Figure 6 : Typical Clamping Voltage versus Junction-Temperature
                         Channel 9-16

V3.1                                             Page 20                                           26.Aug 2002
                                                                            Data Sheet TLE 6240 GP

Parallel SPI Configuration

Engine Management Application
TLE 6240 GP in combination with TLE 6230 GP (octal switch) for relays and general purpose loads
and TLE 6220 GP to drive the injector valves. This arrangement covers the numerous loads to be
driven in a modern Engine Management/Powertrain system. From 28 channels in sum 16 can be con-
trolled direct in parallel for PWM applications.

      P x.1-4                     4                                         Injector 1
                                                 4 PWM                      Injector 2
                                                 Channels                   Injector 3
                                                                            Injector 4
             MTSR                     SI       TLE
             MRST
                                      SO       6220 GP
                CLK                              Quad
               P x.y                  CLK

                           4          CCSS
            P x.1-4
                                               4 PWM
C                                             Channels

C167                                  SI          TLE
                                               6230 GP
                P x.y                 SO
                                      CLK        Octal
                           8
           P x.1-8                    CS

                                               8 PWM
                                               Channels

                                      SI       TLE

                                      SO       6240 GP
                                               16-fold
      P x.y                           CLK

                                      CS

Daisy Chain Application TLE 6240 GP

          Px.1                    CS  CLK                      CS  CLK          CS      CLK
          Px.2

      C

      MTSR                    SI      TLE SO               SI      TLE SO   SI      TLE SO
                                  6240 GP                      6240 GP          6240 GP

                                      16-fold                      16-fold          16-fold

      MRST

V3.1                                                       Page 21                           26.Aug 2002
                                                   Data Sheet TLE 6240 GP

Package and Ordering Code

(all dimensions in mm)

P-DSO 36-12                Ordering Code
    TLE 6240 GP         Q67007-A9470

V3.1                                      Page 22  26.Aug 2002
                                                                         Data Sheet TLE 6240 GP

Published by
Infineon Technologies AG,
Bereichs Kommunikation
St.-Martin-Strasse 76,
D-81541 Mnchen
Infineon Technologies AG 1999
All Rights Reserved.

Attention please!

The information herein is given to describe certain components and shall not be considered as warranted characteristics.
Terms of delivery and rights to technical change reserved.
We hereby disclaim any and all warranties, including but not limited to warranties of non-infringement, regarding circuits,
descriptions and charts stated herein.
Infineon Technologies is an approved CECC manufacturer.

Information

For further information on technology, delivery terms and conditions and prices please contact your nearest Infineon Tech-
nologies Office in Germany or our Infineon Technologies Representatives worldwide (see address list).

Warnings

Due to technical requirements components may contain dangerous substances. For information on the types in question
please contact your nearest Infineon Technologies Office.
Infineon Technologies Components may only be used in life-support devices or systems with the express written approval of
Infineon Technologies, if a failure of such components can reasonably be expected to cause the failure of that life-support
device or system, or to affect the safety or effectiveness of that device or system. Life support devices or systems are in-
tended to be implanted in the human body, or to support and/or maintain and sustain and/or protect human life. If they fail, it
is reasonable to assume that the health of the user or other persons may be endangered.

V3.1  Page 23  26.Aug 2002
This datasheet has been downloaded from:
             www.EEworld.com.cn

                 Free Download
           Daily Updated Database
      100% Free Datasheet Search Site
  100% Free IC Replacement Search Site
     Convenient Electronic Dictionary

               Fast Search System
             www.EEworld.com.cn

                                                 All Datasheets Cannot Be Modified Without Permission
                                                                Copyright Each Manufacturing Company

TLE6240GP器件购买:

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2017 EEWORLD.com.cn, Inc. All rights reserved