电子工程世界电子工程世界电子工程世界

型号

产品描述

搜索
 

TJA1043

器件型号:TJA1043
文件大小:2944.47KB,共0页
厂商名称:PHILIPS [Philips Semiconductors]
厂商官网:http://www.semiconductors.philips.com/
下载文档

器件描述

TJA1043器件文档内容

TJA1043                     Product data sheet

High-speed CAN transceiver

Rev. 3 -- 24 April 2013

1. General description

                              The TJA1043 is a high-speed CAN transceiver that provides an interface between a
                              Controller Area Network (CAN) protocol controller and the physical two-wire CAN bus.
                              The transceiver is designed for high-speed (up to 1 Mbit/s) CAN applications in the
                              automotive industry, providing differential transmit and receive capability to (a
                              microcontroller with) a CAN protocol controller.

                              The TJA1043 belongs to the third generation of high-speed CAN transceivers from NXP
                              Semiconductors, offering significant improvements over first- and second-generation
                              devices such as the TJA1041A. It offers improved ElectroMagnetic Compatibility (EMC)
                              and ElectroMagnetic Discharge (ESD) performance, very low power consumption, and
                              passive behavior when the supply voltage is turned off. Advanced features include:

                            Low-power management controls the power supply throughout the node while

                                   supporting local and remote wake-up with wake-up source recognition

                            Several protection and diagnostic functions including bus line short-circuit detection

                                   and battery connection detection

                            Can be interfaced directly to microcontrollers with supply voltages from 3 V to 5 V

                              These features make the TJA1043 the ideal choice for high speed CAN networks
                              containing nodes that need to be available all times, even when the internal VIO and VCC
                              supplies are switched off.

2. Features and benefits

                  2.1 General

                               Fully ISO 11898-2 and ISO 11898-5 compliant
                               Suitable for 12 V and 24 V systems
                               Low ElectroMagnetic Emission (EME) and high ElectroMagnetic Immunity (EMI)
                               VIO input allows for direct interfacing with 3 V and 5 V microcontrollers
                               SPLIT voltage output for stabilizing the recessive bus level
                               Listen-only mode for node diagnosis and failure containment
                               Available in SO14 and HVSON14 packages
                               Leadless HVSON14 package (3.0 mm  4.5 mm) with improved Automated Optical

                                  Inspection (AOI) capability
                               Dark green product (halogen free and Restriction of Hazardous Substances (RoHS)

                                  compliant)
NXP Semiconductors                                                                                                             TJA1043

                                                                                                                        High-speed CAN transceiver

                    2.2 Low-power management

                             Very low current Standby and Sleep modes, with local and remote wake-up
                             Capability to power down the entire node while supporting local, remote and host

                                wake-up
                             Wake-up source recognition
                             Transceiver disengages from the bus (zero load) when VBAT absent
                             Functional behavior predictable under all supply conditions

                    2.3 Protection and diagnosis (detection and signalling)

                             High ESD handling capability on the bus pins
                             Bus pins and VBAT protected against transients in automotive environments
                             Transmit Data (TXD) dominant time-out function with diagnosis
                             TXD-to-RXD short-circuit handler with diagnosis
                             Thermal protection with diagnosis
                             Undervoltage detection and recovery on pins VCC, VIO and VBAT
                             Bus line short-circuit diagnosis
                             Bus dominant clamping diagnosis
                             Cold start diagnosis (first battery connection)

3. Quick reference data

Table 1. Quick reference data

Symbol Parameter                                  Conditions                                                            Min Typ Max Unit

VCC        supply voltage                                                                                               4.5 - 5.5 V
Vuvd(VCC)
           undervoltage detection voltage on pin                                                                        3  3.5 4.3 V
ICC        VCC
           supply current                         Normal mode; bus dominant                                             30 48 65 mA

                                                  Normal or Listen-only mode; bus                                       3  69      mA
                                                  recessive

                                                  Standby or Sleep mode                                                 0  0.75 2  A

VESD       electrostatic discharge voltage        IEC 61000-4-2 at pins CANH and CANL 8 -                                     +8 kV
VCANH      voltage on pin CANH                                                                                                +58 V
VCANL      voltage on pin CANL                    no time limit; DC limiting value                                      58 -  +58 V
Tvj        virtual junction temperature                                                                                       +150 C
                                                  no time limit; DC limiting value                                      58 -

                                                                                                                        40 -

4. Ordering information

Table 2. Ordering information

Type number         Package

                    Name     Description                                                                                      Version
                                                                                                                              SOT108-1
TJA1043T            SO14     plastic small outline package; 14 leads; body width 3.9 mm                                       SOT1086-2

TJA1043TK           HVSON14 plastic, thermal enhanced very thin small outline package; no leads;
                                    14 terminals; body 3  4.5  0.85 mm

TJA1043                                     All information provided in this document is subject to legal disclaimers.      NXP B.V. 2013. All rights reserved.

Product data sheet                                       Rev. 3 -- 24 April 2013                                                                2 of 27
NXP Semiconductors                                                                                                              TJA1043

5. Block diagram                                                                                                         High-speed CAN transceiver

                                                        VIO   VCC            VBAT

                                                           5  3                     10
                                                                             VCC
                                                                                                                         TJA1043

                                        VIO  TEMPERATURE        SLOPE                                                             13 CANH
                    TXD 1                     PROTECTION      CONTROL                                                             12 CANL

                                                 TIME-OUT           +
                                                                DRIVER

                        VBAT                     MODE         SPLIT                                                               11
WAKE 9                                       CONTROL                                                                                     SPLIT
                                                                             VBAT
ERR_N 8                                             +                                                                              7
STB_N 14                                      WAKE-UP                                                                                     INH
                                              CONTROL
      EN 6
                                                    +
                                                ERROR
                                             DETECTION

                                          4    MUX
                              RXD                +

Fig 1. Block diagram                         DRIVER

                                                                   WAKE-UP                                               015aaa061
                                                                     FILTER

                                                                  2

                                                              GND

TJA1043                                      All information provided in this document is subject to legal disclaimers.             NXP B.V. 2013. All rights reserved.

Product data sheet                                        Rev. 3 -- 24 April 2013                                                                        3 of 27
NXP Semiconductors                                                                                                       TJA1043

                                                                                                                  High-speed CAN transceiver

6. Pinning information

                  6.1 Pinning

TXD 1                                    14 STB_N  terminal 1                                                     14 STB_N
GND 2                                    13 CANH   index area
VCC 3                                    12 CANL
RXD 4               TJA1043T 11 SPLIT                              TXD 1
                                         10 VBAT
VIO 5                                    9 WAKE   GND 2                                                          13 CANH
  EN 6                                    8 ERR_N
INH 7                                                                                                     VCC 3  12 CANL
                             015aaa062
                                                   RXD 4 TJA1043TK 11 SPLIT

                                                                                                           VIO 5  10 VBAT
                                                                                                           EN 6   9 WAKE

                                                                                                           INH 7  8 ERR_N

                                                                                                                  015aaa376

Fig 2. Pin configuration diagram: SO14             Fig 3. Pin configuration diagram: HVSON14

                    6.2 Pin description

                    Table 3.  Pin description      Description
                    Symbol             Pin         transmit data input
                    TXD                1           ground supply
                    GND[1]             2           transceiver supply voltage
                    VCC                3           receive data output; reads out data from the bus lines
                    RXD                4           supply voltage for I/O level adaptor
                    VIO                5           enable control input
                    EN                 6           inhibit output for switching external voltage regulators
                    INH                7           error and power-on indication output (active LOW)
                    ERR_N              8           local wake-up input
                    WAKE               9           battery supply voltage
                    VBAT               10          common-mode stabilization output
                    SPLIT              11          LOW-level CAN bus line
                    CANL               12          HIGH-level CAN bus line
                    CANH               13          standby control input (active LOW)
                    STB_N              14

                    [1] For enhanced thermal and electrical performance, the exposed center pad of the HVSON14 package
                          should be soldered to board ground (and not to any other voltage level).

7. Functional description

                    The TJA1043 is a stand-alone high-speed CAN transceiver with a number of operating
                    modes, fail-safe features and diagnostic features that offer enhanced system reliability
                    and advanced power management. The transceiver combines the functionality of the

TJA1043                        All information provided in this document is subject to legal disclaimers.          NXP B.V. 2013. All rights reserved.

Product data sheet                          Rev. 3 -- 24 April 2013                                                                    4 of 27
NXP Semiconductors                                                                                                     TJA1043

                                                                                                                High-speed CAN transceiver

                    TJA1041A with improved EMC and ESD capability and quiescent current performance.
                    Improved slope control and high DC handling capability on the bus pins provide additional
                    application flexibility.

                    7.1 Operating modes

                            The TJA1043 supports five operating modes. Control pins STB_N and EN are used to
                            select the operating mode. Switching between modes allows access to a number of
                            diagnostics flags via pin ERR_N. Table 4 describes how to switch between modes.
                            Figure 4 illustrates the mode transitions when VCC, VIO and VBAT are valid.

                    Table 4. Operating mode selection

                    Internal flags        Control pins                                                          Operating mode       Pin INH

                    UVNOM[1] UVBAT   Wake[2] STB_N[3] EN                                                                             floating
                                                                                                                                     HIGH
                    From Normal, Listen-only, Standby and Go-to-Sleep modes                                                          HIGH
                                                                                                                                     HIGH
                    set  X           X    X            X                                                        Sleep mode           HIGH[4]
                                                                                                                                     HIGH
                    cleared set      X    HIGH         X                                                        Standby mode         HIGH

                    cleared X        set  LOW          X                                                        Standby mode         floating
                                                                                                                                     HIGH
                    cleared X        cleared LOW       LOW                                                      Standby mode         HIGH
                                                                                                                                     floating
                    cleared X        cleared LOW       HIGH                                                     Go-to-Sleep mode[4]  HIGH
                                                                                                                                     HIGH
                    cleared cleared X     HIGH         LOW                                                      Listen-only mode

                    cleared cleared X     HIGH         HIGH                                                     Normal mode

                    From Sleep mode

                    set  X           X    X            X                                                        Sleep mode

                    cleared set      X    HIGH         X                                                        Standby mode

                    cleared X        set  LOW          X                                                        Standby mode

                    cleared X        cleared LOW       X                                                        Sleep mode

                    cleared cleared X     HIGH         LOW                                                      Listen-only mode

                    cleared cleared X     HIGH         HIGH                                                     Normal mode

                    [1] Setting the UVNOM flag will clear the WAKE flag.
                    [2] Setting the Wake flag will clear the UVNOM flag.
                    [3] A LOW-to-HIGH transition on pin STB_N will clear the UVNOM flag
                    [4] After the minimum hold time, in Go-to-Sleep mode, th(min), the transceiver will enter Sleep mode and pin

                          INH will be set floating.

TJA1043                             All information provided in this document is subject to legal disclaimers.                NXP B.V. 2013. All rights reserved.

Product data sheet                               Rev. 3 -- 24 April 2013                                                                          5 of 27
NXP Semiconductors                                                                                               TJA1043

                                                                                                          High-speed CAN transceiver

                                 LISTEN-                 STB_N = H                                        NORMAL
                              ONLY MODE                       and                                          MODE

                                                           EN = H

                                                         STB_N = H
                                                              and

                                                            EN = L

                                          STB_N = H                 STB_N = H
                                               and                       and

                                             EN = L                   EN = H

                    STB_N = H                                                                             STB_N = H
                         and                                                                                   and

                       EN = L                                                                               EN = H

                                       STB_N = L                    STB_N = L and EN = H                             STB_N = L
                                            and                                  and                                     and

                              (EN = L or Wake flag set)                Wake flag cleared                               EN = H

                                                         STB_N = L
                                                             and

                                                           EN = L

                              STANDBY                    STB_N = L and EN = H                             GO-TO-SLEEP
                                MODE                                  and                                      MODE

                                                            Wake flag cleared

                                           STB_N = L              STB_N = L                                   STB_N = H and EN = H
                                                and                    and
                    STB_N = H and EN = L
                                          Wake flag set  (EN = L or Wake flag set)
                                                                                           Wake flag cleared
                                                                                                     and
                                                                                                 t > th(min)

                                                                    SLEEP
                                                                    MODE

                    LEGEND:   logical state of pin                                                                     015aaa063
                    = H, = L

                    Fig 4. Mode transitions when valid VCC, VIO and VBAT voltages are present

7.1.1 Normal mode

          In Normal mode, the transceiver can transmit and receive data via the bus lines CANH
          and CANL (see Figure 1 for the block diagram). The differential receiver converts the
          analog data on the bus lines into digital data which is output to pin RXD. The slope of the
          output signals on the bus lines is controlled and optimized in a way that guarantees the
          lowest possible EME. The bus pins are biased to 0.5VCC (via Ri). Pin INH is active, so
          voltage regulators controlled by pin INH (see Figure 7) will be active too.

7.1.2 Listen-only mode

          In Listen-only mode, the transceiver's transmitter is disabled, effectively providing a
          transceiver listen-only feature. The receiver will still convert the analog bus signal on
          pins CANH and CANL into digital data, available for output on pin RXD. As in Normal
          mode, the bus pins are biased at 0.5VCC and pin INH remains active.

TJA1043                       All information provided in this document is subject to legal disclaimers.       NXP B.V. 2013. All rights reserved.

Product data sheet                         Rev. 3 -- 24 April 2013                                                                 6 of 27
NXP Semiconductors                                                                                                   TJA1043

                                                                                                              High-speed CAN transceiver

7.1.3 Standby mode

          Standby mode is the TJA1043's first-level power saving mode, offering reduced current
          consumption. In Standby mode, the transceiver is unable to transmit or receive data and
          the low-power receiver is activated to monitor bus activity. The bus pins are biased at
          ground level (via Ri). Pin INH is still active, so voltage regulators controlled by this pin will
          also be active.

          Pins RXD and ERR_N will reflect any active wake-up requests (provided that VIO and
          VBAT are present).

7.1.4 Go-to-Sleep mode

          Go-to-Sleep mode is the controlled route for entering Sleep mode. In Go-to-Sleep mode,
          the transceiver behaves as in Standby mode, with the addition that a go-to-sleep
          command is issued to the transceiver. The transceiver will remain in Go-to-Sleep mode for
          the minimum hold time (th(min)) before entering Sleep mode. The transceiver will not enter
          Sleep mode if the state of pin STB_N or pin EN is changed or if the Wake flag is set
          before th(min) has elapsed.

7.1.5 Sleep mode

          Sleep mode is the TJA1043's second-level power saving mode. Sleep mode is entered
          via Go-to-Sleep mode, and also when the undervoltage detection time on either VCC or
          VIO elapses before the relevant voltage level has recovered. In Sleep mode, the
          transceiver behaves as described for Standby mode, with the exception that pin INH is set
          floating. Voltage regulators controlled by this pin will be switched off, and the current into
          pin VBAT will be reduced to a minimum. Pins STB_N, EN and the Wake flag can be used to
          wake up a node from Sleep mode (see Table 4).

                    7.2 Internal flags

                            The TJA1043 makes use of seven internal flags for its fail-safe fallback mode control and
                            system diagnosis support. Five of these flags can be polled by the controller via pin
                            ERR_N. Which flag is available on pin ERR_N at any time depends on the active
                            operating mode and on a number of other conditions. Table 5 describes how to access
                            these flags.

                    Table 5.  Accessing internal flags via pin ERR_N                                          Flag is cleared
                    Internal     Flag is available on pin ERR_N[1]
                    flag
                    UVNOM     no                                                                              by setting the Pwon or Wake flags, by a

                    UVBAT                                                                                     LOW-to-HIGH transition on STB_N or
                    Pwon
                                                                                                              when both VIO and VBAT have
                    Wake                                                                                      recovered.

                              no                                                                              when VBAT has recovered

                              in Listen-only mode (coming from Standby on entering Normal mode
                              mode, Go-to-Sleep mode, or Sleep mode)

                              in Standby mode, Go-to-Sleep mode, and on entering Normal mode or by setting

                              Sleep mode (provided that VIO and VBAT the UVNOM flag
                              are present)

TJA1043                           All information provided in this document is subject to legal disclaimers.                   NXP B.V. 2013. All rights reserved.

Product data sheet                             Rev. 3 -- 24 April 2013                                                                              7 of 27
NXP Semiconductors                                                                                               TJA1043

                                                                                                          High-speed CAN transceiver

                    Table 5. Accessing internal flags via pin ERR_N ...continued

                    Internal  Flag is available on pin ERR_N[1]                                           Flag is cleared
                    flag

                    Wake-up   in Normal mode (before the fourth                                           on leaving Normal mode
                    source
                              dominant-to-recessive edge on pin TXD[2])

                    Bus failure in Normal mode (after the fourth                                          on re-entering Normal mode or by

                              dominant-to-recessive edge on pin TXD[2]) setting the Pwon flag

                    Local failure in Listen-only mode (coming from Normal                                 on entering Normal mode or when RXD
                                      mode)                                                               is dominant while TXD is recessive
                                                                                                          (provided that all local failures are
                                                                                                          resolved) or by setting the Pwon flag

                    [1] Pin ERR_N is an active-LOW output, so a LOW-level indicates a set flag and a HIGH-level indicates a
                          cleared flag. Allow pin ERR_N to stabilize for at least 8 s after changing operating modes.

                    [2] Allow for a TXD dominant time of at least 4 s per dominant-recessive cycle.

7.2.1               UVNOM flag

                    UVNOM is the VCC and VIO undervoltage detection flag. The flag is set when the voltage on
                    pin VCC drops below the VCC undervoltage detection voltage, Vuvd(VCC), for longer than the
                    undervoltage detection time, tdet(uv), or when the voltage on pin VIO drops below Vuvd(VIO)
                    for longer than tdet(uv). When the UVNOM flag is set, the transceiver enters Sleep mode to
                    save power and to ensure the bus is not disturbed. In Sleep mode the voltage regulators
                    connected to pin INH are disabled, avoiding any extra power consumption that might be
                    generated as a result of a short-circuit condition.

                    Any wake-up request, setting the Pwon flag or a LOW-to-HIGH transition on STB_N will

                    clear UVNOM and the timers, allowing the voltage regulators to be reactivated (at least until
                    UVNOM is set again). UVNOM will also be cleared if both VCC and VIO recover for longer
                    than the undervoltage recovery time, trec(uv). The transceiver will then switch to the
                    operating mode indicated by the logic levels on pins STB_N and EN (see Table 4).

7.2.2               UVBAT flag

                    UVBAT is the VBAT undervoltage detection flag. This flag is set when the voltage on
                    pin VBAT drops below Vuvd(VBAT). When UVBAT is set, the transceiver will try to enter
                    Standby mode to save power and will disengage from the bus (zero load). UVBAT is
                    cleared when the voltage on pin VBAT recovers. The transceiver will then switch to the
                    operating mode indicated by the logic levels on pins STB_N and EN (see Table 4).

7.2.3 Pwon flag

          Pwon is the VBAT power-on flag. This flag is set when the voltage on pin VBAT recovers
          after previously dropping below Vuvd(VBAT) (usually because the battery was
          disconnected). Setting the Pwon flag clears the UVNOM flag and timers. The Wake and
          Wake-up source flags are set to ensure consistent system power-up under all supply
          conditions. In Listen-only mode the Pwon flag can be polled via pin ERR_N (see Table 5).
          The flag is cleared when the transceiver enters Normal mode.

7.2.4 Wake flag

          The Wake flag is set when the transceiver detects a local or remote wake-up request. A
          local wake-up request is detected when the logic level on pin WAKE changes, and the
          new level remains stable for at least twake. A remote wake-up request is triggered by two
          bus dominant states of at least twake(busdom), with the first dominant state followed by a

TJA1043                       All information provided in this document is subject to legal disclaimers.                   NXP B.V. 2013. All rights reserved.

Product data sheet                         Rev. 3 -- 24 April 2013                                                                              8 of 27
NXP Semiconductors                                                                                     TJA1043

                                                                                                High-speed CAN transceiver

          recessive state of at least twake(busrec) (provided the complete
          dominant-recessive-dominant pattern is completed within tto(wake)bus). The Wake flag can
          be set in Standby mode, Go-to-Sleep mode or Sleep mode. Setting the Wake flag clears
          the UVNOM flag and timers. Once set, the Wake flag status is immediately available on
          pins ERR_N and RXD (provided VIO and VBAT are present). This flag is also set at
          power-on and cleared when the UVNOM flag is set or the transceiver enters Normal mode.

7.2.5 Wake-up source flag

          Wake-up source recognition is provided via the Wake-up source flag, which is set when
          the Wake flag is set by a local wake-up request via the WAKE pin. The Wake-up source
          flag can be polled via the ERR_N pin in Normal mode (see Table 5). This flag is also set at
          power-on and cleared when the transceiver leaves Normal mode.

7.2.6 Bus failure flag

          The Bus failure flag is set if the transceiver detects a bus line short-circuit condition to
          VBAT, VCC or GND during four consecutive dominant-recessive cycles on pin TXD, while
          trying to drive the bus lines dominant. The Bus failure flag can be polled via the ERR_N
          pin in Normal mode (see Table 5). This flag is cleared at power-on or when the transceiver
          re-enters Normal mode.

7.2.7 Local failure flag

          In Normal and Listen-only modes, the transceiver can distinguish four different local
          failure events, any of which will cause the Local failure flag to be set. The four local failure
          events are: TXD dominant clamping, TXD-to-RXD short circuit, bus dominant clamping
          and an overtemperature event. The nature and detection of these local failures is
          described in Section 7.3. The Local failure flag can be polled via the ERR_N pin in
          Listen-only mode (see Table 5). This flag is cleared at power-on, when entering Normal
          mode or when RXD is dominant while TXD is recessive, provided that all local failures
          have been resolved.

7.3 Local failures

          The TJA1043 can detect four different local failure conditions. Any of these failures will set
          the Local failure flag, and in most cases the transmitter of the transceiver will be disabled.

7.3.1 TXD dominant clamping detection

          A permanent LOW level on pin TXD (due to a hardware or software application failure)
          would drive the CAN bus into a permanent dominant state, blocking all network
          communications. The TXD dominant time-out function prevents such a network lock-up by
          disabling the transmitter if pin TXD remains LOW for longer than the TXD dominant
          time-out time tto(dom)TXD. The tto(dom)TXD timer defines the minimum possible bit rate of
          40 kbit/s. The transmitter remains disabled until the Local failure flag has been cleared.

7.3.2 TXD-to-RXD short-circuit detection

          A short-circuit between pins RXD and TXD would lock the bus in a permanent dominant
          state once it had been driven dominant, because the low-side driver of RXD is typically
          stronger than the high-side driver of the controller connected to TXD. TXD-to-RXD
          short-circuit detection prevents such a network lock-up by disabling the transmitter. The
          transmitter remains disabled until the Local failure flag has been cleared.

TJA1043             All information provided in this document is subject to legal disclaimers.   NXP B.V. 2013. All rights reserved.

Product data sheet               Rev. 3 -- 24 April 2013                                                             9 of 27
NXP Semiconductors                                                                                     TJA1043

                                                                                                High-speed CAN transceiver

7.3.3 Bus dominant clamping detection

          A CAN bus short circuit (to VBAT, VCC or GND) or a failure in one of the other network
          nodes could result in a differential voltage on the bus high enough to represent a bus
          dominant state. Because a node will not start transmission if the bus is dominant, the
          normal bus failure detection will not detect this failure, but the bus dominant clamping
          detection will. The Local failure flag is set if the dominant state on the bus persists for
          longer than tto(dom)bus. By checking this flag, the controller can determine if a clamped bus
          is blocking network communications. There is no need to disable the transmitter. Note that
          the Local failure flag does not retain a bus dominant clamping failure, and is released as
          soon as the bus returns to recessive state.

7.3.4 Overtemperature detection

          If the junction temperature becomes excessive, the transmitter will shut down in time to
          protect the output drivers from overheating without compromising the maximum operating
          temperature. The transmitter will remain disabled until the Local failure flag has been
          cleared.

7.4 SPLIT pin

          Using the SPLIT pin on the TJA1043 in conjunction with a split termination network (see
          Figure 5 and Figure 7) can help to stabilize the recessive voltage level on the bus. This
          will reduce EME in networks with DC leakage to ground (e.g. from deactivated nodes with
          poor bus leakage performance). In Normal and Listen-only modes, pin SPLIT delivers a
          DC output voltage of 0.5VCC. In Standby, Go-to-Sleep and Sleep modes, pin SPLIT is
          floating.

                                          VCC

                      VSPLIT = 0.5VCC        TJA1043                                            60

                       in normal mode                            CANH                                VSPLIT
                    and pwon/listen-only
                                          R                                                     60
                             mode;                               SPLIT
                      otherwise floating
                                          R
                                                                  CANL

                                                                                        GND          015aaa064

                    Fig 5. Stabilization circuit and application

                    7.5 VIO supply pin

                            Pin VIO should be connected to the microcontroller supply voltage (see Figure 7). This will
                            cause the signal levels of pins TXD, RXD, STB_N, EN and ERR_N to be adjusted to the
                            I/O levels of the microcontroller, facilitating direct interfacing without the need for glue
                            logic.

TJA1043             All information provided in this document is subject to legal disclaimers.       NXP B.V. 2013. All rights reserved.

Product data sheet               Rev. 3 -- 24 April 2013                                                                10 of 27
NXP Semiconductors                                                                                     TJA1043

                                                                                                High-speed CAN transceiver

                    7.6 WAKE pin

                            A local wake-up event is triggered by a LOW-to-HIGH or HIGH-to-LOW transition on the
                            WAKE pin, allowing for maximum flexibility when designing a local wake-up circuit.To
                            minimize current consumption, the internal bias voltage will follow the logic state on the
                            pin after a delay of twake. A HIGH level on pin WAKE is followed by an internal pull-up to
                            VBAT. A LOW level on pin WAKE is followed by an internal pull-down towards GND. In
                            applications that don't make use of the local wake-up facility, it is recommended that the
                            WAKE pin be connected to VBAT or GND to ensure optimal EMI performance.

TJA1043             All information provided in this document is subject to legal disclaimers.   NXP B.V. 2013. All rights reserved.

Product data sheet               Rev. 3 -- 24 April 2013                                                            11 of 27
NXP Semiconductors                                                                                                          TJA1043

                                                                                                                     High-speed CAN transceiver

8. Limiting values

Table 6. Limiting values
In accordance with the Absolute Maximum Rating System (IEC 60134).

Symbol Parameter                         Conditions                                                                       Min Max Unit

VBAT       battery supply voltage        no time limit                                                                    0.3 +58  V
                                         load dump
                                                                                                                          -  58    V

Vx         voltage on pin x              no time limit; DC value
                                            on pins CANH, CANL and SPLIT
                                                                                                                          58 +58   V

                                         on pins INH and WAKE                                                             0.3 +58  V

                                         on pins VCC, VIO, TXD, RXD, STB_N, EN,                                           0.3 +7   V
                                         ERR_N

IWAKE      current on pin WAKE           DC value                                                                         -  15    mA
Vtrt                                     on pins CANH, CANL, SPLIT and VBAT
VESD       transient voltage             IEC 61000-4-2                                                               [1] 200 +200 V

           electrostatic discharge          at pins CANH and CANL                                                    [2]
           voltage
                                                                                                                     [3] 8   +8    kV

                                         HBM                                                                         [4]

                                         at pins CANH and CANL                                                            8  +8    kV

                                         at any other pin                                                                 4  +4    kV

                                         MM                                                                          [5]

                                         at any pin                                                                      300 +300 V

                                         CDM                                                                         [6]

                                         at corner pins                                                                  750 +750 V
                                                                                                                         500 +500 V
                                         at any pin                                                                  [7] 40 +150 C
                                                                                                                         55 +150 C
Tvj        virtual junction temperature

Tstg       storage temperature

[1] Verified by an external test house to ensure pins CANH, CANL, SPLIT and VBAT can withstand ISO 7637 part 3 automotive transient test
      pulses 1, 2a, 3a and 3b.

[2] IEC 61000-4-2 (150 pF, 330 ); direct coupling.

[3] ESD performance of pins CANH and CANL according to IEC 61000-4-2 (150 pF, 330 ) has been verified by an external test house.
      The result is equal to or better than 8 kV (unaided).

[4] Human Body Model (HBM): according to AEC-Q100-002 (100 pF, 1.5 k).

[5] Machine Model (MM): according to AEC-Q100-003 (200 pF, 0.75 H, 10 ).

[6] Charged Device Model (CDM): according to AEC-Q100-011 (field Induced charge; 4 pF); grade C3B.

[7] In accordance with IEC 60747-1. An alternative definition of virtual junction temperature is: Tvj = Tamb + P  Rth(vj-a), where Rth(vj-a) is a
      fixed value to be used for the calculation of Tvj. The rating for Tvj limits the allowable combinations of power dissipation (P) and ambient
      temperature (Tamb).

9. Thermal characteristics

Table 7. Thermal characteristics
Value determined for free convection conditions on a JEDEC 2S2P board.

Symbol Parameter                                                Conditions                                                   Typ   Unit

Rth(vj-a)  thermal resistance from virtual junction to ambient  SO14 package; in free air                                    68    K/W
                                                                HVSON14 package; in free air
                                                                                                                             44    K/W

TJA1043                                  All information provided in this document is subject to legal disclaimers.          NXP B.V. 2013. All rights reserved.

Product data sheet                                    Rev. 3 -- 24 April 2013                                                                   12 of 27
NXP Semiconductors                                                                                                             TJA1043

                                                                                                                        High-speed CAN transceiver

10. Static characteristics

Table 8. Static characteristics

VCC = 4.5 V to 5.5 V; VIO = 2.8 V to VCC; VBAT = 4.5 V to 40 V; RL = 60 ; Tvj = 40 C to +150 C; unless otherwise
specified; all voltages are defined with respect to ground; positive currents flow into the device [1].

Symbol Parameter                       Conditions                                                                  Min     Typ   Max  Unit

Supply pin VCC

VCC         supply voltage                                                                                         4.5     -     5.5  V
                                                                                                                           3.5
Vuvd(VCC) undervoltage detection       VBAT > 4.5 V                                                                3             4.3  V
                                                                                                                           48
            voltage on pin VCC                                                                                             6

ICC         supply current             Normal mode; VTXD = 0 V (dominant) 30                                               0.75  65   mA

                                       Normal or Listen-only mode;                                                 3       -     9    mA
                                                                                                                           1.8
                                       VTXD = VIO (recessive)
                                                                                                                           150
                                       Standby or Sleep mode; VBAT > VCC                                           0       1     2    A

I/O level adapter supply; pin VIO                                                                                          1

VIO         supply voltage on pin VIO                                                                              2.8           5.5  V

Vuvd(VIO)   undervoltage detection     VBAT or VCC > 4.5 V                                                         0.8           2.5  V

            voltage on pin VIO

IIO         supply current on pin VIO Normal mode; VTXD = 0 V (dominant) -                                                       500  A

                                       Normal or Listen-only mode;                                                 0             4    A

                                       VTXD = VIO (recessive)

                                       Standby or Sleep mode                                                       0             4    A

Supply pin VBAT

VBAT        battery supply voltage                                                                                 4.5     -     40   V

Vuvd(VBAT)  undervoltage detection                                                                                 3       3.5   4.3  V
            voltage on pin VBAT

IBAT        battery supply current     Normal or Listen-only mode                                                  15      40    70   A

                                       Standby mode; VCC > 4.5 V                                                   5       18    30   A
                                       VINH = VWAKE = VBAT

                                       Sleep mode; VINH = VCC = VIO = 0 V;                                         5       18    30   A

                                       VWAKE = VBAT

CAN transmit data input; pin TXD

VIH         HIGH-level input voltage                                                                               0.7VIO  -     VIO + 0.3 V
                                                                                                                   0.3     -
VIL         LOW-level input voltage                                                                                5       0     +0.3VIO V
                                                                                                                   300     200
IIH         HIGH-level input current   VTXD = VIO                                                                  -       5     +5   A
                                       Normal mode; VTXD = 0 V
IIL         LOW-level input current    not tested                                                                                30   A

Ci          input capacitance                                                                                                    10   pF

CAN receive data output; pin RXD

IOH         HIGH-level output current VRXD = VIO  0.4 V; VIO = VCC                                                 12      6     0    mA

IOL         LOW-level output current VRXD = 0.4 V; VTXD = VIO;                                                     0       6     14   mA

                                       bus dominant

Standby and enable control inputs; pins STB_N and EN

VIH         HIGH-level input voltage                                                                               0.7VIO -      VIO + 0.3 V

VIL         LOW-level input voltage                                                                                0.3     -     0.3VIO V

IIH         HIGH-level input current VSTB_N = VEN = 0.7VIO                                                         1       4     10   A

TJA1043                                All information provided in this document is subject to legal disclaimers.                NXP B.V. 2013. All rights reserved.

Product data sheet                                  Rev. 3 -- 24 April 2013                                                                         13 of 27
NXP Semiconductors                                                                                                                   TJA1043

                                                                                                                              High-speed CAN transceiver

Table 8. Static characteristics ...continued

VCC = 4.5 V to 5.5 V; VIO = 2.8 V to VCC; VBAT = 4.5 V to 40 V; RL = 60 ; Tvj = 40 C to +150 C; unless otherwise
specified; all voltages are defined with respect to ground; positive currents flow into the device [1].

Symbol Parameter                            Conditions                                                                  Min   Typ   Max   Unit

IIL          LOW-level input current VSTB_N = VEN = 0 V                                                                 1     0     +1    A

Error and power-on indication output; pin ERR_N

IOH          HIGH-level output current      VERR_N = VIO  0.4 V; VIO = VCC                                              50    20    4     A
                                            VERR_N = 0.4 V
IOL          LOW-level output current                                                                                   0.1   0.5   2     mA

Local wake-up input; pin WAKE

IIH          HIGH-level input current       VWAKE = VBAT  1.9 V                                                         10    5     1     A
                                            VWAKE = VBAT  3.1 V
IIL          LOW-level input current        VSTB_N = 0 V                                                                1     5     10    A

Vth          threshold voltage                                                                                          VBAT  3 VBAT  2.5 VBAT  2 V

Inhibit output; pin INH

VH           HIGH-level voltage drop        IINH = 0.18 mA                                                              0     0.25  0.8   V
                                            Sleep mode
IL           leakage current                                                                                            2     0     +2    A

Bus lines; pins CANH and CANL

VO(dom)      dominant output voltage        VTXD = 0 V; t < tto(dom)TXD
                                               pin CANH
                                                                                                                        2.75  3.5   4.5   V

                                            pin CANL                                                                    0.5   1.5   2.25  V

Vdom(TX)sym transmitter dominant            Vdom(TX)sym = VCC  VCANH  VCANL                                             400 -       +400 mV
                  voltage symmetry

VO(dif)bus   bus differential output        VTXD = 0 V; VCC = 4.75 V to 5.25 V;                                         1.5   -     3.0   V
VO(rec)      voltage                        45  < RL < 65 ; dominant
                                                                                                                        50    -     +50   mV
             recessive output voltage       VTXD = VIO; recessive; no load                                              2
                                                                                                                              0.5VCC 3    V
                                            Normal or Listen-only mode;                                                 0.1
                                            VTXD = VIO; no load                                                               0     +0.1  V

                                            Standby or Sleep mode; no load

IO(sc)       short-circuit output current VTXD = 0 V (dominant); VCC = 5 V

                                            pin CANH; VCANH = 0 V                                                       100 70      40    mA

                                            pin CANL; VCANL = 40 V                                                      40    70    100   mA

IO(rec)      recessive output current 27 V < VCAN < 32 V                                                                3     -     +3    mA

Vth(RX)dif   differential receiver          Vcm(CAN) = 30 V to +30 V             [2]
             threshold voltage                 Normal or Listen-only mode
                                                                                                                        0.5   0.7   0.9   V

                                            Standby or Sleep mode                                                       0.4   0.7   1.15  V

Vhys(RX)dif  differential receiver          Normal or Listen-only mode           [2] 50                                       120   400   mV
             hysteresis voltage             Vcm(CAN) = 30 V to +30 V

ILI          input leakage current          VCC = 0 V; VCANH = VCANL = 5 V                                              100   170   250   A

                                            VBAT = 0 V; VCANH = VCANL = 5 V                                             2     -     +2    A

Ri           input resistance                                                                                           9     15    28    k

Ri           input resistance deviation between VCANH and VCANL                                                         3     0     +3    %

Ri(dif)      differential input resistance                                                                              19    30    52    k

Ci(cm)       common-mode input              VTXD = VCC                           [3] -                                        -     20    pF
             capacitance

Ci(dif)      differential input             VTXD = VCC                           [3] -                                        -     10    pF
             capacitance

TJA1043                                     All information provided in this document is subject to legal disclaimers.               NXP B.V. 2013. All rights reserved.

Product data sheet                                       Rev. 3 -- 24 April 2013                                                                       14 of 27
NXP Semiconductors                                                                                                         TJA1043

                                                                                                                    High-speed CAN transceiver

Table 8. Static characteristics ...continued

VCC = 4.5 V to 5.5 V; VIO = 2.8 V to VCC; VBAT = 4.5 V to 40 V; RL = 60 ; Tvj = 40 C to +150 C; unless otherwise
specified; all voltages are defined with respect to ground; positive currents flow into the device [1].

Symbol Parameter                            Conditions                                                         Min     Typ      Max     Unit

Common-mode stabilization output; pin SPLIT

VO              output voltage              Normal or Listen-only mode;                                        0.3VCC 0.5VCC    0.7VCC V
                                            500 A < ISPLIT < 500 A
                                                                                                               0.45VCC 0.5VCC   0.55VCC V
                                            Normal or Listen-only mode
IL              leakage current             RL = 1 M                                                           3       0        +3      A

                                            Standby or Sleep mode;
                                            58 V < VSPLIT < +58 V

Temperature detection

Tj(sd)          shutdown junction                                        [3] -                                         190      -       C
                temperature

[1] All parameters are guaranteed over the virtual junction temperature range by design. Factory testing uses correlated test conditions to
      cover the specified temperature and power supply voltage range.

[2] Vcm(CAN) is the common mode voltage of CANH and CANL.
[3] Not tested in production; guaranteed by design.

11. Dynamic characteristics

Table 9. Dynamic characteristics;

VCC = 4.5 V to 5.5 V; VIO = 2.8 V to VCC; VBAT = 4.5 V to 40 V; RL = 60 ; Tvj = 40 C to +150 C; unless otherwise
specified; all voltages are defined with respect to ground; positive currents flow into the device[1].

Symbol          Parameter                         Conditions                                                        Min Typ Max         Unit

Timing characteristics; Figure 6                                                                                                        ns
                                                                                                                                        ns
td(TXD-busdom)  delay time from TXD to bus dominant Normal mode                                                     -       70     -    ns
td(TXD-busrec)                                                                                                                          ns
td(busdom-RXD)  delay time from TXD to bus recessive Normal mode                                                    -       90     -
td(busrec-RXD)                                                                                                                          ns
                delay time from bus dominant to RXD Normal or Listen-only mode                                      -       60     -    ms
                                                                                                                                        ms
                delay time from bus recessive to  Normal or Listen-only mode                                        -       70     -    ms
                RXD                                                                                                                     ms
                                                                                                                                        s
tPD(TXD-RXD) propagation delay from TXD to RXD VSTB_N = 0 V                                                         40 -           240
                                                                                                                                        s
tdet(uv)        undervoltage detection time                                                                         100 -          350  s
                                                                                                                                        ms
trec(uv)        undervoltage recovery time                                                                          1       -      5    s

tto(dom)TXD     TXD dominant time-out time        VTXD = 0 V                                                        0.3 0.6 1.5

tto(dom)bus     bus dominant time-out time        VO(dif)(bus) > 0.9 V                                              0.3 0.6 1.5

th              hold time                         from issuing go-to-sleep command to 20 35                                        50

                                                  entering Sleep mode

twake(busdom)   bus dominant wake-up time         Standby or Sleep mode; VBAT = 12 V 0.5 1.75 5
twake(busrec)   bus recessive wake-up time
tto(wake)bus    bus wake-up time-out time         Standby or Sleep mode; VBAT = 12 V 0.5 1.75 5
twake           wake-up time
                                                                                                                    0.5 -          2

                                                  in response to a falling or rising edge 5                                 25     50

                                                  on pin WAKE; Standby or Sleep

                                                  mode

[1] All parameters are guaranteed over the virtual junction temperature range by design. Factory testing uses correlated test conditions to
      cover the specified temperature and power supply voltage range.

TJA1043                            All information provided in this document is subject to legal disclaimers.                   NXP B.V. 2013. All rights reserved.

Product data sheet                              Rev. 3 -- 24 April 2013                                                                            15 of 27
NXP Semiconductors                                                                                                                       TJA1043

                                                TXD                                                                               High-speed CAN transceiver
                                                CANH
                                                                                                                                                                         HIGH
                                                                                                                                                                         LOW

                    CANL

                                                                                                                                                                 dominant

                                                                                                                                                0.9 V

                    VO(dif)(bus)

                    RXD                                                                                                                         0.5 V            recessive
                                                                                                                                                         0.7VIO  HIGH

                                                                    0.3VIO                                                                                       LOW

                    td(TXD-busdom)                                          td(TXD-busrec)

                                                                    td(busdom-RXD)                                                                     td(busrec-RXD)

                                                      tPD(TXD-RXD)                                                                tPD(TXD-RXD)                            015aaa025

                    Fig 6. CAN transceiver timing diagram

TJA1043                                               All information provided in this document is subject to legal disclaimers.                        NXP B.V. 2013. All rights reserved.

Product data sheet                                                 Rev. 3 -- 24 April 2013                                                                                16 of 27
NXP Semiconductors                                                                                          TJA1043

12. Application information                                                                          High-speed CAN transceiver

                                                           3V

                    BAT                        5V

                                           VBAT INH    VCC                                            VIO
                                                     3
                             10                7                                                     5                        VCC
                                                                                                        14 STB_N
                             WAKE                                                                            EN        Port x, y, z
                                        9                                                                6                 MICRO-

                                           TJA1043                                                           ERR_N    CONTROLLER
                                                                                                         8          RXD
                                                                                                                    TXD
                             GND                  11        12                                       4 RXD
                                     2              SPLIT     CANL                                      TXD

                                       13                                                            1
                                         CANH

                                                                                    CAN bus wires                   015aaa060

                    Fig 7. Typical application with 3 V microcontroller

TJA1043                  All information provided in this document is subject to legal disclaimers.                  NXP B.V. 2013. All rights reserved.

Product data sheet                    Rev. 3 -- 24 April 2013                                                                          17 of 27
NXP Semiconductors                                                                                                        TJA1043

13. Test information                                                                                               High-speed CAN transceiver

                                              VRXD                                                                              HIGH
                                                                                                                                LOW
                                                                                           hysteresis
                                                                       0.5                                    0.9        Vi(dif)(bus) (V)

                    Fig 8. Hysteresis of the receiver                                                                           mgs378

                                                                                                       +12 V

                      +5 V

                            47 F  100 nF             VIO VCC VBAT                                                        10 F

                                                  5                 3                                  10

                                  TXD                                                                         13 CANH
                                           1

                                  EN 6                                                                        11  SPLIT  RL                   100 pF
                                                                                                                                           015aaa163
                                  STB_N                                                                       12 CANL
                                              14

                                  WAKE               TJA1043                                                      ERR_N
                                             9                                                                8

                                                                                                              7 INH

                                                                                                              4 RXD

                                                                    2                                                    15 pF
                                                                     GND

                    Fig 9. Test circuit for timing characteristics

13.1 Quality information

          This product has been qualified in accordance with the Automotive Electronics Council
          (AEC) standard Q100 Rev-G - Failure mechanism based stress test qualification for
          integrated circuits, and is suitable for use in automotive applications.

TJA1043                     All information provided in this document is subject to legal disclaimers.                           NXP B.V. 2013. All rights reserved.

Product data sheet                       Rev. 3 -- 24 April 2013                                                                                   18 of 27
NXP Semiconductors                                                                                                                                  TJA1043

14. Package outline                                                                                                                          High-speed CAN transceiver

  SO14: plastic small outline package; 14 leads; body width 3.9 mm                                                                                                       SOT108-1

                                                      D                                                                              E             A

                          y                                                                                                                                           X
                      Z
                    14                                                                c                                                                               vM A
                                                                                                                  HE
                       pin 1 index
                     1                                                      8

                                       e                                                                                                     Q

                                                                                           A2                                                      (A 3)           A
                                                                                                A1

                                                                         7        wM                                                                             
                                                                     bp                                                                       Lp
                                                                                                                                             L

                                                                                                                                     detail X

                                                                 0             2.5           5 mm

                                                                               scale

DIMENSIONS (inch dimensions are derived from the original mm dimensions)

        A                                                        D(1) E(1)                                                                                                Z (1)  
UNIT max. A1               A2     A3    bp               c                     e      HE     L      Lp                                  Q    v     w                  y

mm      1.75        0.25   1.45   0.25  0.49             0.25  8.75  4.0       1.27   6.2    1.05   1.0                                 0.7  0.25 0.25             0.1    0.7    8o
                    0.10   1.25         0.36             0.19  8.55  3.8              5.8           0.4                                 0.6                               0.3

inches  0.069       0.010  0.057  0.01  0.019 0.0100 0.35            0.16      0.05   0.244  0.041  0.039                            0.028   0.01  0.01            0.004  0.028  0o
                    0.004  0.049        0.014 0.0075 0.34            0.15             0.228         0.016                            0.024                                0.012

Note
1. Plastic or metal protrusions of 0.15 mm (0.006 inch) maximum per side are not included.

OUTLINE                                                        REFERENCES                                                                     EUROPEAN                   ISSUE DATE
VERSION                                                                                                                                      PROJECTION
                             IEC                         JEDEC                 JEITA                                                                                       99-12-27
SOT108-1                   076E06                                                                                                                                          03-02-19
                                                         MS-012

Fig 10. Package outline SOT108-1 (SO14)

TJA1043                                                  All information provided in this document is subject to legal disclaimers.                                    NXP B.V. 2013. All rights reserved.

Product data sheet                                                    Rev. 3 -- 24 April 2013                                                                                            19 of 27
NXP Semiconductors                                                                                                                               TJA1043

                                                                                                                                          High-speed CAN transceiver

HVSON14: plastic, thermal enhanced very thin small outline package; no leads;                                                                                SOT1086-2
14 terminals; body 3 x 4.5 x 0.85 mm

                    X                                                  BA
                                                     D

                                                                               E          A

                                                                                             A1
                                                                                                                                                c

            terminal 1                                                                                                                    detail X
            index area

            terminal 1         e1                                                                                                                     C
                                                                                                                                                          y
            index area      e                              b                   v CAB
                                                                 7             wC
                        1                                                                                                           y1 C

                    L

                                                                            k

                    Eh

                        14                                 8

                               Dh

                                                        0              2.5                   5 mm

Dimensions                                                             scale

Unit        A A1 b c           D Dh E Eh e e1 k L v w y y1

        max 1.00 0.05 0.35     4.6 4.25 3.1 1.65                               0.35 0.45
mm nom 0.85 0.03 0.32 0.2
                               4.5 4.20 3.0 1.60 0.65 3.9 0.30 0.40 0.1 0.05 0.05 0.1
        min 0.80 0.00 0.29
                               4.4 4.15 2.9 1.55                               0.25 0.35

Outline                                                    References                                                                     European                        sot1086-2
                                                                                                                                          projection
version                 IEC    JEDEC                                   JEITA                                                                                  Issue date
                                                                                                                                                              10-07-14
SOT1086-2               ---    MO-229                                  ---                                                                                    10-07-15

Fig 11. Package outline SOT1086 (HVSON14)                                                                                                             NXP B.V. 2013. All rights reserved.

TJA1043                                                 All information provided in this document is subject to legal disclaimers.                                       20 of 27

Product data sheet                                                   Rev. 3 -- 24 April 2013
NXP Semiconductors                                                                                           TJA1043

                                                                                                      High-speed CAN transceiver

15. Handling information

                    All input and output pins are protected against ElectroStatic Discharge (ESD) under
                    normal handling. When handling ensure that the appropriate precautions are taken as
                    described in JESD625-A or equivalent standards.

16. Soldering of SMD packages

                    This text provides a very brief insight into a complex technology. A more in-depth account
                    of soldering ICs can be found in Application Note AN10365 "Surface mount reflow
                    soldering description".

16.1 Introduction to soldering

          Soldering is one of the most common methods through which packages are attached to
          Printed Circuit Boards (PCBs), to form electrical circuits. The soldered joint provides both
          the mechanical and the electrical connection. There is no single soldering method that is
          ideal for all IC packages. Wave soldering is often preferred when through-hole and
          Surface Mount Devices (SMDs) are mixed on one printed wiring board; however, it is not
          suitable for fine pitch SMDs. Reflow soldering is ideal for the small pitches and high
          densities that come with increased miniaturization.

16.2 Wave and reflow soldering

          Wave soldering is a joining technology in which the joints are made by solder coming from
          a standing wave of liquid solder. The wave soldering process is suitable for the following:

          Through-hole components
          Leaded or leadless SMDs, which are glued to the surface of the printed circuit board

          Not all SMDs can be wave soldered. Packages with solder balls, and some leadless
          packages which have solder lands underneath the body, cannot be wave soldered. Also,
          leaded SMDs with leads having a pitch smaller than ~0.6 mm cannot be wave soldered,
          due to an increased probability of bridging.

          The reflow soldering process involves applying solder paste to a board, followed by
          component placement and exposure to a temperature profile. Leaded packages,
          packages with solder balls, and leadless packages are all reflow solderable.

          Key characteristics in both wave and reflow soldering are:

          Board specifications, including the board finish, solder masks and vias
          Package footprints, including solder thieves and orientation
          The moisture sensitivity level of the packages
          Package placement
          Inspection and repair
          Lead-free soldering versus SnPb soldering

16.3 Wave soldering

          Key characteristics in wave soldering are:

TJA1043                   All information provided in this document is subject to legal disclaimers.   NXP B.V. 2013. All rights reserved.

Product data sheet                     Rev. 3 -- 24 April 2013                                                           21 of 27
NXP Semiconductors                                                                                                 TJA1043

                                                                                                            High-speed CAN transceiver

                     Process issues, such as application of adhesive and flux, clinching of leads, board

                       transport, the solder wave parameters, and the time during which components are
                       exposed to the wave

                     Solder bath specifications, including temperature and impurities

16.4 Reflow soldering

          Key characteristics in reflow soldering are:

                     Lead-free versus SnPb soldering; note that a lead-free reflow process usually leads to

                       higher minimum peak temperatures (see Figure 12) than a SnPb process, thus
                       reducing the process window

                     Solder paste printing issues including smearing, release, and adjusting the process

                       window for a mix of large and small components on one board

                     Reflow temperature profile; this profile includes preheat, reflow (in which the board is

                       heated to the peak temperature) and cooling down. It is imperative that the peak
                       temperature is high enough for the solder to make reliable solder joints (a solder paste
                       characteristic). In addition, the peak temperature must be low enough that the
                       packages and/or boards are not damaged. The peak temperature of the package
                       depends on package thickness and volume and is classified in accordance with
                       Table 10 and 11

                    Table 10. SnPb eutectic process (from J-STD-020D)

                    Package thickness (mm) Package reflow temperature (C)

                                Volume (mm3)

                                < 350                                                                        350

                    < 2.5       235                                                                         220

                     2.5        220                                                                         220

                    Table 11. Lead-free process (from J-STD-020D)

                    Package thickness (mm) Package reflow temperature (C)

                                Volume (mm3)

                                < 350                              350 to 2000                                    > 2000
                                                                                                                  260
                    < 1.6       260                                260                                            245
                                                                                                                  245
                    1.6 to 2.5  260                                250

                    > 2.5       250                                245

                    Moisture sensitivity precautions, as indicated on the packing, must be respected at all
                    times.

                    Studies have shown that small packages reach higher temperatures during reflow
                    soldering, see Figure 12.

TJA1043                         All information provided in this document is subject to legal disclaimers.         NXP B.V. 2013. All rights reserved.

Product data sheet                           Rev. 3 -- 24 April 2013                                                                 22 of 27
NXP Semiconductors                                                                                     TJA1043

                                                                                                High-speed CAN transceiver

                    temperature  maximum peak temperature
                                   = MSL limit, damage level

                                         minimum peak temperature
                                 = minimum soldering temperature

                                                                                                                                                                      peak
                                                                                                                                                                  temperature

                                                                                                                                                                                              time

                                                                                                                                                                                                                     001aac844

                                                     MSL: Moisture Sensitivity Level

                                   Fig 12. Temperature profiles for large and small components
                              For further information on temperature profiles, refer to Application Note AN10365
                              "Surface mount reflow soldering description".

17. Soldering of HVSON packages

                              Section 16 contains a brief introduction to the techniques most commonly used to solder
                              Surface Mounted Devices (SMD). A more detailed discussion on soldering HVSON
                              leadless package ICs can found in the following application notes:

                            AN10365 `Surface mount reflow soldering description"
                            AN10366 "HVQFN application information"

TJA1043             All information provided in this document is subject to legal disclaimers.   NXP B.V. 2013. All rights reserved.

Product data sheet               Rev. 3 -- 24 April 2013                                                           23 of 27
NXP Semiconductors                                                                                                   TJA1043

                                                                                                              High-speed CAN transceiver

18. Revision history

Table 12. Revision history

Document ID         Release date            Data sheet status   Change notice                                 Supersedes
                                                                                                              TJA1043 v.2
TJA1043 v.3         20130424                Product data sheet  -
Modifications:                                                                                                TJA1043 v.1
                     Section 2.1: revised                                                                    -

                     Added HVSON14 package (Table 2, Figure 3, Table 7, Figure 11)

                     Table 3: table note section added

                     Section 13.1 text revised

                     Section 17: added

TJA1043 v.2         20110620                Product data sheet  -

TJA1043 v.1         20100330                Product data sheet  -

TJA1043                           All information provided in this document is subject to legal disclaimers.   NXP B.V. 2013. All rights reserved.

Product data sheet                             Rev. 3 -- 24 April 2013                                                           24 of 27
NXP Semiconductors                                                                                                                    TJA1043

                                                                                                                               High-speed CAN transceiver

19. Legal information

19.1 Data sheet status

Document status[1][2]           Product status[3]  Definition
Objective [short] data sheet    Development        This document contains data from the objective specification for product development.
Preliminary [short] data sheet  Qualification      This document contains data from the preliminary specification.
Product [short] data sheet      Production         This document contains the product specification.

[1] Please consult the most recently issued document before initiating or completing a design.

[2] The term `short data sheet' is explained in section "Definitions".

[3] The product status of device(s) described in this document may have changed since this document was published and may differ in case of multiple devices. The latest product status
        information is available on the Internet at URL http://www.nxp.com.

19.2 Definitions                                                                   Suitability for use in automotive applications -- This NXP
                                                                                   Semiconductors product has been qualified for use in automotive
Draft -- The document is a draft version only. The content is still under          applications. Unless otherwise agreed in writing, the product is not designed,
internal review and subject to formal approval, which may result in                authorized or warranted to be suitable for use in life support, life-critical or
modifications or additions. NXP Semiconductors does not give any                   safety-critical systems or equipment, nor in applications where failure or
representations or warranties as to the accuracy or completeness of                malfunction of an NXP Semiconductors product can reasonably be expected
information included herein and shall have no liability for the consequences of    to result in personal injury, death or severe property or environmental
use of such information.                                                           damage. NXP Semiconductors and its suppliers accept no liability for
                                                                                   inclusion and/or use of NXP Semiconductors products in such equipment or
Short data sheet -- A short data sheet is an extract from a full data sheet        applications and therefore such inclusion and/or use is at the customer's own
with the same product type number(s) and title. A short data sheet is intended     risk.
for quick reference only and should not be relied upon to contain detailed and
full information. For detailed and full information see the relevant full data     Applications -- Applications that are described herein for any of these
sheet, which is available on request via the local NXP Semiconductors sales        products are for illustrative purposes only. NXP Semiconductors makes no
office. In case of any inconsistency or conflict with the short data sheet, the    representation or warranty that such applications will be suitable for the
full data sheet shall prevail.                                                     specified use without further testing or modification.

Product specification -- The information and data provided in a Product            Customers are responsible for the design and operation of their applications
data sheet shall define the specification of the product as agreed between         and products using NXP Semiconductors products, and NXP Semiconductors
NXP Semiconductors and its customer, unless NXP Semiconductors and                 accepts no liability for any assistance with applications or customer product
customer have explicitly agreed otherwise in writing. In no event however,         design. It is customer's sole responsibility to determine whether the NXP
shall an agreement be valid in which the NXP Semiconductors product is             Semiconductors product is suitable and fit for the customer's applications and
deemed to offer functions and qualities beyond those described in the              products planned, as well as for the planned application and use of
Product data sheet.                                                                customer's third party customer(s). Customers should provide appropriate
                                                                                   design and operating safeguards to minimize the risks associated with their
19.3 Disclaimers                                                                   applications and products.

Limited warranty and liability -- Information in this document is believed to      NXP Semiconductors does not accept any liability related to any default,
be accurate and reliable. However, NXP Semiconductors does not give any            damage, costs or problem which is based on any weakness or default in the
representations or warranties, expressed or implied, as to the accuracy or         customer's applications or products, or the application or use by customer's
completeness of such information and shall have no liability for the               third party customer(s). Customer is responsible for doing all necessary
consequences of use of such information. NXP Semiconductors takes no               testing for the customer's applications and products using NXP
responsibility for the content in this document if provided by an information      Semiconductors products in order to avoid a default of the applications and
source outside of NXP Semiconductors.                                              the products or of the application or use by customer's third party
                                                                                   customer(s). NXP does not accept any liability in this respect.
In no event shall NXP Semiconductors be liable for any indirect, incidental,
punitive, special or consequential damages (including - without limitation - lost  Limiting values -- Stress above one or more limiting values (as defined in
profits, lost savings, business interruption, costs related to the removal or      the Absolute Maximum Ratings System of IEC 60134) will cause permanent
replacement of any products or rework charges) whether or not such                 damage to the device. Limiting values are stress ratings only and (proper)
damages are based on tort (including negligence), warranty, breach of              operation of the device at these or any other conditions above those given in
contract or any other legal theory.                                                the Recommended operating conditions section (if present) or the
                                                                                   Characteristics sections of this document is not warranted. Constant or
Notwithstanding any damages that customer might incur for any reason               repeated exposure to limiting values will permanently and irreversibly affect
whatsoever, NXP Semiconductors' aggregate and cumulative liability towards         the quality and reliability of the device.
customer for the products described herein shall be limited in accordance
with the Terms and conditions of commercial sale of NXP Semiconductors.            Terms and conditions of commercial sale -- NXP Semiconductors
                                                                                   products are sold subject to the general terms and conditions of commercial
Right to make changes -- NXP Semiconductors reserves the right to make             sale, as published at http://www.nxp.com/profile/terms, unless otherwise
changes to information published in this document, including without               agreed in a valid written individual agreement. In case an individual
limitation specifications and product descriptions, at any time and without        agreement is concluded only the terms and conditions of the respective
notice. This document supersedes and replaces all information supplied prior       agreement shall apply. NXP Semiconductors hereby expressly objects to
to the publication hereof.                                                         applying the customer's general terms and conditions with regard to the
                                                                                   purchase of NXP Semiconductors products by customer.

TJA1043                                            All information provided in this document is subject to legal disclaimers.   NXP B.V. 2013. All rights reserved.

Product data sheet                                              Rev. 3 -- 24 April 2013                                                           25 of 27
NXP Semiconductors                                                                                          TJA1043

                                                                                                     High-speed CAN transceiver

No offer to sell or license -- Nothing in this document may be interpreted or     Quick reference data -- The Quick reference data is an extract of the
construed as an offer to sell products that is open for acceptance or the grant,  product data given in the Limiting values and Characteristics sections of this
conveyance or implication of any license under any copyrights, patents or         document, and as such is not complete, exhaustive or legally binding.
other industrial or intellectual property rights.
                                                                                  19.4 Trademarks
Export control -- This document as well as the item(s) described herein
may be subject to export control regulations. Export might require a prior        Notice: All referenced brands, product names, service names and trademarks
authorization from competent authorities.                                         are the property of their respective owners.

20. Contact information

For more information, please visit: http://www.nxp.com
For sales office addresses, please send an email to: salesaddresses@nxp.com

TJA1043                  All information provided in this document is subject to legal disclaimers.   NXP B.V. 2013. All rights reserved.

Product data sheet                    Rev. 3 -- 24 April 2013                                                           26 of 27
NXP Semiconductors                                                                                      TJA1043

                                                                                                 High-speed CAN transceiver

21. Contents

1      General description . . . . . . . . . . . . . . . . . . . . . . 1 16.1        Introduction to soldering. . . . . . . . . . . . . . . . . 21

2      Features and benefits . . . . . . . . . . . . . . . . . . . . 1 16.2          Wave and reflow soldering. . . . . . . . . . . . . . . 21
                                                                                     Wave soldering . . . . . . . . . . . . . . . . . . . . . . . 21
2.1    General . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1 16.3  Reflow soldering . . . . . . . . . . . . . . . . . . . . . . 22
       Low-power management . . . . . . . . . . . . . . . . . 2 16.4
2.2

2.3    Protection and diagnosis (detection and                                 17    Soldering of HVSON packages . . . . . . . . . . . 23

       signalling) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2 18    Revision history . . . . . . . . . . . . . . . . . . . . . . . 24

3      Quick reference data . . . . . . . . . . . . . . . . . . . . . 2 19           Legal information . . . . . . . . . . . . . . . . . . . . . . 25

4      Ordering information . . . . . . . . . . . . . . . . . . . . . 2 19.1         Data sheet status . . . . . . . . . . . . . . . . . . . . . . 25

5      Block diagram . . . . . . . . . . . . . . . . . . . . . . . . . . 3 19.2      Definitions . . . . . . . . . . . . . . . . . . . . . . . . . . . 25

6      Pinning information . . . . . . . . . . . . . . . . . . . . . . 4 19.3        Disclaimers . . . . . . . . . . . . . . . . . . . . . . . . . . 25

6.1    Pinning . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4 19.4  Trademarks . . . . . . . . . . . . . . . . . . . . . . . . . . 26

6.2    Pin description . . . . . . . . . . . . . . . . . . . . . . . . . 4 20        Contact information . . . . . . . . . . . . . . . . . . . . 26

7      Functional description . . . . . . . . . . . . . . . . . . . 4 21             Contents. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27

7.1    Operating modes . . . . . . . . . . . . . . . . . . . . . . . 5
7.1.1  Normal mode . . . . . . . . . . . . . . . . . . . . . . . . . . 6
7.1.2  Listen-only mode . . . . . . . . . . . . . . . . . . . . . . . 6
7.1.3  Standby mode. . . . . . . . . . . . . . . . . . . . . . . . . . 7
7.1.4  Go-to-Sleep mode . . . . . . . . . . . . . . . . . . . . . . 7
7.1.5  Sleep mode . . . . . . . . . . . . . . . . . . . . . . . . . . . 7
7.2    Internal flags . . . . . . . . . . . . . . . . . . . . . . . . . . . 7
7.2.1  UVNOM flag . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8
7.2.2  UVBAT flag. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8
7.2.3  Pwon flag . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8
7.2.4  Wake flag . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8
7.2.5  Wake-up source flag. . . . . . . . . . . . . . . . . . . . . 9
7.2.6  Bus failure flag . . . . . . . . . . . . . . . . . . . . . . . . . 9
7.2.7  Local failure flag . . . . . . . . . . . . . . . . . . . . . . . . 9
7.3    Local failures . . . . . . . . . . . . . . . . . . . . . . . . . . 9
7.3.1  TXD dominant clamping detection . . . . . . . . . . 9
7.3.2  TXD-to-RXD short-circuit detection . . . . . . . . . 9
7.3.3  Bus dominant clamping detection. . . . . . . . . . 10
7.3.4  Overtemperature detection . . . . . . . . . . . . . . . 10
7.4    SPLIT pin . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10
7.5    VIO supply pin . . . . . . . . . . . . . . . . . . . . . . . . . 10
7.6    WAKE pin . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11

8      Limiting values. . . . . . . . . . . . . . . . . . . . . . . . . 12

9      Thermal characteristics . . . . . . . . . . . . . . . . . 12

10     Static characteristics. . . . . . . . . . . . . . . . . . . . 13

11     Dynamic characteristics . . . . . . . . . . . . . . . . . 15

12     Application information. . . . . . . . . . . . . . . . . . 17

13     Test information . . . . . . . . . . . . . . . . . . . . . . . . 18

13.1   Quality information . . . . . . . . . . . . . . . . . . . . . 18

14     Package outline . . . . . . . . . . . . . . . . . . . . . . . . 19

15     Handling information. . . . . . . . . . . . . . . . . . . . 21

16     Soldering of SMD packages . . . . . . . . . . . . . . 21

                                                                               Please be aware that important notices concerning this document and the product(s)
                                                                               described herein, have been included in section `Legal information'.

                                                                               NXP B.V. 2013.  All rights reserved.

                                                                               For more information, please visit: http://www.nxp.com
                                                                               For sales office addresses, please send an email to: salesaddresses@nxp.com

                                                                                                                                                             Date of release: 24 April 2013
                                                                                                                                                            Document identifier: TJA1043
This datasheet has been downloaded from:
            datasheet.eeworld.com.cn

                 Free Download
           Daily Updated Database
      100% Free Datasheet Search Site
  100% Free IC Replacement Search Site
     Convenient Electronic Dictionary

               Fast Search System
             www.EEworld.com.cn

                                                 All Datasheets Cannot Be Modified Without Permission
                                                                Copyright Each Manufacturing Company

TJA1043器件购买:

该厂商的其它器件

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2017 EEWORLD.com.cn, Inc. All rights reserved